JPH0251231A - 半導体装置の配線形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体基板」二に金メッキ配線を形成する半導
体装置の配線形成方法に関する。

［従来の技術］ 従来、半導体装置に形成される金メッキ配線は、リフト
オフ法を主要な工程とする方法により形成されている。

第３図（ａ）乃至（ｅ）は従来の配線形成方法を工程順
に示す断面図である。

先ず、第３図＜ａ）に示すように、半導体基板３１上に
形成された絶縁膜３２の上にチタン薄膜３３を形成する
。その後、配線形成部分を除く領域にホトレジスト３４
をパターン形成する。

次に、第３図（ｂ）に示すように、全面に白金薄膜３５
を形成する。

その後、第３図（ｃ）に示すように、リフＩ・オフ法に
よりホトレジスト３４及びこのホトレジスト３４上の白
金薄膜３５を除去する。これにより、白金薄膜３５によ
る配線パターンが形成される。

次に、第３図（（１）に示すように、この白金薄膜３５
上に金をメッキして金メッキ配線３６を形成する。

次いで、第３図（ｅ）に示すように、この金メッキ配線
３６をマスクとしてチタン薄膜３３をエツチング等によ
り除去する。これにより、各金メッキ配線３６は相互に
電気的に分離され、その形成工程が終了する。

「発明が解決しようとする課題］ しかしながら、上述した従来の金メッキ配線形成方法に
おいては、リフ１〜オフ工程が含まれており、この場合
に白金のリフトオフ性はあまり良好ではないという問題
点がある。このため、従来の配線形成方法では、配線の
パターニング精度が悪く、回路の微細化か困難である。

また、白金のパターンに欠落部分が発生しやすいため、
半導体装置に不都合が生じる等の欠点を有している。更
に、リフトオフ性が悪いために、量産規模で大量に製造
した場合に製品の品質の低下及び歩留の低下等が発生す
るという難点がある。

本発明はかかる問題点に鑑みてなされたものであって、
微細な金メッキ配線パターンを高精度で安定して形成す
ることができ、しかも、大量に処理でき量産性が優れた
半導体装置の配線形成方法を提供することを目的とする
。

［課題を解決するための手段］ 本発明に係る半導体装置の配線方法は、半導体基板上に
形成された絶縁膜の上にチタン薄膜、第１のチタンタン
グステン薄膜、白金薄膜及び第２のチタンタングステン
薄膜を順次被着する工程と、前記第２のチタンタングス
テン薄膜上にホトレジス１〜を所定の配線パターンに従
って形成する工程と、このホトレジストをマスクとして
前記第２のチタンタングステン薄膜をエツチングする工
程と、ホトレジストを除去した後残存した第２のチタン
タングステン薄膜をマスクにして前記白金薄膜をエツチ
ングする°工程と、エツチングにより第２のチタンタン
グステン薄膜を除去すると共に前記白金薄膜に覆われて
いない部分の第１のチタンタングステン薄膜を除去する
工程と、金をメッキすることにより前記白金薄膜上に金
メッキ配線を形成する工程と、この金メッキ配線をマス
クとして前記チタン薄膜を除去する工程とを有すること
を特徴とする。

［作用］ 本発明においては、半導体基板」二の絶縁膜の上に、チ
タン薄膜、第１のチタンタングステン薄膜、白金薄膜、
第２のチタンタングステン薄膜を順次被着し、更にホト
レジストを所定の配線パターンに従って形成する。次い
で、このポ１〜レジストをマスクとしてエツチングする
ことにより、第２のチタンタングステン薄膜をパターニ
ングする。次に、ホトレジストを除去した後、残存して
いる第２のチタンタングステン薄膜をマスクとして王水
等により白金薄膜を優先的にエツチングする。これによ
り、白金薄膜のパターンが形成される。次いで、過酸化
水素水（１−■２０□〉等により第１及び第２のチタン
タングステン薄膜を（最先的にエツチングする。これに
より、第２のチタンタングステン薄膜は完全に除去され
、白金薄膜のパターンが露出すると共に、白金薄膜をマ
スクとして第１のチタンタングステン薄膜がパターニン
グされる。

次に、露出した白金薄膜上に金をメッキして金メッキ配
線を形成する。

その後、この金メッキ配線をマスクとして前記チタン薄
ｊ摸をパターニングし、各金メッキ配線を電気的に分離
する。これにより、リフトオフ性を使用しないで金メッ
キ配線による配線パターンが形成される。なお、最下層
のチタン薄膜は、金メッキの際の電流経路として、また
金メッキ配線の下地絶縁膜との密着性を向上させるため
に形成される。

［実施例］ 次に、本発明の実施例について添付の図面を参照して説
明する。

第１図（ａ）乃至（ｇ）は本発明の第１の実施例を工程
順に示す断面図である。説明の簡単のために、既に形成
されている半導体素子及び下層の配線構造は図示を省略
しである。

先ず、第１図（ａ）に示すように、半導体基板１１上に
形成された絶縁膜１２の上にチタン薄膜１３、第１のチ
タンタングステン薄膜１４、白金薄膜１５及び第２のチ
タンタングステン薄膜１６をスパッタ法により順次形成
する。各薄膜功膜厚は、例えば、チタン薄膜１３が１０
００人、第１のチタンタングステン薄膜１４が２０００
人、白金薄膜１５が３００人、第２のチタンタングステ
ン薄膜１６が２０００人である。

次に、第１図（ｂ）に示すように、通常のホトレジスト
法により、所定の配線パターンに従って、ホトレジスト
１７を第２のチタンタングステン薄膜１６上に形成する
。

次に、第１図（ｃ）に示すように、このホトレジスト１
７をマスクとして、第２のチタンタングステン薄膜１６
をＨ２Ｏ２等を使用してエツチングする。このとき、チ
タンタングステンの■Ｉ２０２に対する常温でのエツチ
ングレートは約２００人／分であり、また白金はＩ（２
０２ではエツチングされないので、約１０分間エツチン
グすることにより、白金薄膜１５は除去されることなく
、チタンタングステン薄膜１６が優先的に且つ選択的に
除去される。

次に、第１図（ｄ）に示すように、ホトレジスト１７を
除去した後、残存した第２のチタンタングステン薄膜１
６をマスクとして、白金薄膜１５を熱王水を使用して選
択的にエツチングする。熱王水としては、例えば、硝１
（ＨＮＯ３）と塩酸（ＨＣｆｆｌ）と水（ＨｚＯ）とを
ＨＮＯ３：ＨＣｌ：Ｈ２０＝１：３：４の割合で混合し
たものを９０℃の液温で使用する。この場合に、白金薄
膜１５の熱王水に対するエツチングレートは約１５００
人／分であり、マスク材としてのチタンタングステン薄
膜１６のエツチングレートは約２００人／分であるため
、このエツチング処理により白金薄膜１５が優先的に除
去され、約１０乃至２０秒間のエツチングでチタンタン
グステン薄膜１６に覆われていない部分の白金薄膜１５
が除去される。

一方、マスクの第２のチタンタングステン薄膜１６及び
下層の第１のチタンタングステン薄膜１４の膜厚の減少
は約６０乃至７０人である。

次に、第１図（ｅ）に示すように、第２のチタンタング
ステン薄膜１６及び第１のチタンタングステン薄膜１４
をＨ２Ｏ２を使用してエツチングする。このとき、前述
の如くチタンタングステンのＩ］２０２に対するエツチ
ングレートは約２００人／分なので、約１０分間エツチ
ングすることにより白金薄膜１５上の第２のチタンタン
グステン薄膜１６及び白金薄膜１５に覆われていない部
分の第１のチタンタングステン薄膜１４を除去できる。

また、チタンの１（２０□に対するエラチングレー１〜
は５０人／分以下であるから、このエツチングの間に下
層のチタン薄膜１３が除去される量は少なく、従って、
このエツチング工程後に、チタン薄膜１３は少なくとも
５００Å以上残存する。

次に、第１図（ｆ）に示すように、白金薄膜１５の上に
金メッキして金メッキ配線１８を形成する。このとき、
金が白金薄膜１５上の部分以外の部分に付着しないよう
に、白金薄膜上以外の部分をホトレジストでマスクして
おくことか望ましい。

このホトレジストは金メッキ工程が終了した後、除去す
る。

次に、第１図（ｇ）に示すように、白金薄膜１５上の金
メッキ配線１８をマスクとして、チタン薄膜１３をエツ
チングにより除去する。このチタン薄膜のエツチング液
としては、Ｈ２Ｏ２及びＮ１−（、ＯＨの混合液があり
、この、エツチング液によりチタン薄膜１３は約５分間
で除去される。

このようにして、各金メッキ配線１８が電気的に分離さ
れ、金メッキ配線１８による所望の配線パターンが形成
される９ 第２図（ａ）乃至（ｄ）は、本発明の第２の実施例を工
程順に示す断面図である。この実施例は第１図（ｅ）に
示す工程までは、第１の実施例と同一であるので、その
説明を省略する。

第１図（ｅ）に示すＩ−（２ｏ２によるエツチング工程
の後、第２図（ａ）に示すように、全面に第２のチタン
薄膜１つを形成する。

次に、第２図（ｂ）に示すように、例えばＣＣｐ４等の
ガスを使用してリアクティブイオンエツチング（Ｒ，Ｉ
Ｅ）法によりエッチバックする。

これにより、第２のチタン薄膜１つが白金薄膜１５及び
第１のチタンタングステン薄膜１４の側面部に残存し、
第２のチタン薄膜１９による配線の側壁部分が形成され
る。

次に、第２図（Ｃ）に示すように、白金薄膜１５の上に
金をメッキして金メッキ配線１８を形成する。

次に、第２図（ｄ）に示すように、金メッキ配線１８を
マスクとして、チタン薄膜］３及びチタン薄膜１９をエ
ツチングにより除去すると、各金メッキ配線１８か電気
的に分離され、配線パターンの形成が終了する。

この実施例においては、白金１５の側面を第２のチタン
薄膜１９で覆うので、金メッキが白金１５の側面に形成
されることを防止でき、このため、形成された金メッキ
配線のパターン精度が一層向上する。更に、第２のチタ
ン薄膜１９による側壁部分があるため、最後のチタン薄
膜１３をエツチングする際に、第１のチタンタングステ
ン薄膜１４の層がエツチングされないように保護するこ
とができる。

［発明の効果コ 以上説明したように本発明によれば、白金及びチタンタ
ングステンのエツチングレートの差並びにチタンタング
ステン及びチタンのエツチングレート差の有効に利用す
ることにより白金パターンをエツチングにより形成し、
その後金メッキ配線を形成するから、Ｒ細な金メッキ配
線パターンと高精度で安定して形成することができ、し
かも本発明の工程が大量の処理に適したものであるため
、量産化した場合に高品質の半導体装置を高歩留で得る
ことができる。

【図面の簡単な説明】

第１図（ａ）乃至（ｇ）は本発明の第１の実施例を工程
順に示す断面図、第２図（ａ＞乃至（ｄ）は本発明の第
２の実施例を工程順に示す断面図、第３図（ａ）乃至（
ｅ）は従来の配線形成方法を工程順に示す断面図である
。 １１．３１．半導体基板、１２，３２；絶縁膜、１３．
３３；チタン薄膜、１４；第１のチタンタングステン薄
１摸、１５，３５；白金薄膜、１６；第２のチタンタン
グステン薄膜、１７，３４；ホトレジスト、１８，３６
；金メッキ配線、１９；第２のチタン薄膜

Claims (1)

【特許請求の範囲】
1. （１）半導体基板上に形成された絶縁膜の上にチタン薄
   膜、第１のチタンタングステン薄膜、白金薄膜及び第２
   のチタンタングステン薄膜を順次被着する工程と、前記
   第２のチタンタングステン薄膜上にホトレジストを所定
   の配線パターンに従って形成する工程と、このホトレジ
   ストをマスクとして前記第２のチタンタングステン薄膜
   をエッチングする工程と、ホトレジストを除去した後残
   存した第２のチタンタングステン薄膜をマスクにして前
   記白金薄膜をエッチングする工程と、エッチングにより
   第２のチタンタングステン薄膜を除去すると共に前記白
   金薄膜に覆われていない部分の第１のチタンタングステ
   ン薄膜を除去する工程と、金をメッキすることにより前
   記白金薄膜上に金メッキ配線を形成する工程と、この金
   メッキ配線をマスクとして前記チタン薄膜を除去する工
   程とを有することを特徴とする半導体装置の配線形成方
   法。