JPS6377127A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6377127A JPS6377127A JP61222818A JP22281886A JPS6377127A JP S6377127 A JPS6377127 A JP S6377127A JP 61222818 A JP61222818 A JP 61222818A JP 22281886 A JP22281886 A JP 22281886A JP S6377127 A JPS6377127 A JP S6377127A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- electrodes
- lead
- semiconductor element
- tape carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は可撓性の絶縁性フィルム表面に配線を形成し
たテープキャリアを用いた半導体装置に関し、特に、配
線のリードのリードピントを小さくできる半導体装置に
関するものである。
たテープキャリアを用いた半導体装置に関し、特に、配
線のリードのリードピントを小さくできる半導体装置に
関するものである。
［従来の技術］
集積回路素子の電極接続技術として、従来から最も多く
用いられているワイヤボンド法に代わってテープキャリ
アを用いたいわゆるＴＡＢ（Ｔａｐ８ Ａ ＬｌｔＯｌ
ａｔｅｄ Ｂ ０ｎｄｌｎｌｌｌ）法が用いられるよ
うになってきた。
用いられているワイヤボンド法に代わってテープキャリ
アを用いたいわゆるＴＡＢ（Ｔａｐ８ Ａ ＬｌｔＯｌ
ａｔｅｄ Ｂ ０ｎｄｌｎｌｌｌ）法が用いられるよ
うになってきた。
第６Ａ図は、従来の、半導体素子および１枚のテープキ
ャリアを示す図である。
ャリアを示す図である。
図において、１は半導体素子である。半導体素子１表面
の周辺部にバンブと呼ばれる金（Ａｕ ）の突起電極３
が複数個１列に形成されている。ポリイミドやガラスエ
ポキシやポリエステルなどからなる可撓性のテープ状の
絶縁性フィルム２４には、孔２２および２３が設けられ
ている。絶縁性フィルム２４表面に孔２３を横切るよう
に配＄１１２５が形成されている。配１１２５の一方端
部は複数本のリード２６として孔２２中に張り出してお
り、リード２６は一部ピッチで配置されている。り一部
２６は半導体素子１の突起電極３に電気的・機械的に接
続するためのもので、リード２６は突起１＠極３の配置
と対応するように配置されている。
の周辺部にバンブと呼ばれる金（Ａｕ ）の突起電極３
が複数個１列に形成されている。ポリイミドやガラスエ
ポキシやポリエステルなどからなる可撓性のテープ状の
絶縁性フィルム２４には、孔２２および２３が設けられ
ている。絶縁性フィルム２４表面に孔２３を横切るよう
に配＄１１２５が形成されている。配１１２５の一方端
部は複数本のリード２６として孔２２中に張り出してお
り、リード２６は一部ピッチで配置されている。り一部
２６は半導体素子１の突起電極３に電気的・機械的に接
続するためのもので、リード２６は突起１＠極３の配置
と対応するように配置されている。
配Ｊ！３２５は、絶縁性フィルム２４表面に３５μ−の
厚さの銅箔を形成し、この銅箔を化学ｖ４蝕を用いる写
真報版などによりバターニングして配線パターンを形成
し、この配線パターン表面に錫（Ｓｎ）メッキや金メッ
キを施すことによって形成される。また、絶縁性フィル
ム２４の両回辺部にスプロケット孔２１が一部ピッチで
設けられている。
厚さの銅箔を形成し、この銅箔を化学ｖ４蝕を用いる写
真報版などによりバターニングして配線パターンを形成
し、この配線パターン表面に錫（Ｓｎ）メッキや金メッ
キを施すことによって形成される。また、絶縁性フィル
ム２４の両回辺部にスプロケット孔２１が一部ピッチで
設けられている。
第６Ｃ図は、第６Ａ図の半導体素子および突起電極の構
造を詳細に示す断面図である。
造を詳細に示す断面図である。
図において、シリコンなどの半導体Ｊ］ｆｆ１１１表面
にシリコン酸化膜１２が形成されており、シリコン酸化
膜１２表面にアルミニウム電極゛１３が形成されている
。シリコン酸化膜１２表面およびアルミニウム電極１３
表面に、半導体基板１１．シリコン酸化１１！！１２．
アルミニウム劃１３を保護するためにシリコン酸化ｍ等
からなる保ＩＬ１１４が形成されており、保護膜１４に
はアルミニウム電極１３の一部を露出するようにコンタ
クトホール５が設けられている。そして、半導体基板１
１とシリコン酸化！１１２とアルミニウム電極１３と保
護［１１４とは半導体素子１を構成する。コンタクトホ
ール５および保２１１１１４表面に、アルミニウム電極
１３と電気的・機械的に良好な接触を得るための下地金
属層３１が形成されており、下地金属層３１表面に電気
メッキなどにより高さ１０〜２５μｍ程度の金パンフ本
体３２が形成されている。そして、下地金属層３１と金
バンブ本体３２とは突起電極３を構成する。
にシリコン酸化膜１２が形成されており、シリコン酸化
膜１２表面にアルミニウム電極゛１３が形成されている
。シリコン酸化膜１２表面およびアルミニウム電極１３
表面に、半導体基板１１．シリコン酸化１１！！１２．
アルミニウム劃１３を保護するためにシリコン酸化ｍ等
からなる保ＩＬ１１４が形成されており、保護膜１４に
はアルミニウム電極１３の一部を露出するようにコンタ
クトホール５が設けられている。そして、半導体基板１
１とシリコン酸化！１１２とアルミニウム電極１３と保
護［１１４とは半導体素子１を構成する。コンタクトホ
ール５および保２１１１１４表面に、アルミニウム電極
１３と電気的・機械的に良好な接触を得るための下地金
属層３１が形成されており、下地金属層３１表面に電気
メッキなどにより高さ１０〜２５μｍ程度の金パンフ本
体３２が形成されている。そして、下地金属層３１と金
バンブ本体３２とは突起電極３を構成する。
第６８図は、従来の、１枚のテープキャリアのリードを
半導体素子の突起電極に接続した半導体装置を示す図で
ある。
半導体素子の突起電極に接続した半導体装置を示す図で
ある。
図において、半導体素子１の上部に１枚のテープキャリ
ア２が配置されており、半導体素子１の真上にテープキ
ャリア２の孔２２が位置している。
ア２が配置されており、半導体素子１の真上にテープキ
ャリア２の孔２２が位置している。
そして、配線２５の各リード２６が半導体素子１の各突
起電極３に電気的・機械的に接続されている。
起電極３に電気的・機械的に接続されている。
このように、１枚のテープキャリア２を半導体素子１に
接続した半導体装置は、この後、破線７の位置で孔２３
内にある配置２５および孔２３間の部分２７が切断され
て、孔２３内にある配置＊２５から外部端子が作られ、
破線７外の部分は除去される。この後、破線７内の部分
を、外部端子が露出するようにしてエポキシなどの樹脂
（図示せず）で封止し、外部端子がセラミックやガラス
エポキシなどの配線基板（図示せず〉に電気的・ｎ械的
に接続される。
接続した半導体装置は、この後、破線７の位置で孔２３
内にある配置２５および孔２３間の部分２７が切断され
て、孔２３内にある配置＊２５から外部端子が作られ、
破線７外の部分は除去される。この後、破線７内の部分
を、外部端子が露出するようにしてエポキシなどの樹脂
（図示せず）で封止し、外部端子がセラミックやガラス
エポキシなどの配線基板（図示せず〉に電気的・ｎ械的
に接続される。
次に、１枚のテープキャリアのリードを半導体素子の突
起電極に接合する方法について説明する。
起電極に接合する方法について説明する。
第７図は、１枚のテープキャリアのリードを半導体素子
の突起ｔｔＩ極に位置合わせした状態を示す部分拡大平
面図であり、第８Ａ図は、第７図のＡ−Ａ’轢断面図お
よびポンディング治具を示す図である。
の突起ｔｔＩ極に位置合わせした状態を示す部分拡大平
面図であり、第８Ａ図は、第７図のＡ−Ａ’轢断面図お
よびポンディング治具を示す図である。
まず、第７図に示すように、１枚のテープキャリア２の
各リード２６を半導体素子１の各突起電極３に位置合わ
せする。次に、ボンディング治具４を、その端面４０が
水平に延びているリード２６、半導体素子１表面と平行
になるようにして半導体素子１．リード２６上に配βす
る。この状態で、ボンディング治具４を降下させてリー
ド２６と突起電極３とを接触させ、この後、ボンディン
グ治具４でリード２６．突起電極３を加圧・加熱するこ
とによって、第８Ｂ図のように、リード２６を突起電極
３に接続する。
各リード２６を半導体素子１の各突起電極３に位置合わ
せする。次に、ボンディング治具４を、その端面４０が
水平に延びているリード２６、半導体素子１表面と平行
になるようにして半導体素子１．リード２６上に配βす
る。この状態で、ボンディング治具４を降下させてリー
ド２６と突起電極３とを接触させ、この後、ボンディン
グ治具４でリード２６．突起電極３を加圧・加熱するこ
とによって、第８Ｂ図のように、リード２６を突起電極
３に接続する。
［発明が解決しようとする問題点］
第３Ａ図は、第７図のＢ−８’線断面図であり、ＷＬは
リード２６のリード幅を、ＷＳはリード２６のリード間
隔を、Ｐはリード２６のリードピッチを示している。
リード２６のリード幅を、ＷＳはリード２６のリード間
隔を、Ｐはリード２６のリードピッチを示している。
ところで、従来、テープキャリア２の配置１２５を、３
５ａ層の厚さのｍ箔から化学腐蝕を用いる写真製版など
によって形成しているので、現状では、リード幅ＷＬお
よびリード間隔ＷＳをそれぞれ５０μｍにすることが限
界である。リード幅ＷＬ、リード間隔ＷＳを小さくする
ためには銅箔を薄くする必要があるが、ＩＪ４箔を薄く
してリード２６を細くすると、リード２６の強度が弱く
なプてリード２６が曲がったりするため、リード２６の
突起１ｔｆ１３への接続が困難になったり、接続強度が
低下するなどの欠点があった。このため、半導体素子１
の突起電極３のピッチを小ざくするにあたって、テープ
キャリア２のリード２６のリードピッチＰを小さくでき
ないなどの問題点があった。
５ａ層の厚さのｍ箔から化学腐蝕を用いる写真製版など
によって形成しているので、現状では、リード幅ＷＬお
よびリード間隔ＷＳをそれぞれ５０μｍにすることが限
界である。リード幅ＷＬ、リード間隔ＷＳを小さくする
ためには銅箔を薄くする必要があるが、ＩＪ４箔を薄く
してリード２６を細くすると、リード２６の強度が弱く
なプてリード２６が曲がったりするため、リード２６の
突起１ｔｆ１３への接続が困難になったり、接続強度が
低下するなどの欠点があった。このため、半導体素子１
の突起電極３のピッチを小ざくするにあたって、テープ
キャリア２のリード２６のリードピッチＰを小さくでき
ないなどの問題点があった。
この発明は上記のような１目題点を解消するためになさ
れたもので、半導体素子の突起電極のピッチを小さくす
るにあたって、テープキャリアの配線のリードの強度を
弱くすることなく、リードのリードピッチを小さくでき
る半導体Ｓｉｔを得ることを目的とする。
れたもので、半導体素子の突起電極のピッチを小さくす
るにあたって、テープキャリアの配線のリードの強度を
弱くすることなく、リードのリードピッチを小さくでき
る半導体Ｓｉｔを得ることを目的とする。
［問題点を解決するための手段」
この発明に係る半導体装置は、その表面に複数個の電極
が形成された半導体素子と、この各電極に接続される複
数本のリードと、この複数本のリードを保持するための
絶縁性フィルムとを備えた半導体装置において、絶縁性
フィルムを複数枚にしてこの複数枚の絶縁性フィルムを
重ね合わせ、複数本のリードを複数枚の絶縁性フィルム
に分かれて保持するようにしたものである。
が形成された半導体素子と、この各電極に接続される複
数本のリードと、この複数本のリードを保持するための
絶縁性フィルムとを備えた半導体装置において、絶縁性
フィルムを複数枚にしてこの複数枚の絶縁性フィルムを
重ね合わせ、複数本のリードを複数枚の絶縁性フィルム
に分かれて保持するようにしたものである。
［作用］
この発明においては、絶縁性フィルムを複数枚にしてこ
の複数枚の絶縁性フィルムを重ね合わせ、半導体素子の
複数個の各電極に接続される複数本のリードを、複数枚
の絶縁性フィルムに分かれて保持するようにしたので、
半導体素子の電極のピッチを小さくするにあたって、各
テープキャリアのリードのリードピッチを小さくしなく
ても、複数枚のテープキャリア全体としてのリードピッ
チを小さくすることができる。
の複数枚の絶縁性フィルムを重ね合わせ、半導体素子の
複数個の各電極に接続される複数本のリードを、複数枚
の絶縁性フィルムに分かれて保持するようにしたので、
半導体素子の電極のピッチを小さくするにあたって、各
テープキャリアのリードのリードピッチを小さくしなく
ても、複数枚のテープキャリア全体としてのリードピッ
チを小さくすることができる。
［実施例］
以下、この発明の実施例を図について説明する。
なお、この実施例の説明において、従来の技術の説明と
重複する部分については適宜その説明を省略する。
重複する部分については適宜その説明を省略する。
第１図は、この発明の実施例である半導体装置に関して
、２枚のテープキャリアのリードを半導体素子の突起電
極に位置合わせした状態を示す部分拡大平面図であり、
第２Ａ図は、第１図のＡ−Ａ′線断面図およびボンディ
ング治具を示す図である。
、２枚のテープキャリアのリードを半導体素子の突起電
極に位置合わせした状態を示す部分拡大平面図であり、
第２Ａ図は、第１図のＡ−Ａ′線断面図およびボンディ
ング治具を示す図である。
図において、半導体素子１上部に２枚の、第１のテープ
キャリアおよび第２のテープキャリアが重ね合わされて
配置されており、半導体素子１の真上に第１のテープキ
ャリアの孔２２ａ、第２のテープキャリアの孔２２ｂが
位置している。２４ａおよび２６ａは、それぞれ下の第
１のテープキャリアの絶縁性フィルムおよびリードであ
る。２４ｂおよび２６ｂは、それぞれ上の第２のテープ
キャリアの絶縁性フィルムおよびリードである。
キャリアおよび第２のテープキャリアが重ね合わされて
配置されており、半導体素子１の真上に第１のテープキ
ャリアの孔２２ａ、第２のテープキャリアの孔２２ｂが
位置している。２４ａおよび２６ａは、それぞれ下の第
１のテープキャリアの絶縁性フィルムおよびリードであ
る。２４ｂおよび２６ｂは、それぞれ上の第２のテープ
キャリアの絶縁性フィルムおよびリードである。
第１のテープキャリアおよび第２のテープキャリアの各
リード２６ａ 、２６ｂが半導体素子１の各突起電極３
に位置合わせされている。接続前はリード２６ａ、２６
ｂは水平に延びており、リード２６ａと２６ｂとが対向
するように、かつ半導体素子１表面とリード２６ａ、２
６ｂとボンディング治具４の端面４０とが互いに平行と
なるように配置されている。このように、リード２６ａ
と２６ｂとを対向するように配置すると、第１のテープ
キャリアのリード２６ａと第２のテーブキャリアのリー
ド２６ｂ間の間隔が広くならないため都合が良い。また
、リード２６ａは一部ビッチＰで配置されており、リー
ド２６ｂもリード２６ａのリードピッチと同じリードピ
ッチで配置されており、リード２６ｂはリード２６ａに
対してリードピッチＰの１／２だけずらして配置されて
いる。
リード２６ａ 、２６ｂが半導体素子１の各突起電極３
に位置合わせされている。接続前はリード２６ａ、２６
ｂは水平に延びており、リード２６ａと２６ｂとが対向
するように、かつ半導体素子１表面とリード２６ａ、２
６ｂとボンディング治具４の端面４０とが互いに平行と
なるように配置されている。このように、リード２６ａ
と２６ｂとを対向するように配置すると、第１のテープ
キャリアのリード２６ａと第２のテーブキャリアのリー
ド２６ｂ間の間隔が広くならないため都合が良い。また
、リード２６ａは一部ビッチＰで配置されており、リー
ド２６ｂもリード２６ａのリードピッチと同じリードピ
ッチで配置されており、リード２６ｂはリード２６ａに
対してリードピッチＰの１／２だけずらして配置されて
いる。
この状態で、ボンディング治具４を降下させてリード２
６ａ 、２６ｂと突起電ｅｉｉ３とを接触させ、この後
、ボンディング治具４でリード２６ａ、２６ｂ、突起電
極３を加圧・加熱することによって、第２Ｂ図のように
、リード２６ａ 、２６ｂを突起電極３に接続する。な
お、この場合において、２枚のテープキャリアを、それ
らの間に接Ｗ削を介在させて接着固定するようにしても
よい。
６ａ 、２６ｂと突起電ｅｉｉ３とを接触させ、この後
、ボンディング治具４でリード２６ａ、２６ｂ、突起電
極３を加圧・加熱することによって、第２Ｂ図のように
、リード２６ａ 、２６ｂを突起電極３に接続する。な
お、この場合において、２枚のテープキャリアを、それ
らの間に接Ｗ削を介在させて接着固定するようにしても
よい。
第３Ｂ図は、第１図のＢ−Ｂ’轢断面図である。
図において、リード２６ａおよび２６ｂのリード幅ＷＬ
をそれぞれ５０μ騰、リード２６ａおよび２６ｂのリー
ド間隔ＷＳをそれぞれ７０μｍとすると、リード２６ａ
および２６ｂのリードピッチＰはそれぞれ１２０μｍで
あるが、リード２６ｂはリード２６ａに対してリードピ
ッチＰの１／２だけずらして配置されているので、第１
のテープキャリアおよび第２のテープキャリア全体とし
てのリード間隔ＷＳ′はＩＣ１ｉ、リードピッチＰ′は
６０μｍとなり、このように、２枚のテープキャリアを
リードピッチＰの１／２だけずらせて重ね合わせること
によって、各テープキャリアのリードピッチＰを小さく
しなくても、２枚のテープキャリア全体としてのリード
ピッチを、従来の１枚のテープキャリアのリードピッチ
Ｐの１／２にすることができる。
をそれぞれ５０μ騰、リード２６ａおよび２６ｂのリー
ド間隔ＷＳをそれぞれ７０μｍとすると、リード２６ａ
および２６ｂのリードピッチＰはそれぞれ１２０μｍで
あるが、リード２６ｂはリード２６ａに対してリードピ
ッチＰの１／２だけずらして配置されているので、第１
のテープキャリアおよび第２のテープキャリア全体とし
てのリード間隔ＷＳ′はＩＣ１ｉ、リードピッチＰ′は
６０μｍとなり、このように、２枚のテープキャリアを
リードピッチＰの１／２だけずらせて重ね合わせること
によって、各テープキャリアのリードピッチＰを小さく
しなくても、２枚のテープキャリア全体としてのリード
ピッチを、従来の１枚のテープキャリアのリードピッチ
Ｐの１／２にすることができる。
第４図は、この発明の他の＊論例である半導体装置に関
して、２枚のテープキャリアのリードを半導体素子の突
起？ｌ！極に位置合わせした状態を示す部分拡大平面図
である。
して、２枚のテープキャリアのリードを半導体素子の突
起？ｌ！極に位置合わせした状態を示す部分拡大平面図
である。
半導体素子１の突起電極およびその間隔は製造方法から
微小にできない場合があり、このような場合、図に示す
ように、半導体素子１表面の周辺部に複数の突起電極３
ａおよび複数の突起電極３ｂを２列に配置し、突起電極
３ａと３ｂとを列方向にずらすようにする。そして、下
の第１のテープキャリアのリード２６ａの長さよりも上
の第２のテープキャリアのリード２６ｂの長さを長くし
、各リード２６ａを各突起電極３ａに、各リード２６ｂ
を各突起電極３ｂに位置合わせする。
微小にできない場合があり、このような場合、図に示す
ように、半導体素子１表面の周辺部に複数の突起電極３
ａおよび複数の突起電極３ｂを２列に配置し、突起電極
３ａと３ｂとを列方向にずらすようにする。そして、下
の第１のテープキャリアのリード２６ａの長さよりも上
の第２のテープキャリアのリード２６ｂの長さを長くし
、各リード２６ａを各突起電極３ａに、各リード２６ｂ
を各突起電極３ｂに位置合わせする。
第５図は、第４図のＡ−Ａ’線断面図において、第１お
よび第２のテープキャリアのリードを半導体素子の突起
電極に接続した状態を示す図である。
よび第２のテープキャリアのリードを半導体素子の突起
電極に接続した状態を示す図である。
図において、リード２６ａが突起電極３ａに、リード２
６ｂが突起電極３ｂに接続されている。
６ｂが突起電極３ｂに接続されている。
６は第１のテープキャリアと第２のテープキャリア間に
介在させた接着剤であり、この接着剤６によって第１の
テープキャリアと第２のテープキャリアとを接着固定し
ている。
介在させた接着剤であり、この接着剤６によって第１の
テープキャリアと第２のテープキャリアとを接着固定し
ている。
このように、複数の突起電極３ａおよび複数の突起′Ｒ
１３ｂを２列に配置し、突起電極３ａと３ｂとを列方向
にずらすことによって、第１図の実施例に比べて、突起
電極のピッチをさらに小さくできる利点がある。
１３ｂを２列に配置し、突起電極３ａと３ｂとを列方向
にずらすことによって、第１図の実施例に比べて、突起
電極のピッチをさらに小さくできる利点がある。
なお、上記実施例では、上の第２のテープキャリアを下
の第１のテープキャリアに対してリードピッチＰの１／
２だけずらして両テープキャリアを重ね合わせる場合に
ついて示したが、ずらす量はこれに限定されるものでは
なく、第１のテープキャリアのリードと第２のテープキ
ャリアのリードとが単に交互に配置されるだけでもよい
。
の第１のテープキャリアに対してリードピッチＰの１／
２だけずらして両テープキャリアを重ね合わせる場合に
ついて示したが、ずらす量はこれに限定されるものでは
なく、第１のテープキャリアのリードと第２のテープキ
ャリアのリードとが単に交互に配置されるだけでもよい
。
また、上記実施例では、第１のテープキャリアのリード
と第２のテープキャリアのリードとが対向する場合につ
いて示したが、第１のテープキャリアのリードと第２の
テープキャリアの絶縁性フィルムとが対向するようにし
てもよく、またこの反対でもよい。
と第２のテープキャリアのリードとが対向する場合につ
いて示したが、第１のテープキャリアのリードと第２の
テープキャリアの絶縁性フィルムとが対向するようにし
てもよく、またこの反対でもよい。
また、上記実施例では、２枚のテープキャリアを用いる
場合について示したが、半導体素子上部に複数枚のテー
プキャリアを重ね合わせて配置し、複数本のリードをそ
れらが重なり合わないように互いにずらすようにしても
よい。
場合について示したが、半導体素子上部に複数枚のテー
プキャリアを重ね合わせて配置し、複数本のリードをそ
れらが重なり合わないように互いにずらすようにしても
よい。
［発明の効果コ
以上のようにこの発明によれば、絶縁性フィルムを複数
枚にしてこの複数枚の絶縁性フィルムを重ね合わせ、半
導体素子の複数個の各電極に接続される複数本のリード
を、複数枚の絶縁性フィルムに分かれて保持するように
したので、半導体素子の電極のピッチを小さくするにあ
たって、各テープキャリアのリードのリードピッチを小
さくしなくても、複数枚のテープキャリア全体としての
リードピッチを小さくすることができる半導体装置を得
ることができる。
枚にしてこの複数枚の絶縁性フィルムを重ね合わせ、半
導体素子の複数個の各電極に接続される複数本のリード
を、複数枚の絶縁性フィルムに分かれて保持するように
したので、半導体素子の電極のピッチを小さくするにあ
たって、各テープキャリアのリードのリードピッチを小
さくしなくても、複数枚のテープキャリア全体としての
リードピッチを小さくすることができる半導体装置を得
ることができる。
第１図は、この発明の実施例である半導体装置に関して
、２枚のテープキャリアのリードを半導体素子の突起電
極に位置合わせした状態を示す部分拡大平面図である。 第２Ａ図は、第１図のＡ−Ａ’線断面図およびボンディ
ング治具を示す図である。 第２Ｂ図は、この発明の実施例である半導体装置に関し
て、２枚のテープキャリアのリードを半導体素子の突起
電極に接続した状態を示す部分拡大断面図である。 第３Ｂ図は、第１図のＢ−８’線断面図である。 第４図は、この発明の他の実施例である半導体装置に関
して、２枚のテープキャリアのリードを半導体素子の突
起電極に位置合わせした状態を示す部分拡大平面図であ
る。 第５図は、第４図のＡ−Ａ’轢断面図において、２枚の
テープキャリアのリードを半導体素子の突起電極に接続
した状態を示す図である。 第６Ａ図は、従来の半導体素子および１枚のテープキャ
リアを示す図である。 第６Ｂ図は、従来の、１枚のテープキャリアのリードを
半導体素子の突起電極に接続した半導体装置を示す図で
ある。 第６Ｃ図は、第６Ａ図の半導体素子および突起ｌｌ極の
構造を詳細に示す断面図である。 第７図は、従来の半導体装置に関して、１枚のテープキ
ャリアのリードを半導体素子の突起ｆｆ１ｌｆｉに位置
合わせした状態を示す部分拡大平面図である。 第８Ａ図は、第７図のＡ−Ａ’線断面図およびボンディ
ング治具を示す図である。 第８Ｂ図は、第７図のＡ−Ａ’線断面図において、１枚
のテープキャリアのリードを半導体素子の突起電極に接
続した状態を示す図である。 第３Ａ図は、第７図のＢ−８’轢断面図である。 図において、１は半導体素子、１１は半導体基板、１２
はシリコン酸化膜、１３はアルミニウム電極、１４ハ保
ｆｌ！Ｉ！Ｊ、２はテープ−ｔ ｔ ！Ｊ ７．２１は
スプロケット孔、２２．２３は孔、２４．２４ａ、２４
ｂは絶縁性フィルム、２５は配線、２６゜２６ａ、２６
ｂはリード、３．３ａ 、３ｂは突起１１ＶＭ、３１は
下地金ｆｉｌＬ３２は金バンプ本体、４はボンディング
治具、５はコンタクトホール、６は接着剤である。 なお、各図中同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 第３Ａ図 銚 城 腟 第４図 萬５図 第７図 手続補正書（自発）
、２枚のテープキャリアのリードを半導体素子の突起電
極に位置合わせした状態を示す部分拡大平面図である。 第２Ａ図は、第１図のＡ−Ａ’線断面図およびボンディ
ング治具を示す図である。 第２Ｂ図は、この発明の実施例である半導体装置に関し
て、２枚のテープキャリアのリードを半導体素子の突起
電極に接続した状態を示す部分拡大断面図である。 第３Ｂ図は、第１図のＢ−８’線断面図である。 第４図は、この発明の他の実施例である半導体装置に関
して、２枚のテープキャリアのリードを半導体素子の突
起電極に位置合わせした状態を示す部分拡大平面図であ
る。 第５図は、第４図のＡ−Ａ’轢断面図において、２枚の
テープキャリアのリードを半導体素子の突起電極に接続
した状態を示す図である。 第６Ａ図は、従来の半導体素子および１枚のテープキャ
リアを示す図である。 第６Ｂ図は、従来の、１枚のテープキャリアのリードを
半導体素子の突起電極に接続した半導体装置を示す図で
ある。 第６Ｃ図は、第６Ａ図の半導体素子および突起ｌｌ極の
構造を詳細に示す断面図である。 第７図は、従来の半導体装置に関して、１枚のテープキ
ャリアのリードを半導体素子の突起ｆｆ１ｌｆｉに位置
合わせした状態を示す部分拡大平面図である。 第８Ａ図は、第７図のＡ−Ａ’線断面図およびボンディ
ング治具を示す図である。 第８Ｂ図は、第７図のＡ−Ａ’線断面図において、１枚
のテープキャリアのリードを半導体素子の突起電極に接
続した状態を示す図である。 第３Ａ図は、第７図のＢ−８’轢断面図である。 図において、１は半導体素子、１１は半導体基板、１２
はシリコン酸化膜、１３はアルミニウム電極、１４ハ保
ｆｌ！Ｉ！Ｊ、２はテープ−ｔ ｔ ！Ｊ ７．２１は
スプロケット孔、２２．２３は孔、２４．２４ａ、２４
ｂは絶縁性フィルム、２５は配線、２６゜２６ａ、２６
ｂはリード、３．３ａ 、３ｂは突起１１ＶＭ、３１は
下地金ｆｉｌＬ３２は金バンプ本体、４はボンディング
治具、５はコンタクトホール、６は接着剤である。 なお、各図中同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 第３Ａ図 銚 城 腟 第４図 萬５図 第７図 手続補正書（自発）
Claims (4)
- （１）その表面に複数個の電極が形成された半導体素子
と、 前記各電極に接続される複数本のリードと、前記複数本
のリードを保持するための絶縁性フィルムとを備えた半
導体装置において、 前記絶縁性フィルムは複数枚あつて、この複数枚の絶縁
性フィルムは重ね合わされており、前記複数本のリード
は前記複数枚の絶縁性フィルムに分かれて保持されてい
ることを特徴とする半導体装置。 - （２）前記絶縁性フィルムは第１の絶縁性フィルムおよ
び第２の絶縁性フィルムからなり、前記複数本のリード
は前記第１および第２の絶縁性フィルムの対向する面に
保持される特許請求の範囲第１項記載の半導体装置。 - （３）前記絶縁性フィルムは第１の絶縁性フィルムおよ
び第２の絶縁性フィルムからなり、前記複数個の電極は
前記半導体素子表面の周辺部において１列に配置され、 前記複数個の電極のうち１つおきに位置する電極は前記
第１の絶縁性フィルムによつて保持される前記リードに
接続され、残りの電極は前記第２の絶縁性フィルムによ
つて保持される前記リードに接続される特許請求の範囲
第１項記載の半導体装置。 - （４）前記複数個の電極は前記半導体素子表面の周辺部
に２列に配置され、 一方の列を構成する電極は他方の列を構成する電極に対
して列方向にずれた位置関係となつている特許請求の範
囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61222818A JPS6377127A (ja) | 1986-09-19 | 1986-09-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61222818A JPS6377127A (ja) | 1986-09-19 | 1986-09-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6377127A true JPS6377127A (ja) | 1988-04-07 |
| JPH0533824B2 JPH0533824B2 (ja) | 1993-05-20 |
Family
ID=16788390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61222818A Granted JPS6377127A (ja) | 1986-09-19 | 1986-09-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6377127A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0465253A3 (en) * | 1990-07-05 | 1992-07-15 | Hewlett-Packard Company | Integrated circuit and lead frame assembly |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5512791A (en) * | 1978-07-14 | 1980-01-29 | Nec Corp | Semiconductor device |
| JPS59152656A (ja) * | 1983-02-21 | 1984-08-31 | Nec Corp | 半導体装置 |
| JPS6046040A (ja) * | 1983-08-24 | 1985-03-12 | Nec Corp | 半導体装置 |
-
1986
- 1986-09-19 JP JP61222818A patent/JPS6377127A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5512791A (en) * | 1978-07-14 | 1980-01-29 | Nec Corp | Semiconductor device |
| JPS59152656A (ja) * | 1983-02-21 | 1984-08-31 | Nec Corp | 半導体装置 |
| JPS6046040A (ja) * | 1983-08-24 | 1985-03-12 | Nec Corp | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0465253A3 (en) * | 1990-07-05 | 1992-07-15 | Hewlett-Packard Company | Integrated circuit and lead frame assembly |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0533824B2 (ja) | 1993-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100598032B1 (ko) | 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 디스플레이패널 어셈블리 | |
| US4843191A (en) | Interconnection technique using dielectric layers | |
| JPS5839048A (ja) | フレキシブル領域接着テ−プ | |
| JPH10289932A (ja) | キャリアフィルム及びそれを使用した集積回路装置 | |
| US6339247B1 (en) | Structure for mounting a semiconductor device on a liquid crystal display, and semiconductor device | |
| JPH0714887A (ja) | フィルムキャリヤ及びその製造方法 | |
| EP0186818B1 (en) | Chip to pin interconnect method | |
| USH1267H (en) | Integrated circuit and lead frame assembly | |
| JPS6377127A (ja) | 半導体装置 | |
| JPS63124434A (ja) | 半導体装置の製造方法 | |
| KR20020065705A (ko) | 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지 | |
| JP2560456B2 (ja) | 半導体チップの実装構造 | |
| JP2850579B2 (ja) | 半導体装置用フィルムキャリア | |
| JP3080333B2 (ja) | 半導体装置 | |
| JPS62260343A (ja) | 半導体装置 | |
| KR0171099B1 (ko) | 반도체 기판 범프 및 그 제조방법 | |
| JP4454422B2 (ja) | リードフレーム | |
| JP3215244B2 (ja) | 素子パッケージおよびその製造方法 | |
| JP2553615B2 (ja) | フィルムキャリア | |
| JPS61185949A (ja) | フイルムキヤリアにアツセンブリされた半導体集積回路のエ−ジング方法 | |
| JP2555878B2 (ja) | フィルムキャリヤーテープの製造方法 | |
| JPH0430441A (ja) | 半導体装置 | |
| JP3161203B2 (ja) | テープキャリアパッケージ式の半導体実装構造 | |
| JPS63122131A (ja) | 半導体装置用キヤリアテ−プ | |
| JPH0682705B2 (ja) | 半導体装置の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |