JPS6379103A - 計測制御装置 - Google Patents
計測制御装置Info
- Publication number
- JPS6379103A JPS6379103A JP22462086A JP22462086A JPS6379103A JP S6379103 A JPS6379103 A JP S6379103A JP 22462086 A JP22462086 A JP 22462086A JP 22462086 A JP22462086 A JP 22462086A JP S6379103 A JPS6379103 A JP S6379103A
- Authority
- JP
- Japan
- Prior art keywords
- data
- measurement
- information
- control
- slave stations
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は遠方監視制御装置くテレメータコントロールシ
ステ１１）に係り、特に生産システ１１における計Ｍｌ
’ｌ制御装置に関する。
ステ１１）に係り、特に生産システ１１における計Ｍｌ
’ｌ制御装置に関する。
従来、生産システｔ１に用いられる監視制御装置の態様
としては、第２図に示すように、親局であるプログラマ
ブルコントーラーラ（以下、ＰＣという）１と子局であ
る制御対象機器（接点３、表示灯４）との間を親局イン
タフェース２および並列信号伝送回線５を介して接続す
ることによりシーケンス信号（インターロック信号）を
送信するものであった。この従来装置において問題とな
るのは、各接点３および各表示器４への伝送回線がその
接点数および表示灯数に対応する数だけ必要となり、配
線長が長い場合の配線数が多いという点であり、このこ
とは制御対象機器数の制限にもつながることとなる。
としては、第２図に示すように、親局であるプログラマ
ブルコントーラーラ（以下、ＰＣという）１と子局であ
る制御対象機器（接点３、表示灯４）との間を親局イン
タフェース２および並列信号伝送回線５を介して接続す
ることによりシーケンス信号（インターロック信号）を
送信するものであった。この従来装置において問題とな
るのは、各接点３および各表示器４への伝送回線がその
接点数および表示灯数に対応する数だけ必要となり、配
線長が長い場合の配線数が多いという点であり、このこ
とは制御対象機器数の制限にもつながることとなる。
一方、生産システムにおいては、単にシーケンス信号の
授受による接点状態の監視制御や状態表示のみならず、
各種生産物等の計測を行ない、その計測値によって生産
工程の修正等も行なわれ。
授受による接点状態の監視制御や状態表示のみならず、
各種生産物等の計測を行ない、その計測値によって生産
工程の修正等も行なわれ。
また、計測値データの収集、処理が必要となる。
そこで、生産システムに関連する監視制御と計測データ
処理とは互いに密接な関係を有することから、監視制御
機能と計測データの収集処理機能を一体のシステムとし
て構築すべきである。なお、このシステムを計測制御シ
ステムと以下称する。
処理とは互いに密接な関係を有することから、監視制御
機能と計測データの収集処理機能を一体のシステムとし
て構築すべきである。なお、このシステムを計測制御シ
ステムと以下称する。
この計測制御システムにおいて、計測データ収集・処理
はデータ処理装置としてパーソナルコンピュータを利用
することにより実現可能であるが、問題となるのは監視
制御装置に計測データ処理装置をいかにして組み込むか
である。仮に、データ処理を親局インタフェース２およ
び各計ａ＋ＩＩ器に接続するとした場合にはそれぞれ独
立の通信回線を結ぶ必要があり、設備費の上昇、工事手
間が多大なものとなる。
はデータ処理装置としてパーソナルコンピュータを利用
することにより実現可能であるが、問題となるのは監視
制御装置に計測データ処理装置をいかにして組み込むか
である。仮に、データ処理を親局インタフェース２およ
び各計ａ＋ＩＩ器に接続するとした場合にはそれぞれ独
立の通信回線を結ぶ必要があり、設備費の上昇、工事手
間が多大なものとなる。
そこで、本願の発明者は、信号伝送回線の配線本数の減
少、インターロック信号の授受と計測データ信号の授受
を同一信号伝送ラインにより可能とする計測制御装置を
提供することを目的として、次のような計測制御装置を
先に提案した。
少、インターロック信号の授受と計測データ信号の授受
を同一信号伝送ラインにより可能とする計測制御装置を
提供することを目的として、次のような計測制御装置を
先に提案した。
すなわち、その計測制御装置の特徴は、制御対象機器の
状態情報、制御情報を授受する制御子局と、計測対象の
計測信号を収集するｎ目１９子局と。
状態情報、制御情報を授受する制御子局と、計測対象の
計測信号を収集するｎ目１９子局と。
前記各子局からの各情報に基づいて制御信号を出力する
プログラマブルコントローラおよびこのプログラマブル
コントローラと前記各子局との間の各情報の授受を行う
インタフェースを有する親局と、を備えた計測制御装置
において、前記各子局とインタフェース間がシリアル信
号伝送回線で結ばれ、当該シリアル信号伝送回線に計測
情報伝送装置を介して計測情報処理装置が接続されてい
るものである。
プログラマブルコントローラおよびこのプログラマブル
コントローラと前記各子局との間の各情報の授受を行う
インタフェースを有する親局と、を備えた計測制御装置
において、前記各子局とインタフェース間がシリアル信
号伝送回線で結ばれ、当該シリアル信号伝送回線に計測
情報伝送装置を介して計測情報処理装置が接続されてい
るものである。
上記計測制御装置を具体的に説明すると、次の通りであ
る。
る。
第３図に本発明による計測制御装置の構成を示す。第３
図において、ＰＣｌｏにはシリアル信号でシーケンス信
号および計測データを送受可能なインタフェース１１が
接続されて親局が形成されている。ＰＣｌｏには実行す
べきシーケンスラダーがプログラムされており、その内
容は変更可能である。
図において、ＰＣｌｏにはシリアル信号でシーケンス信
号および計測データを送受可能なインタフェース１１が
接続されて親局が形成されている。ＰＣｌｏには実行す
べきシーケンスラダーがプログラムされており、その内
容は変更可能である。
インタフェース１１にはシリアル信号伝送回線（以下、
回線と略記する。）１２が接続されている。この回線と
しては、例えば、ツィステッドペア線等が用いられる。
回線と略記する。）１２が接続されている。この回線と
しては、例えば、ツィステッドペア線等が用いられる。
回線１２には複数の制御子局１３−１〜１３−Ｎおよび
計測子局１４−１〜１４−Ｎがパスライン形式で接続さ
れている。各制御子局には複数の接点３ならびに表示灯
４が所定数単位で接続されている。各計測子局には複数
のセンサや測定器（以下、センサという）１５が所定数
２１１１位で接続されている。このように親局と各子局
とは１：Ｎ対向方式で接続されている。−方、回線１２
には回線１２からの計測データをシリアルバス規格Ｒ８
２３２Ｃ等に適合させるためのプロトコル変換器１６を
介してパソコン等のデータ処理装置１７が接続されてい
る。
計測子局１４−１〜１４−Ｎがパスライン形式で接続さ
れている。各制御子局には複数の接点３ならびに表示灯
４が所定数単位で接続されている。各計測子局には複数
のセンサや測定器（以下、センサという）１５が所定数
２１１１位で接続されている。このように親局と各子局
とは１：Ｎ対向方式で接続されている。−方、回線１２
には回線１２からの計測データをシリアルバス規格Ｒ８
２３２Ｃ等に適合させるためのプロトコル変換器１６を
介してパソコン等のデータ処理装置１７が接続されてい
る。
次に、第４図に制御子局１３−１〜１３Ｎ。
計測子局１４−１〜１４−Ｎに用いられるハードウェア
の構成例を示す、この例は計測センサとして振動ピック
アップ１８により得た計測データを送信する場合を示し
たものである。すなわち、振動ピックアップ１８により
検出した振動検出信号は増幅器１９により所定レベルの
信号に増幅され、パラレルインタフェース回路（以下、
パラレルＩ／Ｆ回路という）２０に入力される。このパ
ラレルＩ／Ｆ回路はアナログ信号である振動検出信号を
ディジタル信号に変換し、入出力インタフェース回路（
以下、入出力Ｉ／Ｆ回路という）２１に出力する。入出
力Ｉ／Ｆ回路２１はディジタル化された振動検出信号の
入出力関係、ＲＡＭ２２内の格納アドレス等の当該子局
内の内部設定状況を示すためのインタフェース回路であ
る。子局インタフェース回路（以下、子局Ｉ／Ｆ回路）
２３は振動検出信号をシリアル信号に変換して回路１２
により親局Ｉ／Ｆ回路１１に送出するためのものである
。制御子局として用いる場合には接点信号をシリアル化
して送信する。ＲＡＭ２２は振動検出信号を一時的に格
納しておくためのものである０以上の各構成要素はＲＯ
Ｍ２４内に格納されたプログラムに基づいて動作するＣ
ＰＵ２５によって統括的に制御される。このハードウェ
アの構成は入出力Ｉ／Ｆ回路２１、子局Ｉ／Ｆ回路２３
、ＲＡＭ２２．ＲＯＭ２４およびＣＰ Ｕ ２５におい
て共通であり、制御子局１３−１〜１３−Ｎか計測子局
１４−１〜１４−Ｎかにより、その用途に応じて適合す
るよう増幅器１９、パラレルＩ／Ｆ回路の構成を変えて
用いられる。
の構成例を示す、この例は計測センサとして振動ピック
アップ１８により得た計測データを送信する場合を示し
たものである。すなわち、振動ピックアップ１８により
検出した振動検出信号は増幅器１９により所定レベルの
信号に増幅され、パラレルインタフェース回路（以下、
パラレルＩ／Ｆ回路という）２０に入力される。このパ
ラレルＩ／Ｆ回路はアナログ信号である振動検出信号を
ディジタル信号に変換し、入出力インタフェース回路（
以下、入出力Ｉ／Ｆ回路という）２１に出力する。入出
力Ｉ／Ｆ回路２１はディジタル化された振動検出信号の
入出力関係、ＲＡＭ２２内の格納アドレス等の当該子局
内の内部設定状況を示すためのインタフェース回路であ
る。子局インタフェース回路（以下、子局Ｉ／Ｆ回路）
２３は振動検出信号をシリアル信号に変換して回路１２
により親局Ｉ／Ｆ回路１１に送出するためのものである
。制御子局として用いる場合には接点信号をシリアル化
して送信する。ＲＡＭ２２は振動検出信号を一時的に格
納しておくためのものである０以上の各構成要素はＲＯ
Ｍ２４内に格納されたプログラムに基づいて動作するＣ
ＰＵ２５によって統括的に制御される。このハードウェ
アの構成は入出力Ｉ／Ｆ回路２１、子局Ｉ／Ｆ回路２３
、ＲＡＭ２２．ＲＯＭ２４およびＣＰ Ｕ ２５におい
て共通であり、制御子局１３−１〜１３−Ｎか計測子局
１４−１〜１４−Ｎかにより、その用途に応じて適合す
るよう増幅器１９、パラレルＩ／Ｆ回路の構成を変えて
用いられる。
第５図はプロトコル変換器１６、制御子局１３−１〜１
３−Ｎおよび計測子局１４−１〜１４−Ｎに対してデー
タ通信用に割当てられる入出力信号の例を示す。図中、
ＡＤ、、ＡＤ、はＰＣｌｏでの出力アドレスを示し、Ａ
Ｄ、、ＡＤ、は同様にＰＣＩＯ内部での入力アドレスを
示す。各信号の下位アドレスＡ Ｄｏ −Ａ Ｄ２の４
Ｒ号は制御信号を示し、その内容のＡ、Ｂ・・・Ｈ，ａ
、ｂ・・・ｈはそれぞれ各ビットごとに有意義な情報を
有している。
３−Ｎおよび計測子局１４−１〜１４−Ｎに対してデー
タ通信用に割当てられる入出力信号の例を示す。図中、
ＡＤ、、ＡＤ、はＰＣｌｏでの出力アドレスを示し、Ａ
Ｄ、、ＡＤ、は同様にＰＣＩＯ内部での入力アドレスを
示す。各信号の下位アドレスＡ Ｄｏ −Ａ Ｄ２の４
Ｒ号は制御信号を示し、その内容のＡ、Ｂ・・・Ｈ，ａ
、ｂ・・・ｈはそれぞれ各ビットごとに有意義な情報を
有している。
第６図はデータ通信に用いる信号フォーマットの例を示
し、１）Ｓ（パケットサイズ）、ＡＤ（アドレス）、Ｃ
Ｓ（データチェックサム）等からなる。ＤＡ１〜ｒ）Ａ
Ｎは通信すべきデータを示している。
し、１）Ｓ（パケットサイズ）、ＡＤ（アドレス）、Ｃ
Ｓ（データチェックサム）等からなる。ＤＡ１〜ｒ）Ａ
Ｎは通信すべきデータを示している。
次に、データ送受信の動作を説明する。ＰＣｌｏ側から
子局１３−１〜１３−Ｎ、１４−１〜１４−Ｎに対して
制御信号を送信する場合、その送信信号はシリアル信号
で親局Ｉ／Ｆｉｌを介して回線１２により第７図（ａ）
に示すタイミングで送出される。第７図（ａ）のＩＮＢ
、ＩＮＣは制御（ｉｔ号でＩＮＡＤｚはデータの内容で
ある。このようなＰＣｌｏ側からの制御信号に応答して
子局からは第７図（ｂ）に示す応答信号が返信される。
子局１３−１〜１３−Ｎ、１４−１〜１４−Ｎに対して
制御信号を送信する場合、その送信信号はシリアル信号
で親局Ｉ／Ｆｉｌを介して回線１２により第７図（ａ）
に示すタイミングで送出される。第７図（ａ）のＩＮＢ
、ＩＮＣは制御（ｉｔ号でＩＮＡＤｚはデータの内容で
ある。このようなＰＣｌｏ側からの制御信号に応答して
子局からは第７図（ｂ）に示す応答信号が返信される。
一方、子局側からデータ信号を送信する場合。
その送信データは同様にシリアル信号で各子局の子局Ｉ
／Ｆ回路２３から回線１２を通じて第８図（ａ）に示す
タイミングで親局Ｉ／Ｆ回路１１からＰＣｌｏ内に取り
込まれる。このような子局側からのデータの送信に応答
してＰＣＩＯから第８図（ｂ）に示す応答信号が返信さ
れる。
／Ｆ回路２３から回線１２を通じて第８図（ａ）に示す
タイミングで親局Ｉ／Ｆ回路１１からＰＣｌｏ内に取り
込まれる。このような子局側からのデータの送信に応答
してＰＣＩＯから第８図（ｂ）に示す応答信号が返信さ
れる。
さて、制御対象の状態は時々刻々と変化しており、その
状態信号が制御子局１３−１〜１３−Ｎより送信され、
また、計測子局１４−１〜１４−Ｎから計測データが送
信される。状態信号波ＰＣｌｏ内のシーケンスラダーの
歩進に供され計測データはＰＣｌｏ内のメモリに一旦格
納される。計測データの収集、処理を行う場合、データ
処理装置１７はＰＣｌｏ内に格納された計測データをプ
ロトコル変換器１６を介して取込み、目的とする処理を
実行する。
状態信号が制御子局１３−１〜１３−Ｎより送信され、
また、計測子局１４−１〜１４−Ｎから計測データが送
信される。状態信号波ＰＣｌｏ内のシーケンスラダーの
歩進に供され計測データはＰＣｌｏ内のメモリに一旦格
納される。計測データの収集、処理を行う場合、データ
処理装置１７はＰＣｌｏ内に格納された計測データをプ
ロトコル変換器１６を介して取込み、目的とする処理を
実行する。
このように、各制御対象機器３，４からの状態信号と計
測データとがシリアル信号の形式で同一の回線１２を通
じて送信され、またＰＣｌｏ側からの制御信号が同様に
送信されるため、計測データのための独立した回線が不
要となり、配線数を著しく減少することができ、また制
御点数の増設も容易である。
測データとがシリアル信号の形式で同一の回線１２を通
じて送信され、またＰＣｌｏ側からの制御信号が同様に
送信されるため、計測データのための独立した回線が不
要となり、配線数を著しく減少することができ、また制
御点数の増設も容易である。
上記従来の提案装置によれば、接点等の制御機器は所定
数ごとに制御子局によって統括され、がつ各種センサ類
も所定数ごとに計測子局によって統括され、これらの各
子局と親局インタフェースとがシリアル信号伝送回線で
結ばれ、このシリアル信号伝送回線に計８１１１情報伝
送装置を介して計１１１Ｑ情報処理装置が接続されてい
るので次のように作用する。
数ごとに制御子局によって統括され、がつ各種センサ類
も所定数ごとに計測子局によって統括され、これらの各
子局と親局インタフェースとがシリアル信号伝送回線で
結ばれ、このシリアル信号伝送回線に計８１１１情報伝
送装置を介して計１１１Ｑ情報処理装置が接続されてい
るので次のように作用する。
すなわち、各接点等の制御機器のシーケンス信号および
計８＋１１センサ等の計測データはシリアル信号で伝送
回線を介して授受されるために、配線数を減少すること
ができ、かつ、同一伝送回線を使用してシーケンス信号
と計測データの授受が可能である。
計８＋１１センサ等の計測データはシリアル信号で伝送
回線を介して授受されるために、配線数を減少すること
ができ、かつ、同一伝送回線を使用してシーケンス信号
と計測データの授受が可能である。
上記従来の計測制御装置においては、上記したように、
制御子局および計測子局と親局間の情報伝送を共用の伝
送回線により行うことができるが、各子局との間の情報
の授受によりシーケンスを歩進させるためにはＰＣ内の
シーケンスプログラムの改造を行う必要がある。その理
由はＰＣ自体はＣＰＵを使用して構成されるが、ＰＣ内
で用いられるシーケンスプロゲラ１１はＣＰＵ言語のよ
うに、ＦＯＲＮＥＸＴ、ＪＵＭＰ等の処理手順を踏むこ
とは現段階では不可能であるからである。したがって、
シーケンスラダーの中に同一の動作タイミングのプログ
ラムを書いておき、これを反復して歩進させる必要があ
り、このような処理を行うことは煩雑であり、改造に要
する手間は極めて多大なものとなる。具体的には、例え
ば、第９図に示すような処理手順を繰返す必要がある。
制御子局および計測子局と親局間の情報伝送を共用の伝
送回線により行うことができるが、各子局との間の情報
の授受によりシーケンスを歩進させるためにはＰＣ内の
シーケンスプログラムの改造を行う必要がある。その理
由はＰＣ自体はＣＰＵを使用して構成されるが、ＰＣ内
で用いられるシーケンスプロゲラ１１はＣＰＵ言語のよ
うに、ＦＯＲＮＥＸＴ、ＪＵＭＰ等の処理手順を踏むこ
とは現段階では不可能であるからである。したがって、
シーケンスラダーの中に同一の動作タイミングのプログ
ラムを書いておき、これを反復して歩進させる必要があ
り、このような処理を行うことは煩雑であり、改造に要
する手間は極めて多大なものとなる。具体的には、例え
ば、第９図に示すような処理手順を繰返す必要がある。
そこで、本発明は、ＰＣおよび親局インタフェースのハ
ードウェア、ソフトウェアに改造を行うことなく、デー
タ伝送処理を容易に行いうる計測制御装置を提供するこ
とを目的とする。
ードウェア、ソフトウェアに改造を行うことなく、デー
タ伝送処理を容易に行いうる計測制御装置を提供するこ
とを目的とする。
上記問題点を解決し、本発明の目的を達成するために、
本発明は、制御対象機器の状態情報、制御情報を授受す
る制御子局と、計測対象の計測信号を収集する計測子局
と、前記各子局からの各情報に基づいて制御信号を出力
するプログラマブルコントローラおよびこのプログラマ
ブルコントローラと前記各子局との間の各情報の授受を
行うインタフェースを有する親局と、を備え、前記各子
局とインタフェース間がシリアル信号伝送回線で結ばれ
、当該シリアル信号伝送回線に計測情報伝送装置を介し
て計測情報処理装置が接続されている計ｆｉ１９制御装
置において、 前記プログラマブルコントローラとインタフェースとの
間に、前記プログラマブルコントローラ内に設定された
前記各子局との間の情報の授受に必要なシーケンスプロ
グラムと同一のシーケンスプログラムを有するデータ転
送用付加ユニットを接続したことを特徴とするものであ
る。
本発明は、制御対象機器の状態情報、制御情報を授受す
る制御子局と、計測対象の計測信号を収集する計測子局
と、前記各子局からの各情報に基づいて制御信号を出力
するプログラマブルコントローラおよびこのプログラマ
ブルコントローラと前記各子局との間の各情報の授受を
行うインタフェースを有する親局と、を備え、前記各子
局とインタフェース間がシリアル信号伝送回線で結ばれ
、当該シリアル信号伝送回線に計測情報伝送装置を介し
て計測情報処理装置が接続されている計ｆｉ１９制御装
置において、 前記プログラマブルコントローラとインタフェースとの
間に、前記プログラマブルコントローラ内に設定された
前記各子局との間の情報の授受に必要なシーケンスプロ
グラムと同一のシーケンスプログラムを有するデータ転
送用付加ユニットを接続したことを特徴とするものであ
る。
上記本発明の構成によれば、プログラマブルコントロー
ラとインタフェースとの間に、前記プログラマブルコン
トローラ内に設定された前記各子局との間の情報の授受
に必要なシーケンスプログラムと同一のシーケンスプロ
グラムを有するデータ転送用付加ユニットを接続したこ
とにより、プログラマブルコントローラ内に書込まれて
いるプログラムを上記データ転送用付加ユニット内に書
込むことにより、プログラマブルコントローラに代えて
データ転送を制御することができ、プログラマブルコン
トローラは上記データ転送付加ユニットに起動をかけ、
一連の処理が終了した報告を受けるだけとなり、プログ
ラマブルコントローラの負担を軽減することができ、改
造を行うことな〈従来の装置を使用してデータ転送を行
うことができる。
ラとインタフェースとの間に、前記プログラマブルコン
トローラ内に設定された前記各子局との間の情報の授受
に必要なシーケンスプログラムと同一のシーケンスプロ
グラムを有するデータ転送用付加ユニットを接続したこ
とにより、プログラマブルコントローラ内に書込まれて
いるプログラムを上記データ転送用付加ユニット内に書
込むことにより、プログラマブルコントローラに代えて
データ転送を制御することができ、プログラマブルコン
トローラは上記データ転送付加ユニットに起動をかけ、
一連の処理が終了した報告を受けるだけとなり、プログ
ラマブルコントローラの負担を軽減することができ、改
造を行うことな〈従来の装置を使用してデータ転送を行
うことができる。
次に１本発明に係る実施例を図面に基づいて説明する。
第１図に本発明に係る計ｄｌす制御装置の構成を示す。
この第１図に示す実施例において、第３図に示す従来装
置と異なる点は１） Ｃ１０と親局Ｉ／ｒ♂１１との間
にデータ転送用付加ユニト１００が介在されている点で
ある。その他の構成は第３図の従来装置と同じであるの
でその詳細な説明は省略し、要部について以下に述入る
。
置と異なる点は１） Ｃ１０と親局Ｉ／ｒ♂１１との間
にデータ転送用付加ユニト１００が介在されている点で
ある。その他の構成は第３図の従来装置と同じであるの
でその詳細な説明は省略し、要部について以下に述入る
。
第１０図にその要部の詳細を示す、ＰＣＩＯにおいて、
２８はＣＰＵ、２９はモニタ部、３０はプログラム領域
（ＲＡＭ部）、３２は内部レジスタ、内部リレー等のメ
モリ領域（ＲＡＭ部）、３１はＰＣの入出カニニット用
バス１２−１用ｒ／Ｆを示す。２６．２７は通常の接点
レベル用入出カニニットを示す。親局Ｉ／Ｆｉｌにおい
て、３３は入出カニニットバス用のＩ／Ｆ、３４はＣＰ
Ｕ、３５は動作設定（入出力点数等）用デジ５Ｗ３６、
ディップ５Ｗ３７用Ｉ／Ｆ、３８はＲＯＭ、ＲＡＭのメ
モリ部、３９は入出力信号をシリアル化し、Ｒ５−４２
２（シリアルバス規格）の信号レベルに変換するＰ／Ｓ
変換部、４０は信号線接続ターミナルを示し、このター
ミナルを介して計測子局１４−１〜１４−Ｎに接続され
る。
２８はＣＰＵ、２９はモニタ部、３０はプログラム領域
（ＲＡＭ部）、３２は内部レジスタ、内部リレー等のメ
モリ領域（ＲＡＭ部）、３１はＰＣの入出カニニット用
バス１２−１用ｒ／Ｆを示す。２６．２７は通常の接点
レベル用入出カニニットを示す。親局Ｉ／Ｆｉｌにおい
て、３３は入出カニニットバス用のＩ／Ｆ、３４はＣＰ
Ｕ、３５は動作設定（入出力点数等）用デジ５Ｗ３６、
ディップ５Ｗ３７用Ｉ／Ｆ、３８はＲＯＭ、ＲＡＭのメ
モリ部、３９は入出力信号をシリアル化し、Ｒ５−４２
２（シリアルバス規格）の信号レベルに変換するＰ／Ｓ
変換部、４０は信号線接続ターミナルを示し、このター
ミナルを介して計測子局１４−１〜１４−Ｎに接続され
る。
データ転送付加ユニット４において、１０１は入出カニ
ニットバス１２−１からデータを入出力するＩ／Ｆ、１
０２はＣＰＵ、１０３はＲＯＭ。
ニットバス１２−１からデータを入出力するＩ／Ｆ、１
０２はＣＰＵ、１０３はＲＯＭ。
ＲＡＭのメモリ部、１０４は本装置の動作設定（デジ５
ＷＩ０４、ディップ５ＷＩＯ５）用Ｉ／Ｆ、１０６は′
ＰＡ局１／Ｆ５を接続し、入出力データの送受信を可能
にする入出力、ユニットバス１２−２ （これは入出カ
ニニットバス１２−１とハード的には同一使用である。
ＷＩ０４、ディップ５ＷＩＯ５）用Ｉ／Ｆ、１０６は′
ＰＡ局１／Ｆ５を接続し、入出力データの送受信を可能
にする入出力、ユニットバス１２−２ （これは入出カ
ニニットバス１２−１とハード的には同一使用である。
）用ドライバ、レシーバ部を示す。
次に、動作を説明する。第１図および第１０図に示した
本発明に係る計測制御装置において、親局側と各子局１
３−１〜１３−Ｎ、１４−１〜１４−Ｎとの間で情報の
授受を行う場合、まず、データ転送付加ユニット１００
に大してＰＣＩＯからデータを書込む必要がある。その
データはＰＣＩＯ内のデータレジスタ領域３２内に書か
れている内容である。このデータ転送時の信号フォーマ
ットを第１１図に示す。第１１図において、ＰＳはパケ
ットサイズ、ＡＤはアドレス、Ｄｏ〜ＤＮはデータ、Ｃ
８はチェックサ１１を示している。
本発明に係る計測制御装置において、親局側と各子局１
３−１〜１３−Ｎ、１４−１〜１４−Ｎとの間で情報の
授受を行う場合、まず、データ転送付加ユニット１００
に大してＰＣＩＯからデータを書込む必要がある。その
データはＰＣＩＯ内のデータレジスタ領域３２内に書か
れている内容である。このデータ転送時の信号フォーマ
ットを第１１図に示す。第１１図において、ＰＳはパケ
ットサイズ、ＡＤはアドレス、Ｄｏ〜ＤＮはデータ、Ｃ
８はチェックサ１１を示している。
このデータ転送は第１２図のフローに示す手順で行なわ
れる。
れる。
第１３図はＰＣ：１０のデータレジスタ領域３２とデー
タ転送付加ユニット１００のメモリ部１０７どの間のデ
ータ転送の状態を模式的に示したものである。この第１
３図において、○００１゜ΔΔΔ１はデータ転送を行う
場合の入出力アドレスを示している。アドレスｏｏｏｏ
およびΔΔΔＯは親局Ｉ／Ｆｉｌを介して計測子局１４
−１〜１４−Ｎとの間でデータ通信を行う場合に用いら
れるように設定された入出力制御ボート、アドレス００
０１および△ΔΔ１はデータの入出力用のボートを示す
。入出力制御ボートアドレスｏｏｏｏおよび△ΔΔ０に
おけるａ、ｂ、ｃ、、・・・ｈ、Ａ、Ｂ、Ｃ，・・・Ｈ
はそれぞれビット単位で有意情報をもつものとする。
タ転送付加ユニット１００のメモリ部１０７どの間のデ
ータ転送の状態を模式的に示したものである。この第１
３図において、○００１゜ΔΔΔ１はデータ転送を行う
場合の入出力アドレスを示している。アドレスｏｏｏｏ
およびΔΔΔＯは親局Ｉ／Ｆｉｌを介して計測子局１４
−１〜１４−Ｎとの間でデータ通信を行う場合に用いら
れるように設定された入出力制御ボート、アドレス００
０１および△ΔΔ１はデータの入出力用のボートを示す
。入出力制御ボートアドレスｏｏｏｏおよび△ΔΔ０に
おけるａ、ｂ、ｃ、、・・・ｈ、Ａ、Ｂ、Ｃ，・・・Ｈ
はそれぞれビット単位で有意情報をもつものとする。
さて、計測子局１４−１〜１４−Ｎに、データレジスタ
領域３２（アドレス×××１〜ｘｘｘＮ）に書かれてい
るデータを送出しようとしたとき。
領域３２（アドレス×××１〜ｘｘｘＮ）に書かれてい
るデータを送出しようとしたとき。
親局Ｉ／Ｆｉｌが直接、入出カニニットバス１２−１に
取付けられていた場合（従来型）ＰＣＩＯ内に必要なシ
ーケンスプログラムは第９図に示す処理手続を繰返すこ
とが必要となることは先に述べた通りである。第１図に
示す構成の場合、データレジスタ領域３２内のデータＮ
バイトを計測子局１１と同じデータ用出力ポードアドレ
スΔΔΔ１を介し、データ転送付加ユニット１００内の
メモリ部１０７のアドレスロロロ１〜ロロロＮに転送で
きる。このときの入出カニニットバス１２−１の信号タ
イミングを第１４図に示す。
取付けられていた場合（従来型）ＰＣＩＯ内に必要なシ
ーケンスプログラムは第９図に示す処理手続を繰返すこ
とが必要となることは先に述べた通りである。第１図に
示す構成の場合、データレジスタ領域３２内のデータＮ
バイトを計測子局１１と同じデータ用出力ポードアドレ
スΔΔΔ１を介し、データ転送付加ユニット１００内の
メモリ部１０７のアドレスロロロ１〜ロロロＮに転送で
きる。このときの入出カニニットバス１２−１の信号タ
イミングを第１４図に示す。
上記のようにして、計測子局１１に転送したいデータ
（Ｎバイト）を計測子Ｐ：Ｊ１４ １〜１４−Ｎと同じ
データ出力ボートのアドレスΔΔΔ１を指定する事によ
り、データ転送付加ユニット１００内に取り込むように
する。データ転送付加ユニット１００のメモリ部１０７
に取り込まれたデータは、第１１図に示すオーバヘッド
部ＰＳ（パケットサイズ）、ＡＤ（接続される計測子局
１４−１〜１４−Ｎのアドレスを示す）、ＣＳ（データ
チェックサム）が付加され、第７図に示すタイミングで
計測子局１４−１〜１４−Ｎにデータが渡される。第７
図中、ＩＮＢ、ＩＮＣはデータ転送付加ユニット１００
からデータを送出する場合の制御信号で、アドレスはΔ
△△０で、Ｉ／Ｆ用出力出力ボート１４６ （第１３図
）を用いる。０ＵＴａ、０ＵＴｃ、０ＵＴｆは計測子局
１４−１〜１４−Ｎからの応答信号を示す。上記手順を
実行し、計８１１１子局１４−１〜１４−Ｎにデータ転
送ユニット１００のメモリ部１０７内のデータ送出を完
了した時点で入出カニニットバス１２−１を開始ＰＣＩ
Ｏにデータ送出完了を通知しくアドレス０００１のデー
タＤ。ビット）、−連の動作を終了する。
（Ｎバイト）を計測子Ｐ：Ｊ１４ １〜１４−Ｎと同じ
データ出力ボートのアドレスΔΔΔ１を指定する事によ
り、データ転送付加ユニット１００内に取り込むように
する。データ転送付加ユニット１００のメモリ部１０７
に取り込まれたデータは、第１１図に示すオーバヘッド
部ＰＳ（パケットサイズ）、ＡＤ（接続される計測子局
１４−１〜１４−Ｎのアドレスを示す）、ＣＳ（データ
チェックサム）が付加され、第７図に示すタイミングで
計測子局１４−１〜１４−Ｎにデータが渡される。第７
図中、ＩＮＢ、ＩＮＣはデータ転送付加ユニット１００
からデータを送出する場合の制御信号で、アドレスはΔ
△△０で、Ｉ／Ｆ用出力出力ボート１４６ （第１３図
）を用いる。０ＵＴａ、０ＵＴｃ、０ＵＴｆは計測子局
１４−１〜１４−Ｎからの応答信号を示す。上記手順を
実行し、計８１１１子局１４−１〜１４−Ｎにデータ転
送ユニット１００のメモリ部１０７内のデータ送出を完
了した時点で入出カニニットバス１２−１を開始ＰＣＩ
Ｏにデータ送出完了を通知しくアドレス０００１のデー
タＤ。ビット）、−連の動作を終了する。
第１５図、第８図は計測子局１４−１〜１４−Ｎから親
局Ｉ／Ｆｉｌを介し、データ転送ユニット１００にデー
タを送り、また、データ転送ユニット１００からＰＣＩ
Ｏに送る場合の手順を記述したものである。
局Ｉ／Ｆｉｌを介し、データ転送ユニット１００にデー
タを送り、また、データ転送ユニット１００からＰＣＩ
Ｏに送る場合の手順を記述したものである。
以上述べた通り、本発明によれば、データ転送付加ユニ
ットを接続したことにより、ＰＣで行う一連のシーケン
スプログラムの処理をこのデータ転送付加ユニットが代
行して行うため、ＰＣのハードウェアおよびソフトウェ
アを改造することなく、従来の装置を使用してデータ転
送を行うことができる。
ットを接続したことにより、ＰＣで行う一連のシーケン
スプログラムの処理をこのデータ転送付加ユニットが代
行して行うため、ＰＣのハードウェアおよびソフトウェ
アを改造することなく、従来の装置を使用してデータ転
送を行うことができる。
第１図は本発明に係る実施例を示すブロック図、第２図
は従来の装置を示すブロック図、第３図は他の従来装置
を示すブロック図、第４図は子局のハードウェア構成を
示すブロック図、第５図はデータ通信用に割当てられる
入出力信号の例を示す説明図、第６図はデータ通信に用
いられる信号フォーマットの例を示す説明図、第７図は
親局側から子局側への制御信号の送信タイミングおよび
その応答信号のタイミングを示すタイミングチャート、
第８図は子局側から親局側への計測データの送信タイミ
ングおよびその応答信号のタイミングを示すタイミング
チャート、第９図は他の従来装置におけるシーケンスの
歩進の手順を示すフローチャート、第１０図は本発明に
係る実施例の要部の詳細を示すブロック図、第１１図は
転送データの信号フォーマットを示す説明図、第１２図
はＰＣ内のデータをデータ転送付加ユニットに転送する
場合の手順を示すフローチャート、第１３図はＰＣのデ
ータレジスタ領域とデータ転送付加ユニットのメモリ部
との間のデータ転送を模式的に示す説明図、第１４図、
第１５図はデータ転送時の信号タイミングを示すタイム
チャートである。 １０・・・プログラマブルコントローラ（ｐｃ）。 １１・・・親局Ｉ／Ｆ回路、 １２・・・伝送回線、 １３−１〜１３−Ｎ・・・制御子局。 １４−１〜１４−Ｎ・・・計測子局、 １６・・・プロトコル変換器、 １７・・・データ処理装置、 １００・・・データ転送付加ユニット。 １０７・・・メモリ部、 ３７・・・データレジスタ領域。
は従来の装置を示すブロック図、第３図は他の従来装置
を示すブロック図、第４図は子局のハードウェア構成を
示すブロック図、第５図はデータ通信用に割当てられる
入出力信号の例を示す説明図、第６図はデータ通信に用
いられる信号フォーマットの例を示す説明図、第７図は
親局側から子局側への制御信号の送信タイミングおよび
その応答信号のタイミングを示すタイミングチャート、
第８図は子局側から親局側への計測データの送信タイミ
ングおよびその応答信号のタイミングを示すタイミング
チャート、第９図は他の従来装置におけるシーケンスの
歩進の手順を示すフローチャート、第１０図は本発明に
係る実施例の要部の詳細を示すブロック図、第１１図は
転送データの信号フォーマットを示す説明図、第１２図
はＰＣ内のデータをデータ転送付加ユニットに転送する
場合の手順を示すフローチャート、第１３図はＰＣのデ
ータレジスタ領域とデータ転送付加ユニットのメモリ部
との間のデータ転送を模式的に示す説明図、第１４図、
第１５図はデータ転送時の信号タイミングを示すタイム
チャートである。 １０・・・プログラマブルコントローラ（ｐｃ）。 １１・・・親局Ｉ／Ｆ回路、 １２・・・伝送回線、 １３−１〜１３−Ｎ・・・制御子局。 １４−１〜１４−Ｎ・・・計測子局、 １６・・・プロトコル変換器、 １７・・・データ処理装置、 １００・・・データ転送付加ユニット。 １０７・・・メモリ部、 ３７・・・データレジスタ領域。
Claims (1)
- （１）制御対象機器の状態情報、制御情報を授受する制
御子局と、計測対象の計測信号を収集する計測子局と、
前記各子局からの各情報に基づいて制御信号を出力する
プログラマブルコントローラおよびこのプログラマブル
コントローラと前記各子局との間の各情報の授受を行う
インタフェースを有する親局と、を備え、前記各子局と
インタフェース間がシリアル信号伝送回線で結ばれ、当
該シリアル信号伝送回線に計測情報伝送装置を介して計
測情報処理装置が接続されている計測制御装置において
、 前記プログラマブルコントローラとインタフェースとの
間に、前記プログラマブルコントローラ内に設定された
前記各子局との間の情報の授受に必要なシーケンスプロ
グラムと同一のシーケンスプログラムを有するデータ転
送用付加ユニットを接続したことを特徴とする計測制御
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22462086A JPS6379103A (ja) | 1986-09-22 | 1986-09-22 | 計測制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22462086A JPS6379103A (ja) | 1986-09-22 | 1986-09-22 | 計測制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6379103A true JPS6379103A (ja) | 1988-04-09 |
Family
ID=16816561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22462086A Pending JPS6379103A (ja) | 1986-09-22 | 1986-09-22 | 計測制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6379103A (ja) |
-
1986
- 1986-09-22 JP JP22462086A patent/JPS6379103A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113849436A (zh) | 一种兼容多种串行协议的can数据转换芯片和方法 | |
| JP7547805B2 (ja) | 計測システム、計測装置、計測システムの制御方法および計測システムの制御プログラム | |
| CN116633968A (zh) | 一种基于fpga的工业控制系统及方法 | |
| CN103227784B (zh) | 用在多参数食品安全快速检测仪上的通用外设接口系统 | |
| CN117992381A (zh) | 一种基于fpga的数据收发方法及ip核 | |
| CN211149270U (zh) | 调试电路 | |
| JPS6379102A (ja) | 計測制御装置 | |
| CN107942913A (zh) | 一种多通道振动态参数采集控制时序装置 | |
| JP2687548B2 (ja) | 信号中継装置 | |
| JPH0522329A (ja) | 信号伝送障害の特定方法 | |
| CN204423035U (zh) | 一种dt-cm128总线采集监控装置 | |
| JPS62216452A (ja) | 直列伝送装置 | |
| JPH11103307A (ja) | トリガ機能を持つ伝送システム及びその入出力信号の時間間隔測定方法 | |
| JPS6076840A (ja) | 状態変化情報伝送方式 | |
| JPS63314939A (ja) | データ伝送システムにおける異常検出方法 | |
| JPS61227451A (ja) | シリアルデ−タ通信制御用集積回路 | |
| JPS63117530A (ja) | 伝送装置 | |
| JPH01209562A (ja) | マルチｃｐｕシステム | |
| JPS6028459B2 (ja) | デ−タ伝送方式 | |
| JPH0329533A (ja) | 伝送用ｉｃ | |
| JP2001024639A (ja) | ブロードキャスト通信試験方式 | |
| JPH051505B2 (ja) | ||
| JPH04241052A (ja) | 監視制御データ通信方式 | |
| JPS62243441A (ja) | デ−タ受信制御装置 | |
| JPH01246941A (ja) | コンピュータ・データ通信制御方式 |