JPH051505B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は中央処理装置から同一機能を有する
演算装置の各々に演算実行指令を与えて、演算す
べきデータを転送処理する並列演算処理装置に関
する。

〔従来の技術〕

第４図は例えば特開昭57−143670号公報に示さ
れた従来の並列演算処理装置を示すブロツク接続
図であり、図において、１は中央処理装置、２は
共通制御装置、３ａ，３ｂは同一機能を持つた演
算装置、１０１は中央処理装置１と共通制御装置
２とを結ぶデータバス、１０２は中央処理装置１
と共通制御装置２との間の制御線、１０３，１０
４はそれぞれ共通制御装置２が演算装置３ａ，３
ｂを選択したことを伝えるための選択線、１０
５，１０６はそれぞれ演算装置３ａ，３ｂの状態
を共通制御装置２に伝えるための状態表示線、１
０７は共通制御装置２と演算装置３ａ，３ｂとを
結ぶデータバスである。

次に動作について説明する。

まず、中央処理装置１は演算装置３ａ，３ｂで
処理すべきデータと、このデータの送出を指示し
た指令とを、データバス１０１と制御線１０２を
介して共通制御装置２に転送する。共通制御装置
２は中央処理装置１から指令が送られて来るたび
に、状態表示線１０５，１０６から送られてくる
各演算装置３ａ，３ｂの状態報告を参照して、演
算動作中でなく、かつ演算結果の出力要求を出し
ていない演算装置を選択線１０３，１０４を介し
て、演算装置３ａ，３ｂ中から１台選択する。い
ま、演算装置３ａが選択されたとすれば、共通制
御装置２はデータバス１０７を介して演算装置３
ａにデータを転送し、演算の実行を指示する。そ
れにより、演算装置３ａは状態表示線１０５を介
して、共通制御装置２に演算動作中のステータス
を報告後、演算を開始する。演算終了後、演算装
置３ａは状態表示線１０５を介して共通制御装置
２に対して前に送つた演算動作中のステータスを
解除し、次の指令の受付けを可能にする。

中央処理装置１は全ての演算データの転送を終
了した場合か、あるいは演算装置３ａ及び３ｂか
ら演算結果の出力要求が出された場合に、演算結
果を読み出す演算装置番号を指定した指令を、共
通制御装置２にデータバス１０１と制御線１０２
を介して転送する。共通制御装置２は指定された
演算装置３ａ，３ｂの一つを選択して、該演算装
置にデータバス１０７を介して読出しを指示す
る。なお、この時、状態表示線を介して、該演算
装置が動作中であると報告を受けた場合には、共
通制御装置２は、演算動作中が解除するまで選択
動作を待ち合わせる。

〔発明が解決しようとする問題点〕

従来の並列演算処理装置は以上の様に構成され
ているので、共通制御装置２において、全ての演
算装置３ａ，３ｂの状態を監視・制御する必要が
あり、演算装置３ａ，３ｂの数が多くなれば、制
御の機構が複雑になるとともに、中央処理装置１
と演算装置３ａ，３ｂとの間に共通制御装置２が
介在されるため、オーバヘツドが生じる。さらに
演算装置３ａ，３ｂから演算結果を出力する際に
は、中央処理装置１で演算装置３ａ，３ｂの番号
を指定する必要があるため、全体の性能が十分に
高速化できないという問題点があつた。

この発明は上記の様な問題点を解消するために
なされたもので、並列接続された各演算装置が互
いの状態を監視し、中央処理装置から出された演
算要求に対して、応答を返す演算装置を、演算装
置間で決定するとともに、演算結果を中央処理装
置に返送する際も、中央処理装置で多くの手続き
を必要とすることなく、データの供給を受けた演
算装置の順に演算結果を出力する並列演算処理装
置を得ることを目的とする。

〔問題点を解決するための手段〕

この発明にかかる並列演算処理装置は、中央処
理装置からの演算要求に対し、各演算装置内に設
けられた応答判定用の入出力制御回路が、その要
求を受け付けて演算装置が応答するか否かを、こ
れらの各演算装置自身の状態、遊休状態にある他
の演算装置とのあらかじめ設定した装置番号の比
較およびデータバスの使用状況にもとづいて判定
し、この応答判定の後、応答を返した演算装置の
上記装置番号を、上記中央処理装置に設けたフア
ーストイン／フアーストアウトメモリに格納する
ように構成したものである。

〔作用〕

この発明における応答判定用の入出力回路は、
演算装置が遊休状態にあり、その演算装置より優
先度の高い装置番号を持つ他の演算装置が遊休状
態にないこと、中央処理装置から演算結果出力許
可信号が出力されていないこと、他の演算装置が
応答信号を出力していないことを条件として、指
定の演算装置から応答信号を出力するとともに、
フアーストイン／フアーストアウトメモリは上記
応答信号があつたとき、この応答信号を発した演
算装置の装置番号を格納し、この格納した装置番
号とデータ送信時の演算装置の装置番号との比較
結果を用いて、出力要求信号を形成するように作
用する。

〔実施例〕

以下、この発明の一実施例を図について説明す
る。第１図において、１は制御用の中央処理装
置、３ａ，３ｂ，３ｃ，３ｄは同一機能を有する
演算装置、４ａ，４ｂ，４ｃ，４ｄは演算装置３
ａ〜３ｄの入出力制御装置、５は中央処理装置１
内に設けたフアーストイン／フアーストアウトメ
モリ、１０１はデータバス、１０２は制御線であ
る。制御線１０２は各演算装置３ａ〜３ｄで共通
である。

第２図に第１図の入出力制御装置４ａ〜４ｄの
中の入力制御部の具体的な実施例を示す。１０，
１１は演算装置の実装位置により固定的に定めら
れる装置番号を示すラベル信号、１２はデコー
ダ、１３は演算装置の遊休状態を示す入力レデイ
信号で、デコーダ１２のイネーブル信号となつて
いる。１４，１５，１６，１７はラベル信号をデ
コードしたデコード信号、１８，１９，２０，２
１はそれぞれ各演算装置のラベル信号をデコード
したデコード信号１４〜１７をワイヤードAND
で接続した状態表示線、２２，２３，２４は状態
表示線１８〜２１の上位３ビツトをフイードバツ
クした信号、２５は制御用中央処理装置から出さ
れる演算要求信号、２６は状態判定回路で、演算
要求信号に対する応答信号２７を出力する。２８
は第１のタイミング信号、２９は第２のタイミン
グ信号、３０は応答信号２７を第２のタイミング
信号２９でサンプリングした信号、３１は制御用
の中央処理装置１から出される演算結果出力許可
信号である。

第３図は第１図の入出力制御装置３ａ〜３ｄの
中の出力制御部の回路図であり、４１，４２は制
御用中央処理装置１の中のフアーストイン／フア
ーストアウトメモリ５の出力信号、４３は第２図
のラベル信号１０，１１とフアーストイン／フア
ーストアウトメモリ５の出力信号４１，４２を比
較する比較器、４４は演算装置が演算結果出力可
能状態である事を示す出力レデイ信号、４５は制
御用中央処理装置１に対する演算結果の出力要求
信号、４６はデータバス出力バツフア制御信号で
ある。

次に動作について説明する。

いま、演算装置３ａ〜３ｄは４台であるから、
演算装置３ａ〜３ｄのラベル信号（装置番号の信
号）１０，１１を“０”，“１”，“２”，“３”の値
に割りふる。この値は固定である。ここで、装置
番号が例えば“２”の位置に実装された演算装置
が遊休状態にあるときは、入力レデイ信号１３は
有意で、ラベル信号１０，１１をデコード信号１
４〜１７の内のデコード信号１６だけが有意とな
り、以下は無意である。また、該演算装置が演算
中の場合には、入力レデイ信号１３が無意とな
り、デコーダ１２はデイセーブルとなつて、デコ
ード信号１４〜１７は全て無意となる。従つて、
デコード信号１４〜１７はそれぞれ各演算装置３
ａ〜３ｄが遊休状態か否かを示している。制御用
中央処理装置１から演算要求信号２５が入つて来
た時に、ラベルがこの位置に実装された演算装置
から応答信号２７が第１のタイミング信号２８に
同期して出力される条件は、以下の通りとなる。

すなわち、 該演算装置が遊休状態にあること、 該演算装置よりも小さいラベル（装置番号）
を持つ演算装置が遊休状態にないこと、 制御用中央処理装置１から演算結果出力許可
信号３１が出されていないこと、 他の演算装置が応答信号２７を出していない
こと、 である。

制御用中央処理装置１はいずれかの演算装置か
ら応答信号が返つてきた場合に、データバス１０
１に演算指令と演算データを送出する。これらの
演算データは応答信号２７を発信した演算装置の
みが受信可能であり、該演算装置はこれらの演算
データを取り込むと同時に、自ラベルを制御用中
央処理装置１内のフアーストイン／フアーストア
ウトメモリ５に格納すべく送出する。演算データ
の受信を完了した演算装置は入力レデイ信号１３
を無意とし、応答信号を消した後、演算を開始す
る。以上が演算装置のデータ受信動作である。次
に、第３図を参照しながらデータ送信動作につい
て説明する。演算を終了した演算装置は、出力レ
デイ信号４４を有意とする。このとき、該演算装
置のラベル信号１０，１１とフアーストイン／フ
アーストアウトメモリ５の出力信号４１，４２と
が一致した場合に、比較器４３の出力が有意とな
つて、制御用中央処理装置に対して出力要求信号
４５が出される。制御用中央処理装置１は出力要
求信号４５を受けると、その時に行つているデー
タ送信完了後に出力許可信号３１を出し、演算装
置から演算結果を入力した後、フアーストイン／
フアーストアウトメモリ５の読み出しアドレスを
１つ進める。出力要求信号３５を出していた演算
装置では、出力許可信号３１によりデータバスの
出力バツフアを開け、演算結果をデータバス１０
１に出力する。演算装置が演算結果を出力できる
条件は、以下の通りである。

すなわち、 出力レデイの状態にあること、 制御用中央処理装置１内フアーストイン／フ
アーストアウトメモリ５の出力信号４１，４２
と自ラベル１０，１１が一致すること、 制御用中央処理装置１から出力許可信号３１
が出されていること、 である。

〔発明の効果〕

以上のように、この発明によれば応答判定用の
入出力回路は、演算装置が遊休状態にあり、かつ
その演算装置より例えば小さい装置番号を持つ他
の演算装置が遊休状態にないこと、中央処理装置
から演算結果出力許可信号が出力されていないこ
と、他の演算装置が応答信号を出力していないこ
とを条件として、指定の演算装置から応答信号を
出力するとともに、フアーストイン／フアースト
アウトメモリは上記応答信号があつたとき、この
応答信号を発した演算装置の装置番号を格納し、
この格納した装置番号とデータ送信時の演算装置
の装置番号との比較結果を用いて、出力要求信号
を形成するように構成したので、演算装置間で応
答できる１つの演算装置を決定でき、また、中央
処理装置で多くの手続きを必要とせずに、演算結
果の出力順序が決定できるため、効率的に演算装
置を使用することが可能となり、中央処理装置の
負荷も軽減し、結果として処理の高速化が図れる
ものが得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による並列演算処
理装置のブロツク接続図、第２図は入出力制御装
置の入力制御部のブロツク接続図、第３図は同じ
く出力制御部のブロツク接続図、第４図は従来の
並列演算処理装置のブロツク接続図である。 図において、１は中央処理装置、２は共通制御
装置、３ａ〜３ｄは演算装置、４は演算装置内の
入出力制御装置、５はフアーストイン／フアース
トアウトメモリ、２６は状態判定回路。なお、図
中、同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. １ 制御用の中央処理装置から同一機能を持つた
   複数の演算装置の各々に演算実行指令を与えて演
   算すべきデータを転送処理する並列演算処理装置
   において、上記中央処理装置からの演算要求に対
   し、この演算要求を受け付けて応答を返すか否か
   を、上記各演算装置がそれ自身の状態、遊休状態
   にある他の演算装置とのあらかじめ設定されてい
   る装置番号の比較、およびデータバスの使用状況
   にもとづき判定する、上記各演算装置内に設けら
   れた応答判定用の入出力制御回路と、この応答判
   定の後応答を返した上記演算装置の装置番号を格
   納する、上記中央処理装置に設けられたフアース
   トイン／フアーストアウトメモリとを有すること
   を特徴とする並列演算処理装置。