JPS637954B2 - - Google Patents
Info
- Publication number
- JPS637954B2 JPS637954B2 JP54028979A JP2897979A JPS637954B2 JP S637954 B2 JPS637954 B2 JP S637954B2 JP 54028979 A JP54028979 A JP 54028979A JP 2897979 A JP2897979 A JP 2897979A JP S637954 B2 JPS637954 B2 JP S637954B2
- Authority
- JP
- Japan
- Prior art keywords
- thermal head
- energization time
- counter
- nio
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/35—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads providing current or voltage to the thermal head
Landscapes
- Electronic Switches (AREA)
- Facsimile Heads (AREA)
Description
【発明の詳細な説明】
本発明は個々のサーマルヘツド毎に最適な印字
エネルギーを与えるよう通電時間をあらかじめ設
定することができるサーマルヘツドユニツトに関
する。
エネルギーを与えるよう通電時間をあらかじめ設
定することができるサーマルヘツドユニツトに関
する。
従来、フアクシミリの一記録方式として感熱記
録がある。この感熱記録に用いられるサーマルヘ
ツドには多数の微少な発熱抵抗体が一列に配列さ
れており、記録画像信号に応じて各発熱抵抗体を
選択通電し、発熱させ感熱記録紙に記録する。こ
の場合、記録密度を高めるために発熱抵抗体は出
来る限り小さく、且つその間隔も狭いものが望ま
れる。そのためにサーマルヘツドは蒸着法などを
用いてその発熱抵抗体を形成するが、蒸着金属の
濃度制御が困難な為に各サーマルヘツド毎の発熱
抵抗体の抵抗値が異なり、このため各ヘツド毎に
発色濃度が異なるという問題を生じている。従来
はこれに対しサーマルヘツドの発熱抵抗体の抵抗
値に最適なエネルギーが供給出来る様に電源電圧
を調整していた。しかしながらフアクシミリ機器
に組み込まれたサーマルヘツドを何らかの理由に
より交換する場合、交換するサーマルヘツドの抵
抗値を調べ、その抵抗値に最適な電源電圧に調整
することは困難であり、実際には印字させてみて
適当な発色濃度になるように電圧を調整する事が
行なわれている。この様な方法では抵抗値に最適
なエネルギーが必ずしも印加されず、上記電圧等
の調整のバラツキによりヘツドの寿命を著るしく
短くしたり、発色濃度が十分に得られないなどの
問題があつた。
録がある。この感熱記録に用いられるサーマルヘ
ツドには多数の微少な発熱抵抗体が一列に配列さ
れており、記録画像信号に応じて各発熱抵抗体を
選択通電し、発熱させ感熱記録紙に記録する。こ
の場合、記録密度を高めるために発熱抵抗体は出
来る限り小さく、且つその間隔も狭いものが望ま
れる。そのためにサーマルヘツドは蒸着法などを
用いてその発熱抵抗体を形成するが、蒸着金属の
濃度制御が困難な為に各サーマルヘツド毎の発熱
抵抗体の抵抗値が異なり、このため各ヘツド毎に
発色濃度が異なるという問題を生じている。従来
はこれに対しサーマルヘツドの発熱抵抗体の抵抗
値に最適なエネルギーが供給出来る様に電源電圧
を調整していた。しかしながらフアクシミリ機器
に組み込まれたサーマルヘツドを何らかの理由に
より交換する場合、交換するサーマルヘツドの抵
抗値を調べ、その抵抗値に最適な電源電圧に調整
することは困難であり、実際には印字させてみて
適当な発色濃度になるように電圧を調整する事が
行なわれている。この様な方法では抵抗値に最適
なエネルギーが必ずしも印加されず、上記電圧等
の調整のバラツキによりヘツドの寿命を著るしく
短くしたり、発色濃度が十分に得られないなどの
問題があつた。
本発明は上記問題点に鑑み、サーマルヘツドと
サーマルヘツドの発熱抵抗体への通電時間を制御
する回路を一体化し、各サーマルヘツドに対しあ
らかじめ最適な通電時間をセツトしておくように
したものであり、ヘツドの交換を無調整で行うこ
とができるサーマルヘツドユニツトを提供するこ
とを目的とする。
サーマルヘツドの発熱抵抗体への通電時間を制御
する回路を一体化し、各サーマルヘツドに対しあ
らかじめ最適な通電時間をセツトしておくように
したものであり、ヘツドの交換を無調整で行うこ
とができるサーマルヘツドユニツトを提供するこ
とを目的とする。
以下、本発明について図面とともに詳細に説明
する。
する。
第１図は本発明の一実施例を示すブロツク図で
あり、１はサーマルヘツド、２は共通電極側ドラ
イバ、３は画信号電極側ドライバである。サーマ
ルヘツド１はＮ個（本実施例においては32個）の
発熱抵抗体４を１ブロツクとするＭブロツク（本
実施例においては24ブロツク）の発熱抵抗体４を
有しており、各々の発熱抵抗体４には逆流防止用
素子５が接続されている。共通電極側ドライバ２
は、32個の発熱抵抗体４からなる１ブロツク毎に
ドライブする、24個の共通側ドライバ部６と、こ
の24個の共通側ドライバ部６を３ビツトバイナリ
信号AD０〜AD２及びチツプセレクト信号CS０
〜CS２により選択する３個の３ビツトバイナリ
デコーダ７とからなる。一方画信号電極側ドライ
バ３において、１ブロツク内の発熱抵抗体４をド
ライブする32個の画信号ドライバ部８が設けら
れ、第１図に示すように各ブロツクの第１番めの
発熱抵抗体４が共通に第１の画信号ドライブ部８
に接続され、以下同様に各ブロツクの第Ｎ番めの
発熱抵抗体４が共通に第Ｎ番めの画像ドライブ部
に接続されている。また画信号ドライバ部８を画
信号PIXに応じて選択ドライブする４個のラツチ
付８ビツトシフトレジスタ９が設けられている。
１０はサーマルヘツドへの通電時間を制御するパ
ルス幅制御回路であり、第２図に詳細な構成を示
す。
あり、１はサーマルヘツド、２は共通電極側ドラ
イバ、３は画信号電極側ドライバである。サーマ
ルヘツド１はＮ個（本実施例においては32個）の
発熱抵抗体４を１ブロツクとするＭブロツク（本
実施例においては24ブロツク）の発熱抵抗体４を
有しており、各々の発熱抵抗体４には逆流防止用
素子５が接続されている。共通電極側ドライバ２
は、32個の発熱抵抗体４からなる１ブロツク毎に
ドライブする、24個の共通側ドライバ部６と、こ
の24個の共通側ドライバ部６を３ビツトバイナリ
信号AD０〜AD２及びチツプセレクト信号CS０
〜CS２により選択する３個の３ビツトバイナリ
デコーダ７とからなる。一方画信号電極側ドライ
バ３において、１ブロツク内の発熱抵抗体４をド
ライブする32個の画信号ドライバ部８が設けら
れ、第１図に示すように各ブロツクの第１番めの
発熱抵抗体４が共通に第１の画信号ドライブ部８
に接続され、以下同様に各ブロツクの第Ｎ番めの
発熱抵抗体４が共通に第Ｎ番めの画像ドライブ部
に接続されている。また画信号ドライバ部８を画
信号PIXに応じて選択ドライブする４個のラツチ
付８ビツトシフトレジスタ９が設けられている。
１０はサーマルヘツドへの通電時間を制御するパ
ルス幅制御回路であり、第２図に詳細な構成を示
す。
第２図において、１１はプリセツトスイツチ
SW1A〜SW1Eを有し最小通電時間を設定する第１
の計時手段たるバイナリカウンタ、１２はプリセ
ツトスイツチSW2A〜SW2Dを有し平均抵抗値のバ
ラツキを補償する第２の計時手段たるバイナリカ
ウンタ、１３はカウンタ１１の出力のアンドをと
るアンドゲート、１４はカウンタ１２の出力のア
ンドをとるアンドゲート、１５はタイミングクロ
ツクTMCLKと出力RST１とのオアをとるオア
ゲート、１６はタイミングクロツクTMCLKと出
力RST２とのオアをとるオアゲートである。オ
アゲート１５，１６の出力はカウンタクロツク
CCLK１，CCLK２として各々カウンタ１１及び
カウンタ１２のクロツク端子CKに加えられる。
１７は出力RST１とRST２とのアンドをとるア
ンドゲート、１８はインバータである。尚、カウ
ンタ１１とカウンタ１２はプリセツト端子に入力
するストローブ信号STBと出力RST１とにより
各々スイツチにより設定された値にプリセツトさ
れる。
SW1A〜SW1Eを有し最小通電時間を設定する第１
の計時手段たるバイナリカウンタ、１２はプリセ
ツトスイツチSW2A〜SW2Dを有し平均抵抗値のバ
ラツキを補償する第２の計時手段たるバイナリカ
ウンタ、１３はカウンタ１１の出力のアンドをと
るアンドゲート、１４はカウンタ１２の出力のア
ンドをとるアンドゲート、１５はタイミングクロ
ツクTMCLKと出力RST１とのオアをとるオア
ゲート、１６はタイミングクロツクTMCLKと出
力RST２とのオアをとるオアゲートである。オ
アゲート１５，１６の出力はカウンタクロツク
CCLK１，CCLK２として各々カウンタ１１及び
カウンタ１２のクロツク端子CKに加えられる。
１７は出力RST１とRST２とのアンドをとるア
ンドゲート、１８はインバータである。尚、カウ
ンタ１１とカウンタ１２はプリセツト端子に入力
するストローブ信号STBと出力RST１とにより
各々スイツチにより設定された値にプリセツトさ
れる。
以下本実施例の動作を、第３〜５図に示す要部
の信号波形図にもとづいて説明する。
の信号波形図にもとづいて説明する。
直列に接続された４個のラツチ付８ビツトシフ
トレジスタ９の第１番目のシフトレジスタの入力
端子INに画信号RIX（第３図ロ）が加えられると
画信号用クロツクPCLK（第３図イ）に同期して
画信号のサンプリングされたデータが順次読み込
まれる。32個のデータが読み込まれるとストロー
ブ信号STB（第３図ハ）がシフトレジスタ９に加
えられ蓄えられたデータがシフトレジスタ９内の
ラツチ部に移され、シフトレジスタ９は新たなデ
ータの読み込みを行う。一方、共通電極側ドライ
バ２のデコーダ７には３ビツトバイナリ信号AD
０〜AD２（第３図ニ〜ヘ）とチツプセレクト信
号CS０〜CS２（第３図チ〜ヌ）が加えられてい
る。AD０〜AD２信号により、第３図トに示す
ように、３個のデコーダ７にそれぞれ対応する８
個のブロツクを順次選択する。さらにCS０〜CS
２信号は上記３個のデコーダ７を順次選択する。
従つて第３図ルに示すように24個のブロツクが順
次選択される。第３図オは上記で選択された24個
のブロツクの各共通電極選択信号である。第４図
は第３図の部分拡大図であり、第４図イは画信号
用クロツクPCLK信号、Tcは第３図ハのストロー
ブSTB信号の一周期として示したものと同一期
間で一共通期間と称する。第４図ロはPIX信号で
あり、上に付された番号はシフトレジスタ９の32
ビツトに対応させるための画信号データ番号であ
る。第４図ハはシフトレジスタ部各段の出力モー
ドを示している。第４図ニはSTB信号であり、
この信号が加わつたときのシフトレジスタ部各段
の出力がラツチ部にラツチされ、ラツチ部より第
４図ホに示す画信号出力Ｐ１〜Ｐ３２が得られ
る。
トレジスタ９の第１番目のシフトレジスタの入力
端子INに画信号RIX（第３図ロ）が加えられると
画信号用クロツクPCLK（第３図イ）に同期して
画信号のサンプリングされたデータが順次読み込
まれる。32個のデータが読み込まれるとストロー
ブ信号STB（第３図ハ）がシフトレジスタ９に加
えられ蓄えられたデータがシフトレジスタ９内の
ラツチ部に移され、シフトレジスタ９は新たなデ
ータの読み込みを行う。一方、共通電極側ドライ
バ２のデコーダ７には３ビツトバイナリ信号AD
０〜AD２（第３図ニ〜ヘ）とチツプセレクト信
号CS０〜CS２（第３図チ〜ヌ）が加えられてい
る。AD０〜AD２信号により、第３図トに示す
ように、３個のデコーダ７にそれぞれ対応する８
個のブロツクを順次選択する。さらにCS０〜CS
２信号は上記３個のデコーダ７を順次選択する。
従つて第３図ルに示すように24個のブロツクが順
次選択される。第３図オは上記で選択された24個
のブロツクの各共通電極選択信号である。第４図
は第３図の部分拡大図であり、第４図イは画信号
用クロツクPCLK信号、Tcは第３図ハのストロー
ブSTB信号の一周期として示したものと同一期
間で一共通期間と称する。第４図ロはPIX信号で
あり、上に付された番号はシフトレジスタ９の32
ビツトに対応させるための画信号データ番号であ
る。第４図ハはシフトレジスタ部各段の出力モー
ドを示している。第４図ニはSTB信号であり、
この信号が加わつたときのシフトレジスタ部各段
の出力がラツチ部にラツチされ、ラツチ部より第
４図ホに示す画信号出力Ｐ１〜Ｐ３２が得られ
る。
記録を行う際の通電時間の設定は以下のように
行われる。上述のとおり、本願では２つのプリセ
ツト付バイナリカウンタ１１，１２を用い、カウ
ンタ１１でサーマルヘツドへの最小通電時間Tnio
を設定し、もう１つのカウンタ１２でサーマルヘ
ツドの平均抵抗値のバラツキを補償するように
設定する。即ち、いまサーマルヘツドの平均抵抗
値のバラツキが標準抵抗値Rsに対し±20％で
あるとすると、最小通電時間Tnioを（１−0.2）
Rsに対応するように設定し、一方、通電可能時
間がTnaxであるとき、TnaxとTnioの差をｎ分割
し、各サーマルヘツドの平均抵抗値に応じた数の
分割単位時間（Tnax−Tnio）／ｎを加えることに
よりサーマルヘツドの平均抵抗値のバラツキを
補償するものである。
行われる。上述のとおり、本願では２つのプリセ
ツト付バイナリカウンタ１１，１２を用い、カウ
ンタ１１でサーマルヘツドへの最小通電時間Tnio
を設定し、もう１つのカウンタ１２でサーマルヘ
ツドの平均抵抗値のバラツキを補償するように
設定する。即ち、いまサーマルヘツドの平均抵抗
値のバラツキが標準抵抗値Rsに対し±20％で
あるとすると、最小通電時間Tnioを（１−0.2）
Rsに対応するように設定し、一方、通電可能時
間がTnaxであるとき、TnaxとTnioの差をｎ分割
し、各サーマルヘツドの平均抵抗値に応じた数の
分割単位時間（Tnax−Tnio）／ｎを加えることに
よりサーマルヘツドの平均抵抗値のバラツキを
補償するものである。
タイミングクロツクTMCLK（第５図イ）がオ
アゲート１５，１６に加わつている。いま、５ビ
ツトカウンタ１１にストローブ信号STB（第５図
ロ）が加わるとカウンタ１１はプリセツトスイツ
チSW1A〜SW1Eにより設定された値、例えば
“７”にセツトされる。このときカウンタ１１の
出力Q1A〜Q1Eは１、１、１、０、０となりアン
ドゲート１３の出力RST１（第５図ハ）は“Ｌ”
になる。従つて、オアゲート１５の出力カウント
クロツクCCLK１は第５図ニに示すようになり、
カウンタ１１はカウント動作を行う。カウンタ１
１のカウント値が“31”になると、即ち、カウン
タ１１がタイミングクロツクTMCLKのパルス24
個をカウントすると、RST１は“Ｈ”になり、
このRST１がインバータ１８を介してカウンタ
１２のプリセツト端子PRに加わつているので４
ビツトカウンタ１２は、プリセツトスイツチ
SW2A〜SW2Dにより設定される値、例えば“10”
にセツトされる。このときカウンタ１２の出力
Q2A〜Q2Dは０、１、０、１となり、アンドゲー
ト１４の出力RST２（第５図ホ）は“Ｌ”とな
る。従つてオアゲート１６の出力カウントクロツ
クCCLK２は第５図ヘに示すようになり、カウン
タ１６はカウント動作を行う。カウンタ１６のカ
ウント値が“15”になると、即ち、カウンタ１６
がTMCLKのパルス５個をカウントするとRST
２は“Ｈ”になる。このRST２とRST１とをア
ンドゲート１７に加えるとその出力であるイネー
ブル信号ENBは第５図ヘに示すようになる。こ
の信号ENBの“Ｌ”期間を通電期間Tnとして用
いる。通電期間は上述の説明からも明らかなよう
に次式(1)で表わされる。
アゲート１５，１６に加わつている。いま、５ビ
ツトカウンタ１１にストローブ信号STB（第５図
ロ）が加わるとカウンタ１１はプリセツトスイツ
チSW1A〜SW1Eにより設定された値、例えば
“７”にセツトされる。このときカウンタ１１の
出力Q1A〜Q1Eは１、１、１、０、０となりアン
ドゲート１３の出力RST１（第５図ハ）は“Ｌ”
になる。従つて、オアゲート１５の出力カウント
クロツクCCLK１は第５図ニに示すようになり、
カウンタ１１はカウント動作を行う。カウンタ１
１のカウント値が“31”になると、即ち、カウン
タ１１がタイミングクロツクTMCLKのパルス24
個をカウントすると、RST１は“Ｈ”になり、
このRST１がインバータ１８を介してカウンタ
１２のプリセツト端子PRに加わつているので４
ビツトカウンタ１２は、プリセツトスイツチ
SW2A〜SW2Dにより設定される値、例えば“10”
にセツトされる。このときカウンタ１２の出力
Q2A〜Q2Dは０、１、０、１となり、アンドゲー
ト１４の出力RST２（第５図ホ）は“Ｌ”とな
る。従つてオアゲート１６の出力カウントクロツ
クCCLK２は第５図ヘに示すようになり、カウン
タ１６はカウント動作を行う。カウンタ１６のカ
ウント値が“15”になると、即ち、カウンタ１６
がTMCLKのパルス５個をカウントするとRST
２は“Ｈ”になる。このRST２とRST１とをア
ンドゲート１７に加えるとその出力であるイネー
ブル信号ENBは第５図ヘに示すようになる。こ
の信号ENBの“Ｌ”期間を通電期間Tnとして用
いる。通電期間は上述の説明からも明らかなよう
に次式(1)で表わされる。
Tn＝Tnio＋１／TMCK2×（2K′−P′−１） ……(1)
尚、Tnio＝１／TMCK2×（2K−Ｐ−１）であり、ま
たTMCK2はタイミングクロツクTMCK2の周波数、
Ｋ、K′及びＰ、P′はそれぞれカウンタ１４，１
５のビツト数とプリセツト数である。いま、
TMCK2が10KHzであるとすると、本実施例におい
てはＫ＝５、K′＝４、Ｐ＝７、P′＝10であるの
で、Tnioは2.4ｍsec、Tnは2.9ｍsecとなる。
Ｋ、K′及びＰ、P′はそれぞれカウンタ１４，１
５のビツト数とプリセツト数である。いま、
TMCK2が10KHzであるとすると、本実施例におい
てはＫ＝５、K′＝４、Ｐ＝７、P′＝10であるの
で、Tnioは2.4ｍsec、Tnは2.9ｍsecとなる。
尚、本実施例では、プリセツトスイツチSW1A
〜SW1E又はSW2A〜SW2Bのプリセツト値を、副
走査線密度あるいはサーマルヘツドの周囲温度に
従い増減することによりこれらの補償をすること
も可能である。
〜SW1E又はSW2A〜SW2Bのプリセツト値を、副
走査線密度あるいはサーマルヘツドの周囲温度に
従い増減することによりこれらの補償をすること
も可能である。
以上の説明から明らかなように、本発明はＭ×
Ｎ個の発熱抵抗体を有するサーマルヘツドと、Ｎ
個の発熱抵抗体を１ブロツクとしＭ個のブロツク
を各ブロツク毎に順次ドライブするマトリクスド
ライブ回路と、前記各ブロツクの発熱抵抗体への
通電時間を設定する通電時間設定回路とを具備
し、前記通電時間設定回路はサーマルヘツドへの
最小通電時間Tnioを設定する第１の計時手段と、
通電可能時間Tnaxと前記最小通電時間Tnioとの差
の時間をｎ分割し少なくとも１以上の分割単位時
間（Tnax−Tnio）／ｎを前記最小通電時間Tnioに
加えて前記発熱抵抗体の平均抵抗値に応じた通電
時間設定が可能な第２の計時手段とを有すること
を特徴とするサーマルヘツドユニツトであり、発
熱抵抗体への通電時間をその平均抵抗値に応じて
予め設定可能な計時手段を一体化することによつ
てサーマルヘツド毎にその平均抵抗値のバラツキ
を予め高精度で補償することが可能となりサーマ
ルヘツドユニツトを無調整で交換することが可能
となるという効果を有するものである。
Ｎ個の発熱抵抗体を有するサーマルヘツドと、Ｎ
個の発熱抵抗体を１ブロツクとしＭ個のブロツク
を各ブロツク毎に順次ドライブするマトリクスド
ライブ回路と、前記各ブロツクの発熱抵抗体への
通電時間を設定する通電時間設定回路とを具備
し、前記通電時間設定回路はサーマルヘツドへの
最小通電時間Tnioを設定する第１の計時手段と、
通電可能時間Tnaxと前記最小通電時間Tnioとの差
の時間をｎ分割し少なくとも１以上の分割単位時
間（Tnax−Tnio）／ｎを前記最小通電時間Tnioに
加えて前記発熱抵抗体の平均抵抗値に応じた通電
時間設定が可能な第２の計時手段とを有すること
を特徴とするサーマルヘツドユニツトであり、発
熱抵抗体への通電時間をその平均抵抗値に応じて
予め設定可能な計時手段を一体化することによつ
てサーマルヘツド毎にその平均抵抗値のバラツキ
を予め高精度で補償することが可能となりサーマ
ルヘツドユニツトを無調整で交換することが可能
となるという効果を有するものである。
第１図は本発明の一実施例であるサーマルヘツ
ドユニツトのブロツク図、第２図は本実施例に用
いるパルス幅制御回路のブロツク図、第３図、第
４図、第５図は本実施例の要部信号波形図であ
る。 １……サーマルヘツド、２……共通電極側ドラ
イバ、３……画信号電極側ドライバ、１０……パ
ルス幅制御回路、１１，１２……バイナリカウン
タ。
ドユニツトのブロツク図、第２図は本実施例に用
いるパルス幅制御回路のブロツク図、第３図、第
４図、第５図は本実施例の要部信号波形図であ
る。 １……サーマルヘツド、２……共通電極側ドラ
イバ、３……画信号電極側ドライバ、１０……パ
ルス幅制御回路、１１，１２……バイナリカウン
タ。
Claims (1)
- １ Ｍ×Ｎ個の発熱抵抗体を有するサーマルヘツ
ドと、Ｎ個の発熱抵抗体を１ブロツクとしＭ個の
ブロツクを各ブロツク毎に順次ドライブするマト
リクスドライブ回路と、前記各ブロツクの発熱抵
抗体への通電時間を設定する通電時間設定回路と
を具備し、前記通電時間設定回路はサーマルヘツ
ドへの最小通電時間Tnioを設定する第１の計時手
段と、通電可能時間Tnaxと前記最小通電時間Tnio
との差の時間をｎ分割し少なくとも１以上の分割
単位時間（Tnax−Tnio）／ｎを前記最小通電時間
Tnioに加えて前記発熱抵抗体の平均抵抗値に応じ
た通電時間設定が可能な第２の計時手段とを有す
ることを特徴とするサーマルヘツドユニツト。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2897979A JPS55121083A (en) | 1979-03-13 | 1979-03-13 | Thermal head unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2897979A JPS55121083A (en) | 1979-03-13 | 1979-03-13 | Thermal head unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55121083A JPS55121083A (en) | 1980-09-17 |
| JPS637954B2 true JPS637954B2 (ja) | 1988-02-19 |
Family
ID=12263527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2897979A Granted JPS55121083A (en) | 1979-03-13 | 1979-03-13 | Thermal head unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55121083A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5827464A (ja) * | 1981-08-11 | 1983-02-18 | Nippon Telegr & Teleph Corp <Ntt> | 感熱記録制御装置 |
| JPS61114865A (ja) * | 1984-11-09 | 1986-06-02 | Sharp Corp | サ−マルヘツド用電源装置 |
| JPH03227664A (ja) * | 1990-02-02 | 1991-10-08 | Canon Inc | 記録ヘッド、記録装置、および記録方法 |
| JPH0462069A (ja) * | 1990-06-25 | 1992-02-27 | Mitsubishi Electric Corp | サーマルヘッド |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5237054A (en) * | 1975-09-18 | 1977-03-22 | Tamura Electric Works Ltd | Record density adjustment system for thermal head |
-
1979
- 1979-03-13 JP JP2897979A patent/JPS55121083A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55121083A (en) | 1980-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58161572A (ja) | 感熱記録装置 | |
| JPS637954B2 (ja) | ||
| JPS58164368A (ja) | サ−マルヘツドの中間調記録装置 | |
| JP2575728B2 (ja) | 感熱記録制御装置 | |
| JP2810490B2 (ja) | 熱転写型プリンタの発熱パルス作成方法 | |
| JPS642072B2 (ja) | ||
| JPS609271A (ja) | 感熱記録装置の中間調記録方法 | |
| JP2785642B2 (ja) | 階調記録方法 | |
| JP2761915B2 (ja) | サーマルプリンタ | |
| JPH0439433B2 (ja) | ||
| KR0132892B1 (ko) | 비디오 프린터장치 | |
| JPH0312530Y2 (ja) | ||
| JPS6024969A (ja) | サ−マルヘツドの駆動方法 | |
| JPH0584102B2 (ja) | ||
| JP3061488B2 (ja) | 熱記録装置 | |
| JP2605774B2 (ja) | 感熱記録装置 | |
| JPS6351102B2 (ja) | ||
| JPH0317270B2 (ja) | ||
| JPS5973976A (ja) | 感熱記録ヘツド駆動方式 | |
| JPH0369310B2 (ja) | ||
| JPS6453873A (en) | Driving system for recording head | |
| JPH03153367A (ja) | サーマルヘッド | |
| JPS6258587B2 (ja) | ||
| JPS59146263A (ja) | 感熱記録装置 | |
| JPH01135663A (ja) | サーマルヘッドの駆動方法 |