JPS637983A - カ−ド型電子回路ユニツト - Google Patents

カ−ド型電子回路ユニツト

Info

Publication number
JPS637983A
JPS637983A JP61153233A JP15323386A JPS637983A JP S637983 A JPS637983 A JP S637983A JP 61153233 A JP61153233 A JP 61153233A JP 15323386 A JP15323386 A JP 15323386A JP S637983 A JPS637983 A JP S637983A
Authority
JP
Japan
Prior art keywords
conductor pattern
electronic circuit
circuit unit
type electronic
battery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61153233A
Other languages
English (en)
Inventor
義孝 福岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61153233A priority Critical patent/JPS637983A/ja
Publication of JPS637983A publication Critical patent/JPS637983A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • H10W70/682Shapes or dispositions thereof comprising holes having chips therein
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Credit Cards Or The Like (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的1 (産業上の利用分野) 本発明は、ICチップのような各種の回路素子が高密度
に実装されたバッテリーバックアップタイプのカード型
電子回路ユニットに関する。
(従来の技術) 従来からカードサイズの薄型電子回路ユニットとして、
配線板上にフラットパッケージタイプのICや裸のIC
チップをそのまま実装したものを、表裏両面から絶縁性
カバーで覆い、ざらにその両面に薄い金属板を重ね合わ
せた構造のものが使用されている。
そして、ICチップとして0MO3のような消費電力の
低いメモリチップを実装したカード型電子回路ユニット
としては、配線板に貫通孔を92け、その中にコイン型
の電池を実装してバッテリーバックアップした構造のも
のが知られている。
(発明が解決しようとする問題点) しかしながらこのようなバッテリーバックアップタイプ
のカード型電子回路ユニットにおいては、厚さ方向の回
路素子の実装可能な領域が少ないばかりでなく、コイン
型電池の厚さが約1.13mとかなり厚いため、全体の
厚さが厚くなってしまうという欠点があった。
また、配線板上で電池の実装部分にはICチップをはじ
めとする回路素子を搭載することができず、水平方向の
実装可能な領域が少ないため、実装密度が低いという問
題があった。
特に回路素子としてメモリチップを実装してなるメモリ
カードにおいては、メモリ容叩を増大させることが難し
かった。
本発明はこれらの問題を解決するためになされたもので
、薄型で実装密度が高く、しかも信頼性の高いバッテリ
ーバックアップされたカード型電子回路ユニットを提供
することを目的とする。
[発明の構成] (問題点を解決するための手段) すなわら本発明のカード型電子回路ユニットは、各種回
路素子を埋設した板状の配線基体の片面の周辺部にグラ
ンド電位の導体パターンを形成し、このグランド電位の
導体パターンの内側のほぼ全域に電源電位の導体パター
ンを形成するとともに、この電源電位の導体パターン上
に、ペーパー電池と異方性導電ゴムシートとを重ねてこ
のペーパー電池の正電極が電気的に接触するように載せ
、さらにこのペーパー電池と異方性導電ゴムシート上に
、内面が前記ペーパー電池の負電極に電気的に接触し、
かつその周縁部が前記グランド電位の導体パターンと接
触するようにして金属製キャップを被覆し気密に封止し
て成ることを特徴としている。
(作 用) 本発明のカード型電子回路ユニットにおいては、ペーパ
ー電池が配線基体と金属製キマIツブとの間に介挿され
ており、その正負両電極が配線基体上に形成された電源
電位の導体パターンとグランド電位の導体パターンとに
直接あるいは間接的にそれぞれ電気的に接続されて回路
素子がバッテリーバックアップされており、しかも電池
の搭載により実装可能な水平方向の領域が減少すること
がない。
また、ペーパー電池と共に異方性導電ゴムシートが重ね
て介挿されているので、このシートがクッションとして
の機能を果たし、外部からの17撃が緩和されペーパ、
−電池のずれや破損が防止されるばかりでなく、電池電
極の対応する導体パターンへの接続がより完全になされ
る。
ざらに、板状の配線基体内に各種の回路素子が埋設され
ているので、厚さ方向の実装密度の高いカード型電子回
路ユニットを得ることができる。
またさらに、配線基体の上に金属製キャップが被覆され
ているので、搭載された回路素子が外界の電気的影響か
ら保護されている。
(実施例) 以下、本発明を図面に示す実施例について説明する。
第1図は本発明のカード型電子回路ユニットの一実施例
を示す断面図、第2図および第3図はそれぞれその表側
および裏側から見た斜視図、第4図は実施例の配$2基
体を構成する配線板の拡大斜視図である。
これらの図において、符号1はセラミックのような絶縁
基材をベースとする配線板を示し、その表面にはICチ
ップのような能動素子を搭載するための複数の段付き非
貫通孔2が形成されており、この段付き非貫通孔2の底
部および段部には、それぞれダイポンディングパッド3
およびワイヤポンディングパッド4が形成されている。
また裏面には、外部装置と接続するための入出力端子の
取付用導体パッド5が形成されている。
ざらにこのような配線板1の表面の周辺部には、リング
状の導体パターン6が形成され、このリング状導体パタ
ーン6の内側の段付き非貫通孔2を除いた表面のほぼ全
域には、ベタ導体パターン7が形成されている。そして
これらリング状導体パターン6およびベタ導体パターン
7は、それぞれグランド電位および電源電位に保持され
ている。
このような配線板1の段付き非貫通孔2のダイポンディ
ングパッド3上には、それぞれ能動素子8が1個ずつ導
電性接着剤で接着されており、これらの能動素子8とワ
イヤポンディングパッド4とはAu線のようなボンディ
ングワイヤって接続されている。
このような構造を有する配線基体10上には、コバール
やFe/Ni42アaイのような配線板1を構成するセ
ラミックと熱膨張係数がほぼ等しい金属からなるキレツ
ブ11がかぶせられている。
この金属製キャップ11は、ハンダ等の導電性溶着剤1
2により周端部がリング状導体パターン6に固着されて
おり、この内部は気密に封止されている。
さらにこの金属製キャップ11と配線基体10との間に
は、リチウムペーパー電池のような非常に薄い(厚さが
0.5#程度)ベニバー電池13と異方性導電ゴムシー
ト14とが異方性導電ゴムシート14を内側にして重ね
て介挿されている。そして、このペーパー電池13の上
面(負極側)と異方性導電ゴムシート ップ11の内周面と配線板1表面にそれぞれ隙間なく密
接されている。こうして、ペーパー電池13の一側電極
は、金属製キャップ11を介して配線板1上のグランド
電位のリング状導体パターン6に電気的に接続されてお
り、+側電極は異方性導電ゴムシート14を介して電源
電位のベタ導体パターン7に接続されている。このよう
に構成された実施例のカード型電子回路ユニットにおい
ては、金属製キャップ11と配線基体10との間に極め
て薄いペーパー電池13が異方性導電ゴムシート14と
ともに介挿されているので全体の厚さがほとんど増大す
ることなくしかも実装された能動素子8がバッテリーバ
ックアップされる。
また、異方性導電ゴムシート14が外部からの機械的衝
撃を緩和する働きをするので、ペーパー電池13がX方
向ヤY方向に動くことがなく、電極の接触不良が生じる
ことがない。
ざらにこのようなペーパー電池13の搭載により、能動
素子8の実装可能な水平方向の領域が減少することがな
く、高密度に実装することができる。またざらに、能動
素子8が配線板1内部に埋め込まれた状態で搭載されて
いるので、配線板1の厚さ方向の実装可能な領域も最大
限に利用され非常に実装密度が高いものとなる。
尚、以上の実施例においては、異方性導電ゴムシート1
4をペーパー電池13の内側(下側)に重ね、配線基体
10との間に挟み込んだ例について記載したが本発明は
このような構造に限定されない。
すなわら第5図に示すように、異方性導電ゴムシート1
4をペーパー電池13と金属製キレツブ11との間に挟
挿し、ペーパー電池13の上面の一側電極を異方性導電
ゴムシート14と金属製キャップ11を介してグランド
電位のリング状導体パターン6に接続するとともに、+
側電極を電源電位のベタ導体パターン7に直接接触させ
た構造としてもよい。
また、外部装置と接続するための入出力端子の取付用導
体バッド5は、配線板1の裏面ではなく、金属製キレツ
ブ11より外側の配線板1表面に設けることもできる。
[発明の効果] 以上の説明から明らかなように、本発明のカード型電子
回路ユニットにおいては、厚さを増大させることなく電
池を搭載することができ、ICチップをはじめとする回
路素子を高密度に実装スることができる。
また、機械的衝撃を受けても搭載された電池が動いたり
接触不良を起こしたりすることがなく、信頼性の高い・
しのである。
【図面の簡単な説明】
第1図は本発明のカード型電子回路ユニットの一実施例
を示す断面図、第2図はそれを表側から見た斜視図、第
3図は同じく裏側から見た斜視図、第4図は実施例の配
線基体を構成する配線板の拡大斜視図、第5図は別の実
施例を示す断面図である。 1・・・配線板 2・・・段付き非貫通孔 5・・・入出力端子取付用導体パッド 6・・・リング状導体パターン 7・・・ベタ導体パターン 8・・・能動素子 11・・・金属製キャップ 13・・・ペーパー電池 14・・・異方性導電ゴムシート 出願人      株式会社 東芝 代理人  弁理士 須 山  佐 − 第1図 ] 第2図 第3図

Claims (2)

    【特許請求の範囲】
  1. (1)各種回路素子を埋設した板状の配線基体の片面の
    周辺部にグランド電位の導体パターンを形成し、このグ
    ランド電位の導体パターンの内側のほぼ全域に電源電位
    の導体パターンを形成するとともに、この電源電位の導
    体パターン上に、ペーパー電池と異方性導電ゴムシート
    とを重ねてこのペーパー電池の正電極が電気的に接触す
    るように載せ、さらにこのペーパー電池と異方性導電ゴ
    ムシート上に、内面が前記ペーパー電池の負電極に電気
    的に接触し、かつその周縁部が前記グランド電位の導体
    パターンと接触するようにして金属製キャップを被覆し
    気密に封止して成ることを特徴とするカード型電子回路
    ユニット。
  2. (2)配線基体が、能動素子を搭載するための段付き非
    貫通孔または受動素子を搭載するための段なし非貫通孔
    を有し、これらの各非貫通孔内に能動素子または受動素
    子が搭載されている特許請求の範囲第1項記載のカード
    型電子回路ユニット。
JP61153233A 1986-06-30 1986-06-30 カ−ド型電子回路ユニツト Pending JPS637983A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61153233A JPS637983A (ja) 1986-06-30 1986-06-30 カ−ド型電子回路ユニツト

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61153233A JPS637983A (ja) 1986-06-30 1986-06-30 カ−ド型電子回路ユニツト

Publications (1)

Publication Number Publication Date
JPS637983A true JPS637983A (ja) 1988-01-13

Family

ID=15557964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61153233A Pending JPS637983A (ja) 1986-06-30 1986-06-30 カ−ド型電子回路ユニツト

Country Status (1)

Country Link
JP (1) JPS637983A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0520164U (ja) * 1991-08-24 1993-03-12 ソニーケミカル株式会社 薄型電子機器
WO1996016444A1 (en) * 1994-11-21 1996-05-30 Iwaki Electronics Co., Ltd. Integrated circuit device
JP2005354661A (ja) * 2004-05-11 2005-12-22 Nec Corp 非接触通信装置の電子回路保護構造、方法及び折り畳み携帯電話機

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0520164U (ja) * 1991-08-24 1993-03-12 ソニーケミカル株式会社 薄型電子機器
WO1996016444A1 (en) * 1994-11-21 1996-05-30 Iwaki Electronics Co., Ltd. Integrated circuit device
JP2005354661A (ja) * 2004-05-11 2005-12-22 Nec Corp 非接触通信装置の電子回路保護構造、方法及び折り畳み携帯電話機

Similar Documents

Publication Publication Date Title
US6774473B1 (en) Semiconductor chip module
US4905124A (en) IC card
JP3349058B2 (ja) 複数のicチップを備えた半導体装置の構造
US4578697A (en) Semiconductor device encapsulating a multi-chip array
US6291259B1 (en) Stackable ball grid array semiconductor package and fabrication method thereof
KR920001691A (ko) 제로 전력 ic 모듈
JP2003133518A (ja) 半導体モジュール
JPH0383368A (ja) 半導体装置
JPH07115151A (ja) 半導体装置及びその製造方法
US20030015803A1 (en) High-density multichip module and method for manufacturing the same
JPS637983A (ja) カ−ド型電子回路ユニツト
JP3316409B2 (ja) 複数のicチップを備えた半導体装置の構造
JP3543253B2 (ja) 複数のicチップを備えた半導体装置の構造
JPS637984A (ja) カ−ド型電子回路ユニット
JP2842753B2 (ja) 半導体装置
JPH023621Y2 (ja)
JP2661115B2 (ja) Icカード
JPH0829628B2 (ja) Icカ−ド
JP2811757B2 (ja) Icメモリカード
JPH06103731B2 (ja) 半導体パッケ−ジ
JPS62273894A (ja) カ−ド型電子回路ユニツト
JPH07282218A (ja) 半導体集積回路装置
JPH11185001A (ja) Icカード用のicモジュール
JPH04163988A (ja) 電池内装型プリント配線板
JPS63209897A (ja) メモリカ−ド