JPS6380543A - 集積回路装置 - Google Patents

集積回路装置

Info

Publication number
JPS6380543A
JPS6380543A JP61225338A JP22533886A JPS6380543A JP S6380543 A JPS6380543 A JP S6380543A JP 61225338 A JP61225338 A JP 61225338A JP 22533886 A JP22533886 A JP 22533886A JP S6380543 A JPS6380543 A JP S6380543A
Authority
JP
Japan
Prior art keywords
pads
chip
integrated circuit
rear surface
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61225338A
Other languages
English (en)
Inventor
Shinji Uejima
上島　紳二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61225338A priority Critical patent/JPS6380543A/ja
Publication of JPS6380543A publication Critical patent/JPS6380543A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は集積回路装置に関し、特にチップの入出力端子
となり外部装置や外部回路等と接続される入出力パッド
（以下、Ｉ１０パッドという。）部を改良した集積回路
装置に関する。
［従来の技術］ 従来、集積回路装置において、Ｉ１０パッドは、チップ
の周辺に設けられており、かつ配線パターン側の片面の
みとなっていた。
［解決すべき問題点］ 上述した従来の集積回路装置は、Ｉ１０パッドがチップ
の周辺に有り、且つ配線パターン側の片面にしか作られ
ていない為、Ｉ１０パッドの数は、チップの周囲長によ
り制限され、数を増やすことができず、又周辺への引き
出し配線が長くなるという欠点がある。
［問題点の解決手段］ 上記従来の問題点を解決する本発明は、半導体チップの
表面に素子領域と共に同半導体チップの入出力端子とな
り外部装置や外部回路等と接続される入出力パッドか設
けられた集積回路装置において、前記半導体チップの裏
面側に表面側の接続用パッドと同様外部装置や外部回路
等と接続される入出力バットを有する構成となってし）
る。
［実施例］ 以下、本発明の実施例について図面を参照して説明する
。第１図および第２図は本発明の一実施例に係る集積回
路装置の平面図であり、第１図はそのチップの表面、第
２図は同チップの裏面をそれぞれ示すものである。
図中、ＬＳＩチップ１の表面には素子領域２が設けられ
ると共にこの素子領域２の周囲に、外部装置や外部回路
等との接続用の人出方線子となる複数のＩ１０パッド３
が形成されている。
一方、このＬＳＩチップ１の裏面にも、同縁部に同じく
複数のＩ１０バッド３か例えば３重に配列されて形成さ
れている。
第３図はこのＬＳＩチップ１の裏面側のＩ１０バット３
部の断面構成を示すものである。すなわち、シリコンジ
、（板４に孔５が設けられ、その表面にシリコン配線膜
（ｓ、ｏ２１Ｕ）　５が形成されており、このシリコン
酸化膜６上のシリコン基板の表面側に配線パターン７が
形成されると共に、シリコン基板４の裏面側に配線パタ
ーン７に接続されてＩ１０パッド３が形成されている。
次に、このＬＳＩチップｌにおける表面側のＩ１０パッ
ド３部の形成方法について説明する。すなわち、シリコ
ン基板４のＩ１０パッド３を設ける部分にイオンエツチ
ング等により孔５を形成し、続いてシリコン基板４の両
面を熱酸化により酸化させ絶縁膜としてシリコン酸化膜
６を形成する。
その後、例えばＰＥ　Ｐ　［Ｐｈｏｔｏ　Ｅｎｇｒａｖ
ｉｎｇ　ＰｒｏｃｅｓＳ　（ホトエングレイピングプロ
セス）］によりシリコン基板４の表面側に配線パターン
７を形成すると共に、裏面側にＩ１０パッド３を形成す
る。
尚、上記実施例においては、ＬＳＩチップ１の裏面側の
Ｉ１０パッド３を３重に配列するようにしたが、−重あ
るいは２重でもよくその配列はＬＳＩチップ１の機能に
合わせて任意である。
［発明の効果］ 以上説明したように本発明の集積回路装置は、半導体チ
ップの表面に外部装置等との接続用のＩ１０パッドを形
成すると共に、裏面側にも同じくＴ１０パツトを形成す
るようにしたので、チップを大型化することなく、Ｉ１
０パッドの数を増加させることができると共に、周辺へ
の引き出し配線の長を縮小でき、ざらにはチップをプリ
ント配線基板に搭載する際に、ワイヤポンディング等の
配線をすることなく裏面のＩ１０パッドを半田付けによ
り直接プリント配線基板に接続できるという効果かある
。
【図面の簡単な説明】
第１図は本発明の一実施例に係る集積回路装置の表面を
示す平面図、 第２図は同装置の裏面を示す平面図、 第３図は同装置の裏面パッド部の構成を示す断面図であ
る。 １：ＬＳＩチップ　　２：素子領域 ３　：　Ｉ１０バッド　　　４：シリコン基板５：孔　
　　　　　　６：シリコン酸化膜７：配線パターン

Claims (1)

  1. 【特許請求の範囲】 半導体チップの表面に素子領域と共に同半導体チップの
    入出力端子となり外部装置や外部回路等と接続される入
    出力パッドが設けられた集積回路装置において、 前記半導体チップの裏面側に表面側の接続用パッドと同
    様外部装置や外部回路等と接続される入出力パッドが設
    けられたことを特徴とする集積回路装置。
JP61225338A 1986-09-24 1986-09-24 集積回路装置 Pending JPS6380543A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61225338A JPS6380543A (ja) 1986-09-24 1986-09-24 集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61225338A JPS6380543A (ja) 1986-09-24 1986-09-24 集積回路装置

Publications (1)

Publication Number Publication Date
JPS6380543A true JPS6380543A (ja) 1988-04-11

Family

ID=16827783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61225338A Pending JPS6380543A (ja) 1986-09-24 1986-09-24 集積回路装置

Country Status (1)

Country Link
JP (1) JPS6380543A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303062B1 (en) 1999-04-13 2001-10-16 3M Innovative Properties Company Mechanical fastener and method for making the same
US6592800B1 (en) 1999-10-04 2003-07-15 3M Innovative Properties Company Apparatus and method for making a mechanical fastener

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303062B1 (en) 1999-04-13 2001-10-16 3M Innovative Properties Company Mechanical fastener and method for making the same
US6470540B2 (en) 1999-04-13 2002-10-29 3M Innovative Properties Company Mechanical fastener and method for making the same
US6592800B1 (en) 1999-10-04 2003-07-15 3M Innovative Properties Company Apparatus and method for making a mechanical fastener

Similar Documents

Publication Publication Date Title
JPH022842U (ja)
JP2541532B2 (ja) 半導体モジュ―ル
JP2760627B2 (ja) 半導体装置
JP2641912B2 (ja) 格子配列形半導体素子パッケージ
JP2822446B2 (ja) 混成集積回路装置
JPS5980957A (ja) 半導体装置
JP2766361B2 (ja) 半導体装置
JPH04155856A (ja) 混成集積回路装置およびその製造方法
JPH0778938A (ja) 複合半導体装置及びその製造方法
JP3152207B2 (ja) 半導体装置
JPS5835952A (ja) 半導体集積回路装置
JP2919010B2 (ja) 半導体集積回路実装構造
KR100206975B1 (ko) 반도체 패키지
JPS6081852A (ja) 半導体装置
JPH02116152A (ja) 混成集積回路装置
JPH08186196A (ja) 半導体装置の実装構造
JPS63237535A (ja) 混成集積回路
JPH04186755A (ja) リードフレーム
JPH04359464A (ja) 半導体装置
JPH0125227B2 (ja)
JPH01114003A (ja) 抵抗チップ
JPH03205837A (ja) 半導体装置
JPS5879741A (ja) 集積回路装置の接続方法
JPH03250788A (ja) 混成機能実装回路装置
JPS63155754A (ja) 配線基板