JPS638146Y2 - - Google Patents

Info

Publication number
JPS638146Y2
JPS638146Y2 JP1980029096U JP2909680U JPS638146Y2 JP S638146 Y2 JPS638146 Y2 JP S638146Y2 JP 1980029096 U JP1980029096 U JP 1980029096U JP 2909680 U JP2909680 U JP 2909680U JP S638146 Y2 JPS638146 Y2 JP S638146Y2
Authority
JP
Japan
Prior art keywords
switch
contact
lead frame
semiconductor device
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1980029096U
Other languages
English (en)
Other versions
JPS56132757U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1980029096U priority Critical patent/JPS638146Y2/ja
Publication of JPS56132757U publication Critical patent/JPS56132757U/ja
Application granted granted Critical
Publication of JPS638146Y2 publication Critical patent/JPS638146Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【考案の詳細な説明】 本考案はスイツチを組込んだ半導体集積回路に
関し、リードフレームにスイツチの接点を形成し
てスイツチ機構と半導体集積回路を一体に形成し
た半導体装置を提供することを目的とする。
本発明のスイツチを具えた半導体装置につい
て、第1図乃至第5図に基づき説明する。
第1図は本考案に係るスイツチを具えた半導体
装置の一実施例である。1は半導体装置、2はス
イツチのキー、3は端子ピンである。
第2図は本考案に係るスイツチの接点を具えた
リードフレーム4であり、外枠5に端子ピン3を
具えている。6はガイド孔であり、7は支持枠で
ある。端子ピン3の先端部である点線で囲まれた
部分8がスイツチの接点3a,3bを形成してい
る。接点3a,3bの他端3eはセラミツク基板
15に被着された半導体素子10と配線11によ
つて接続されている。尚、セラミツク基板15は
半導体素子10、或いは、チツプコンデンサ等の
回路素子が被着され集積回路を形成しており、端
子ピン3とその先端部のスイツチの固定接点部が
熱融着等の手段によつて、セラミツク基板15に
固着されている。
第3図はスイツチの接点部8を具えたリードフ
レームの他の実施例である。端子ピン3の先端部
3c,3dが接点であり、3gは端子ピン3の先
端部に半導体集積回路素子10等の回路素子を被
着する部分であり、端子ピン3の先端部3fと半
導体素子が配線11によつて接続されている。リ
ードフレームの形状は第2図及び第3図に限るこ
となく種々のものとなし得る。
次に、スイツチ機構について第4図と第5図に
基づき説明する。
第4図は、第2図の接点部8のスイツチ機構を
示す側面断面図である。9は外観形状が円筒形の
導電性ゴムで形成された弾性のある接点である。
端子ピン先端部の接点3bがスイツチの可動接点
9の中央に設けた突出部と接触しており、矢印方
向からの圧力によつて、導電性ゴムが歪み接点3
aと接触して可動接点9を介して接点3aと3b
が導通状態になる。
第5図は、樹脂モルードされたスイツチ機構の
一実施例を示す側面断面図であり、第3図のリー
ドフレームを用いた場合の実施例である。導電性
ゴムからなる接点9の突出部がセラミツク基板1
5に接触しており、接点9は係合体13に嵌合し
ており、係合体13はキー2を装着している。矢
印方向にキー2を押すことにより、接点9が歪ん
で接点3cと3dが接点9の介在によつて導通状
態となる。12はハウジングである。
本考案に係るスイツチを具えた半導体装置は、
セラミツク基板15に半導体装置10等の配線が
なされたリードフレーム4が接着され、リードフ
レーム4に形成されているスイツチの固定接点を
被う如く、可動接点が収納されているハウジング
12が接着された後、これらの部品を樹脂モール
ドしてスイツチ機構部品と半導体装置等の部品を
一体に樹脂成形したものである。
第6図は本考案に係る半導体装置1をプリント
基板14に取付けた使用状態を示す図である。1
6はパネルであつて開口部17がある。パネル1
6に固定された取付軸18に、半導体装置1が取
り付けられたプリント基板14が固定されて開口
部17にキー2が装着される。
本考案に係るリードフレームは、通常のコパー
ル板でよく、半導体装置1の形状はトランスフ
ア・モールドや種々のパツケージが可能である。
第5図に示したようにキー2を装着した係合体1
3に嵌合した接点9を収納しているハウジング1
2を予めセラミツク基板15に固定して樹脂モー
ルドする方法や、また、半導体集積回路が形成さ
れた基板を第5図のようなハウジング12内にキ
ーボードスイツチを形成して収納容器に装着し、
この収納容器と基板に固着された半導体集積回路
とを樹脂モールドしてスイツチを具えた半導体集
積回路を形成する。ハウジング12の底部が突起
部が形成され、固化した樹脂によつて半導体集積
回路10と共に固定される。
また、第4図及び第5図は導電性ゴムを接点9
に用いているが、これに限るものでなく、接点3
aと3b間、或いは、接点3cと3d間を短絡す
ることができるような例えば、板状の金属の接触
子を用いても良いことは明らかである。(図示せ
ず) 更に加えるに、第3図のリードフレームに示し
たように、端子ピン3の先端部3gに半導体素子
10を被着した場合、セラミツク基板15は接点
部8を除きかならずしも必要としない。勿論、半
導体集積回路等の回路素子が被着される基板はセ
ラミツク基板に限ることはないことは言うまでも
ない。
上述のように、本考案はスイツチを具えた半導
体装置であつて、リードフレームに接点部を設け
て集積回路に組み込んだことを特徴とするもので
ある。本考案に係る半導体装置は、電子ボリウム
のようにスイツチを押すことによつて電圧を可変
したり、AM受信からFM受信へと切換える等
種々の用途に適用することができる。このよう
に、スイツチと半導体集積回路とを一体に組込む
ことにより部品数を低減できるので小型に形成で
きると共に、実装時の組立作業工数を低減するこ
とができる。無論、リードフレームを用いている
ので量産化に優れた効果を奏することは明らかで
ある。
【図面の簡単な説明】
第1図は本考案に係るスイツチを具えた半導体
装置の斜視図、第2図及び第3図はスイツチの接
点を具えたリードフレームの平面図、第4図及び
第5図はスイツチの接点機構を示す側面断面図、
第6図は本考案に係る半導体装置の使用状態を示
す一実施例の側面図である。 1:半導体装置、2:キー、3:端子ピン、
4:リードフレーム、5:外枠、6:ガイド孔、
7:支持枠、8:接点部、9:接点、10:半導
体素子、11:配線、12:ハウジング、13:
係合体、14:プリント基板、15:セラミツク
基板、16:パネル、17:開口部、3a,3
b,3c,3d:接点。

Claims (1)

    【実用新案登録請求の範囲】
  1. 半導体集積回路素子と、基板と、該基板に接着
    され該半導体集積回路素子と配線がなされたリー
    ドフレームの内部端子と、該リードフレームの内
    部端子の少なくとも二つをスイツチの固定接点と
    しキーの押圧により該固定接点を短絡する可動接
    点が収納されたハウジングを該固定接点上に載置
    されて該基板と固定してなるスイツチとを樹脂モ
    ールドによつて同一パツケージに形成したことを
    特徴とするスイツチを具えた半導体装置。
JP1980029096U 1980-03-05 1980-03-05 Expired JPS638146Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1980029096U JPS638146Y2 (ja) 1980-03-05 1980-03-05

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1980029096U JPS638146Y2 (ja) 1980-03-05 1980-03-05

Publications (2)

Publication Number Publication Date
JPS56132757U JPS56132757U (ja) 1981-10-08
JPS638146Y2 true JPS638146Y2 (ja) 1988-03-10

Family

ID=29625004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1980029096U Expired JPS638146Y2 (ja) 1980-03-05 1980-03-05

Country Status (1)

Country Link
JP (1) JPS638146Y2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5732508B2 (ja) * 1974-01-28 1982-07-12
JPS5174758U (ja) * 1974-12-06 1976-06-11

Also Published As

Publication number Publication date
JPS56132757U (ja) 1981-10-08

Similar Documents

Publication Publication Date Title
US5159532A (en) Electronic control unit with multiple hybrid circuit assemblies integrated on a single common ceramic carrier
JP3099382B2 (ja) 小型発振器
JPS638146Y2 (ja)
JP3629811B2 (ja) 接続端子付配線基板
JPS6250063B2 (ja)
JPH07336125A (ja) 自動車ガラスアンテナ用回路モジュール及び自動車用ガラスアンテナ
JPH0422496Y2 (ja)
JP3867881B2 (ja) 半導体装置
JP2578399Y2 (ja) 半導体素子の並列実装構造
US4507710A (en) Electronic components and system carrier assembly
JPH0451486Y2 (ja)
JP2756166B2 (ja) モールド成形回路基板とその製造方法
JP2781890B2 (ja) 電磁継電器のベースの製造方法
JP2536568B2 (ja) リ―ドフレ―ム
JP2719459B2 (ja) 面実装用数字表示器およびその製造方法
JPH02125697A (ja) 電子部品
KR800001604B1 (ko) 전자 시계
JPH0450649Y2 (ja)
JP2515647Y2 (ja) 半導体パッケージの端子
KR900002354Y1 (ko) 혼성 집적회로 장치
JPH01113391U (ja)
JPS594642U (ja) 混成集積回路基板封止体
JPH0338867A (ja) 混成集積回路装置
JPH0467332B2 (ja)
JPS60153465U (ja) 電磁スイツチ装置