JPS63818B2 - - Google Patents

Description

【発明の詳細な説明】 (a) 発明の関連する技術分野 この発明は、電源部と信号供給部とを備える一
方のプリント配線基板に、電源部を独立に持たな
いマイクロコンピユータシステム等を実装した他
方のプリント配線基板をコネクタ接続する装置に
おいて、前記他方のプリント配線基板の信号入力
素子を保護する回路に関する。

(b) 発明の背景 小型化と携帯性を要求される一般的な電子機器
では、データの処理部と電源部および信号インタ
ーフエイス部とを別のプリント配線基板に実装
し、必要に応じてそれらをコネクタ接続するよう
にしている。

このように構成した装置では、通常、電源部お
よび信号インターフエイス部を実装した第１のプ
リント配線基板に、データ処理部を実装した第２
のプリント配線基板をコネクタ接続してから電源
をオンし、また電源をオフしてから第２のプリン
ト配線基板を外すようにする。このようにするの
は、コネクタ接続段階で第２のプリント配線基板
の信号入力素子に大きな逆バイアス電圧が印加さ
れないようにするためである。

第１図は、上記の手順で両基板を接続しなかつ
た場合の現象を説明する図である。同図におい
て、コネクタ１の左側は電源・信号インターフエ
イス部で、右側はデータ処理部である。データ処
理部の信号入力素子であるMOSトランジスタTR
１は、ゲート端子に保護用のダイオードＤを接続
している。通常、このMOSトランジスタTR１お
よびダイオードＤは、図示しない他の素子ととも
にICで構成されている。また、電源・信号イン
ターフエイス部の信号出力素子はオープンコレク
タのトランジスタTR２で構成される。

両方の基板を接続するコネクタ１は、両端に電
源端子部１ａ，１ｂを備え、それらの間に信号端
子部１ｉを備える。データ処理部はこの電源端子
部１ａ，１ｂを介して電圧供給を受け、信号端子
部１ｉを介して信号を受ける。なお、電源・信号
インターフエイス部には図示しない電源スイツチ
が設けられている。

以上の構成で、コネクタ１が接続される前に上
記電源スイツチが投入され、さらにコネクタ１の
接続が正常になされず、少なくともプラス電源端
子部１ａが接続されていてマイナス電源端子部１
ｂが接続されない状態が発生すると、図示する電
流が流れる。すなわち、プラス電源端子部１ａか
ら流入した電源ｉは、ICその他の回路部を通過
してダイオードＤ、信号端子部１ｉ、出力トラン
ジスタTRを流れる。その結果、ダイオードＤの
両端に順方向降下電圧が発生し、この電圧が逆バ
イアスとなつてMOSトランジスタTR１のゲート
に印加されるようになる。通常、MOSトランジ
スタTR１のゲート耐圧（逆バイアス耐圧）は、
0.3V程度である。したがつて、上記のようにし
て電流が流入すると、ダイオードＤの順方向降下
電圧で簡単にトランジスタTR１が破壊する訳で
ある。

このように、電源・信号インターフエイス側で
電源スイツチをオンにしたままコネクタ接続する
と、上記の状態の発生する時間が瞬間的であつて
も、簡単にデータ処理部の信号入力素子が破壊す
ることになる。

(c) 発明の目的 この発明の目的は、電源・信号インターフエイ
ス側の電源スイツチのオン、オフ状態にかかわら
ず、また、コネクタの接続の仕方が悪くても、デ
ータ処理部の信号入力素子が、異常ルートで発生
する破壊電圧から完全に保護される、プリント配
線基板の入力素子保護回路を提供することにあ
る。

(d) 発明の構成と効果 この発明は、コネクタ接続時に信号入力素子が
破壊するとき、すなわち入力保護ダイオードの両
端に順方向降下電圧が生じるときは、データ処理
部の電源端子間電圧が電源電圧より小さくなつて
いるということに着目してなされたものである。

この発明は、データ処理部が形成されるプリン
ト配線基板に、その基板の電源端子間電圧を検出
する電源端子間電圧検出手段を設け、また、電
源・信号インターフエイス部が形成されるプリン
ト配線基板に、コネクタを介して得られる前記電
源端子間電圧検出手段の出力電圧が一定値以下で
あるとき、および前記コネクタが非接続状態であ
るとき、前記電源・信号インターフエイス部の信
号出力素子を強制的にオフする信号出力素子制御
手段を設け、コネクタが非接続状態にあるとき、
およびデータ処理部の電源端子間電圧が一定の値
以下であるときに、信号出力素子をオフして入力
保護ダイオードに順方向電流が流入しないように
したものである。

この発明によれば、電源・信号インターフエイ
ス側の電源スイツチがオンしていても、コネクタ
が完全に接続されていなければ、すなわちプラス
電源端子部とマイナス電源端子部それぞれが両基
板間で相互に完全に接続されていなければ、信号
出力素子が強制的にオフされる。したがつて、上
記電源スイツチがオン状態にあつて且つコネクタ
の接続の仕方が良くない場合であつても、信号入
力素子が過大電圧から完全に保護されることにな
り、電源・信号インターフエイス側の電源スイツ
チが不要になるとともに、基板接続に注意を配る
必要がないという利点がある。

(e) 実施例の説明 第２図はこの発明の実施例の入力素子保護回路
を設けたバス用車載装置のブロツク図、第３図は
同装置のケース構成図を示す。

上記バス用車載装置は、車載バツテリ（図示せ
ず）から供給される電圧24Vを安定化した電圧
5Vに変換する電源部２０、および各バス停毎の
乗、降客や走行距離を検出する各種センサの出力
処理をおこなうセンサインターフエイス部２１を
備える電源・インターフエイス部２と、前記セン
サインターフエイス部２１からのデータを収集
し、必要な結果を出力するデータコレクタ部３と
から構成される。データコレクタ部３は、センサ
インターフエイス部２１からのデータを受ける
Ｉ／Ｏインターフエイス３０、マイクロプロセツ
サ３１、バツテリバツクアツプされたRAM３
２、プログラム格納用ROM３３のマイクロコン
ピユータシステムで構成され、Ｉ／Ｏインターフ
エイス３０はデータコレクタ部３の電源端子間電
圧を検出する後述の電源端子間電圧検出回路を含
んでいる。また、センサインターフエイス部２１
は上記電源端子間電圧検出回路からの制御信号に
基づいて信号出力素子のオンオフを制御する信号
出力素子制御回路を含んでいる。データコレクタ
部３は、コネクタ１の電源端子部１ａ，１ｂから
電源電圧を受け、信号端子部１ｃ〜１ｈから信号
データを受ける。また出力制御用端子部１ｍを介
して、Ｉ／Ｏインターフエイス３０内の上記電源
端子間電圧検出回路からセンサインターフエイス
部２１に、出力素子制御信号を送る。なお、第３
図において、データコレクタ部３は把手３ｂの取
りつけられた金属製のケース３ａ内に収納され、
また、電源・インターフエイス部２はデータコレ
クタ部３を内部にセツト出来るようにした金属製
のケース２ａ内に収納される。

次に、Ｉ／Ｏインターフエイス３０内の上記電
源端子間電圧検出回路と、センサインターフエイ
ス部２１内の上記信号出力素子制御回路とについ
て、第４図および第５図を参照して説明する。

第４図は電源端子間電圧検出回路と信号出力素
子制御回路の動作を説明する図であり、コネクタ
１のマイナス電源端子部１ｂが非接触状態にある
場合を示している。また第５図は電源端子間電圧
検出回路の具体的回路図である。

第４図において、データコレクタ部の電源端子
１ａ，１ｂ間の電圧を検出する電源端子間電圧検
出回路４（以下VCC′検出回路という）は、入力
部を上記電源端子部１ａ（VCC′ライン）、１ｂ（ア
ースライン）に接続し、出力部をトランジスタ
TR３のベースに接続している。VCC′検出回路
４は、第５図に示すように比較器４０と、同比較
器の入力側にブリツジ接続された抵抗Ｒ１〜Ｒ
３、およびツエナーダイオードZDとから構成さ
れる。以上の構成から明らかなように、比較器４
０の出力が「１」となるのは、次の(1)式の条件が
満足されたときである。

V1（ツエナー電圧）≦R3・VCC′／（R2＋R3）
……(1) そして、比較器４０の出力が「０」であるとき
はトランジスタTR３をオフし、コネクタ１の端
子部１ｍをハイにする。また、比較器４０の出力
が「１」であるときはトランジスタTR３をオン
し、コネクタ１の端子部1mをローにする。この
実施例では、比較器４０が「１」になるツエナー
電圧をVCC′＝4.5Vになる値に設定している。し
たがつてVCC′＝4.5V以下に低下すると、コネク
タ１の端子部１ｍをハイにして、以下に説明する
信号出力素子制御回路に信号出力素子を強制的に
オフする信号を送る。

電源・インターフエイス側に設けられ、信号出
力素子であるトランジスタTR２は、信号出力素
子制御回路５によつて制御される。信号出力素子
制御回路５は、コネクタ１の端子部１ｍからの制
御信号とセンサからの信号を入力し、そのノア条
件をとつて（ただし正論理）上記トランジスタ
TR２に出力するノアゲート５０と、上記端子部
１ｍからの制御信号入力側をVCCにプルアツプ
するプルアツプ抵抗Ｒ４とから構成される。

次に、以上の構成でコネクタ１を接続しようと
するときの動作を説明する。

コネクタ１を接続する前は、端子部１ｍはプル
アツプ抵抗Ｒ４によつてハイ（論理１）に設定さ
れている。したがつて信号出力素子のトランジス
タTR２はオンしない。コネクタ１を接続し、端
子部１ａ，１ｉおよび1mがデータコレクタ部３
と電源・インターフエイス部２間でそれぞれ接続
されると、第１図に示すように、ダイオードＤを
経路とする電流が流れようとする。しかし、この
とき電流が流れると前述のように電圧VCC′が
VCCより低くなるので、その電圧VCC′が
VCC′検出回路４によつてチエツクされることに
なる。そして、もしその電圧VCC′が4.5V以下で
あれば、トランジスタTR３がオンせずオフのま
まとなつてノアゲート５０を閉じたままにする。
したがつてトランジスタTR１を破壊する程度の
危険な電圧が、ダイオードＤの両端に発生する可
能性がある限り、信号出力素子制御回路５は、ト
ランジスタTR２の導通を禁止する。一方、上記
電圧VCC′が4.5Vを越える値であれば、VCC′検出
回路４はトランジスタTR３をオンする。トラン
ジスタTR３がオンすると、ノアゲート５０のオ
ープン条件がなくなり、センサからの信号に応じ
てトランジスタTR２がオン、オフ駆動する。こ
のようにして、トランジスタTR１のゲートに過
大電圧が印加されるのを防止する。なお、トラン
ジスタTR１のゲートに印加される破壊危険電圧
は概ね0.3V以上であるが、電流ｉが流れるとき
は、トランジスタTR２のコレクタ−エミツタ間
で約0.2Vの電圧降下がある。したがつて、トラ
ンジスタTR３をオンからオフに切り換える電圧
VCC′の値は、VCCを5Vとした場合、上記のよう
に4.5V、或いはそれ以上にする必要がある。

第６図はコネクタ１を接続した状態で電源をオ
ン、オフしたときの、トランジスタTR３の動作
状態を示す図である。図において点ｐ，ｑはトラ
ンジスタTR３の反転時であるが、このタイミン
グは、VCC′が4.5Vに達したときである。

上記の実施例では、信号出力素子制御回路とし
てノアゲートを利用したが、信号出力素子として
トランジスタTR２に代えて３ステートバツフア
を用いる場合は、その制御端子をコネクタ１の端
子部１ｍに直接接続することで、３ステートバツ
フア自身を信号出力素子制御回路として兼用する
ことが出来る。第７図にその回路図を示す。この
３ステートバツフアを用いれば、回路構成はさら
に簡単となる。

以上のように、VCC′検出回路でデータコレク
タ側の電源端子間電圧を検出し、コネクタ接続時
にその電圧が4.5V以下のレベルにあるかどうか
を判定することで電源・インターフエイス側の信
号出力素子を制御するようにしている。したがつ
て、信号出力素子がオンするときは、データコレ
クタ側の電源端子間電圧が絶対的に4.5Vを越え
るレベルにあるときと限定されるから、電源・イ
ンターフエイス側で電源スイツチをオンにしたま
ま、且つコネクタの接続操作が悪くても、トラン
ジスタTR１は完全に保護される。

【図面の簡単な説明】

第１図は、信号入力素子が破壊するときの動作
状態を説明する図である。第２図はこの発明の実
施例の入力素子保護回路を設けたバス用車載装置
のブロツク図、第３図は同装置のケース構成図を
示す。また、第４図は電源端子間電圧検出回路と
信号出力素子制御回路の動作を説明する図であ
り、コネクタ１のマイナス電源端子部１ｂが非接
触状態にある場合を示している。第５図は電源端
子間電圧検出回路の具体的回路図である。第６図
はコネクタ１を接続した状態で電源をオン、オフ
したときの、トランジスタTR３の動作状態を示
す図である。第７図は、信号出力素子制御回路の
他の例の回路図である。 １……コネクタ、２……電源・インターフエイ
ス部（第１のプリント配線基板）、３……データ
コレクタ部（第２のプリント配線基板）、４……
電源端子間電圧検出回路、５……信号出力素子制
御回路。

Claims (1)

【特許請求の範囲】
1. １ 信号出力素子としてオープンコレクタ素子ま
   たは３ステートバツフアを有するとともに電源供
   給端子をコネクタ部に備えた第１のプリント配線
   基板に、入力保護ダイオードを接続したMOSト
   ランジスタを信号入力素子とし、電源入力端子を
   コネクタ部に備えた第２のプリント配線基板をコ
   ネクタ接続する装置において、前記第２のプリン
   ト配線基板に設けられ、その基板の電源端子間電
   圧を検出する電源端子間電圧検出手段と、前記第
   １のプリント配線基板に設けられ、前記コネクタ
   を介して得られる前記電源端子間電圧検出手段の
   出力電圧が一定の値以下であるとき、および前記
   コネクタが非接続状態であるとき、前記信号出力
   素子を強制的にオフする信号出力素子制御手段と
   を備えてなる、プリント配線基板の入力素子保護
   回路。