JPS6384009A - 内部にフユ−ズを備えた可変値セラミツク・コンデンサ - Google Patents
内部にフユ−ズを備えた可変値セラミツク・コンデンサInfo
- Publication number
- JPS6384009A JPS6384009A JP62031291A JP3129187A JPS6384009A JP S6384009 A JPS6384009 A JP S6384009A JP 62031291 A JP62031291 A JP 62031291A JP 3129187 A JP3129187 A JP 3129187A JP S6384009 A JPS6384009 A JP S6384009A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- electrode
- terminal
- fuse
- tab
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/255—Means for correcting the capacitance value
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/14—Protection against electric or thermal overload
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、積層セラミック型コンデンサ（以下ＭＬＣと
いう）の改良に関する。コンピュータ、テレビジョン受
像礪等のような電子装置にあっては、集積回路デバイス
に結合する電源回路には特に多数のＭＬＣが、通常使用
される。ＭＬＣには多くの他の用途があるが、使用率が
高いのは、集積回路（１，Ｃ，という）デバイス、記憶
装置チップ等に結合した電源回路に発生するパルスを減
衰させるための減衰装置として使用されるものである。
いう）の改良に関する。コンピュータ、テレビジョン受
像礪等のような電子装置にあっては、集積回路デバイス
に結合する電源回路には特に多数のＭＬＣが、通常使用
される。ＭＬＣには多くの他の用途があるが、使用率が
高いのは、集積回路（１，Ｃ，という）デバイス、記憶
装置チップ等に結合した電源回路に発生するパルスを減
衰させるための減衰装置として使用されるものである。
ＭＬＣは、通常、セラミック誘電体材料からなる多くの
薄い層と、それらの層の間に配置される主権材料の層に
よって構成される。電源回路では、反対極性の電極が装
置の入力電源端子間に接続されて、前述した、パルス減
衰効果を果す。
薄い層と、それらの層の間に配置される主権材料の層に
よって構成される。電源回路では、反対極性の電極が装
置の入力電源端子間に接続されて、前述した、パルス減
衰効果を果す。
自動式ＭＩＣ製造技術は進歩したけれども、反対極性の
電極間に短絡回路が発生する可能性は依然存在する。そ
のような短絡回路は、加熱状態におけるセラミック材料
の変形によって、隣接電極層間におこるゆがみと接触に
よって生じる。そのほか、処理の途中におけるコンデン
サの誤った取扱いもまた、そのような短絡回路の他の原
因となる。
電極間に短絡回路が発生する可能性は依然存在する。そ
のような短絡回路は、加熱状態におけるセラミック材料
の変形によって、隣接電極層間におこるゆがみと接触に
よって生じる。そのほか、処理の途中におけるコンデン
サの誤った取扱いもまた、そのような短絡回路の他の原
因となる。
短絡回路となることによってコンデンサが故障するとき
は、大きな制御不可能な電流を生じて、電子装置の関連
素子に損傷を与えるが、装置に加わるそのような損傷は
診断が困難であり、また、その損傷の修理には費用がか
かる。
は、大きな制御不可能な電流を生じて、電子装置の関連
素子に損傷を与えるが、装置に加わるそのような損傷は
診断が困難であり、また、その損傷の修理には費用がか
かる。
また、当業者には周知のように、ＭＬＣのキャパシタン
スの値は、回路の要求に従って選択されなければならな
い。回路パラメータは広範囲に変化するので、ＭＬＣの
製造業者は、広い範囲の値をもつコンデンサを製造する
ことを余儀なくされる。そのような方法では、コンデン
サ内に組込まれる層の数、電極面積の寸法及び構成、及
びモノリシック・セラミック装置自体の構成がキャパシ
タンスの値ごとに異なるものとなる。プリント配線盤へ
の８！ｉ層コンデンサの取付けは大部分自動的処理であ
り、また、コンデンサの位置を定めるのに使用される用
具は、積層コンデンサの寸法が相異する多くの場合には
、調整しなければならないので、コンデンサ本体の寸法
は一定であって、そのキャパシタンスの値が所望の値と
なるように変化できるものを提供することが極めて望ま
しい。
スの値は、回路の要求に従って選択されなければならな
い。回路パラメータは広範囲に変化するので、ＭＬＣの
製造業者は、広い範囲の値をもつコンデンサを製造する
ことを余儀なくされる。そのような方法では、コンデン
サ内に組込まれる層の数、電極面積の寸法及び構成、及
びモノリシック・セラミック装置自体の構成がキャパシ
タンスの値ごとに異なるものとなる。プリント配線盤へ
の８！ｉ層コンデンサの取付けは大部分自動的処理であ
り、また、コンデンサの位置を定めるのに使用される用
具は、積層コンデンサの寸法が相異する多くの場合には
、調整しなければならないので、コンデンサ本体の寸法
は一定であって、そのキャパシタンスの値が所望の値と
なるように変化できるものを提供することが極めて望ま
しい。
なおまた、故障時には、短絡状態に故障するのではなく
、“開放″状態に故障するコンデンサを提供することも
極めて望ましい。
、“開放″状態に故障するコンデンサを提供することも
極めて望ましい。
さらにまた、隣接層の間に短絡が生じたときに、隣接電
極層の間に単に、開放回路、又は短絡回路を形成するよ
りも、回路には、依然キャパシタンスの値を与えるよう
に動作するコンデンサを提供することが望ましいことは
、当業者が理解するであろう。
極層の間に単に、開放回路、又は短絡回路を形成するよ
りも、回路には、依然キャパシタンスの値を与えるよう
に動作するコンデンサを提供することが望ましいことは
、当業者が理解するであろう。
（従来の技術）
反対極性のコンデンサ層間に生じる短絡の結果による損
傷を除去又は最小にするための多くの手段が提案されて
いる。１つの例は、フユーズを結合したモノリシック・
セラミック・コンデンサを提供すること（米国特許第４
１０７７５９号及び第４１９３１０６号）が提案されて
いる。他の例としては、フユーズを組込み又はフユーズ
を結合した種々のコンデンサが次の米国特許に示されて
いる。
傷を除去又は最小にするための多くの手段が提案されて
いる。１つの例は、フユーズを結合したモノリシック・
セラミック・コンデンサを提供すること（米国特許第４
１０７７５９号及び第４１９３１０６号）が提案されて
いる。他の例としては、フユーズを組込み又はフユーズ
を結合した種々のコンデンサが次の米国特許に示されて
いる。
第 ２，２１６，５５８号 第 ２，２１６，５
５９号第２．７０４．３４１号 第３，２３６，９
７６号第３，２４９，８３５号 第 ３，５７９，
０６１号第 ３，５７９，０６２号 第 ３，６３
８，０８３号第４．１０７．７６２号 第４，１５０
，４１９号第 ４，１８６，４１７号 第 ４，
４４２，４７３号上記に引用した特許による方法に代る
ものとしてプリント配線盤にフユーズを取付け、このプ
リン１〜配線盤にコンデンサを接続することが提案され
ている。そのような方法を採用している従来技術の代表
的な例には次の米国特許がある。
５９号第２．７０４．３４１号 第３，２３６，９
７６号第３，２４９，８３５号 第 ３，５７９，
０６１号第 ３，５７９，０６２号 第 ３，６３
８，０８３号第４．１０７．７６２号 第４，１５０
，４１９号第 ４，１８６，４１７号 第 ４，
４４２，４７３号上記に引用した特許による方法に代る
ものとしてプリント配線盤にフユーズを取付け、このプ
リン１〜配線盤にコンデンサを接続することが提案され
ている。そのような方法を採用している従来技術の代表
的な例には次の米国特許がある。
第 ３．５００．２７６号 第 ３，６９９，３
９５号第 ４，０４２，９５０号 第 ４，０７
２，９７６号第 ４．３４２．９７７号 第 ４
，３９４，６３９号上記の特許に示されているフユーズ
装置は、その組立てに、複雑な製造方法が必要であるこ
とが主な理由で、あまり商業的に採用されていない。
９５号第 ４，０４２，９５０号 第 ４，０７
２，９７６号第 ４．３４２．９７７号 第 ４
，３９４，６３９号上記の特許に示されているフユーズ
装置は、その組立てに、複雑な製造方法が必要であるこ
とが主な理由で、あまり商業的に採用されていない。
（発明の要約と目的）
本発明は、通常の製造技術にほんのわずかな変更を加え
ることしか必要としない製造方法の１つの工程として製
作できる内部フユーズをコンデンサが備えていることを
特徴とする新らしいモノリシック・セラミック・コンデ
ンサを提供する。本発明は、また、内部に短絡回路を生
じるとき、“開放″状態となって故障するか、又は故障
電極グループは回路から除外するが、その他の電極グル
ープは回路内に保持することによって残存キャパシタン
スを維持するように動作するモノリシック・セラミック
・コンデンサを提供する。
ることしか必要としない製造方法の１つの工程として製
作できる内部フユーズをコンデンサが備えていることを
特徴とする新らしいモノリシック・セラミック・コンデ
ンサを提供する。本発明は、また、内部に短絡回路を生
じるとき、“開放″状態となって故障するか、又は故障
電極グループは回路から除外するが、その他の電極グル
ープは回路内に保持することによって残存キャパシタン
スを維持するように動作するモノリシック・セラミック
・コンデンサを提供する。
本発明は、さらにまた、フェールセーフ（多重安全）の
特徴をもち、モノリス（ｍｏｎｏｌ １ｔｈ）のキャパ
シタンス値が比較的広い笥囲内で精密に選択できる手段
を含んでいるモノリシック・セラミック・コンデンサを
提供する。
特徴をもち、モノリス（ｍｏｎｏｌ １ｔｈ）のキャパ
シタンス値が比較的広い笥囲内で精密に選択できる手段
を含んでいるモノリシック・セラミック・コンデンサを
提供する。
本発明は、さらに、内部フユーズを含み、フェールセー
フ特性をもつコンデンサを含む電源減衰回路で、内部フ
ユーズの抵抗増加効果を最小とする回路を提供する。
フ特性をもつコンデンサを含む電源減衰回路で、内部フ
ユーズの抵抗増加効果を最小とする回路を提供する。
特に、本発明は、第１グループ及び第２グループの電極
を備えるモノリシック・セラミック・コンデンサであっ
て、第１グループの電極は、通常、モノリスの第１面ま
で延びており、また第２グループの電極は、モノリスの
第２面まで延びるタブ、すなわち、延長部を含むものを
提供する。コンデンサは導電材料を混入したセラミック
層を含み、その導電材料は電極を形成するのに使用した
ものと同一の材料を含むことが好ましく、またコンデン
サは、モノリスの第２面へ延びる第２グループの電極の
タブと重なり合う第１タブとモノリスの第３面まで延び
る第２タブとを含み、前記タブ対の間には狭い断面積の
領域を介在させておく。
を備えるモノリシック・セラミック・コンデンサであっ
て、第１グループの電極は、通常、モノリスの第１面ま
で延びており、また第２グループの電極は、モノリスの
第２面まで延びるタブ、すなわち、延長部を含むものを
提供する。コンデンサは導電材料を混入したセラミック
層を含み、その導電材料は電極を形成するのに使用した
ものと同一の材料を含むことが好ましく、またコンデン
サは、モノリスの第２面へ延びる第２グループの電極の
タブと重なり合う第１タブとモノリスの第３面まで延び
る第２タブとを含み、前記タブ対の間には狭い断面積の
領域を介在させておく。
第１グループの電極は通常の方法で成端される。
第２グループの電極の選択された数のタブはモノリスの
第２面の第１タブに接続されるが、前記タブに接続され
るタブの数が装置のキャパシタンスを制御する。モノリ
スの第３面まで延びるタブに対しても成端が行われるの
で、前記第３面上の成端が、フユーズのように動作する
狭い断面積部分の媒質を介して、第２グループの電極と
電気的に接続されることがわかるであろう。コンデンサ
は、モノリスの第１面の第１電極グループへの成端、第
２面上の第２グループの電極へ延びるタブに対する成端
、及びモノリスの第３面上のタブに接続される成端で、
フユーズ部分を介して第２グルーブの電極に接続される
成端の、３種の成端を含む。
第２面の第１タブに接続されるが、前記タブに接続され
るタブの数が装置のキャパシタンスを制御する。モノリ
スの第３面まで延びるタブに対しても成端が行われるの
で、前記第３面上の成端が、フユーズのように動作する
狭い断面積部分の媒質を介して、第２グループの電極と
電気的に接続されることがわかるであろう。コンデンサ
は、モノリスの第１面の第１電極グループへの成端、第
２面上の第２グループの電極へ延びるタブに対する成端
、及びモノリスの第３面上のタブに接続される成端で、
フユーズ部分を介して第２グルーブの電極に接続される
成端の、３種の成端を含む。
このようにして、コンデンサを選択的に通常の方法で使
用するか又は内部にフユーズを設けたデバイスとして使
用することができる。
用するか又は内部にフユーズを設けたデバイスとして使
用することができる。
本発明による、別の好適配置では、第２グループの電極
を２つの別個の電極面に分割して、その別個の電極の電
極タブをモノリスの対向面まで延長させておく。この配
置では、セラミック層は第２電極グループのそれぞれの
タブと重なり合う一対のタブを使用して、第１及び第２
のフユーズ素子は、フユーズ素子に接続される成端と第
２グループの電極のそれぞれのタブとの間に配置される
。
を２つの別個の電極面に分割して、その別個の電極の電
極タブをモノリスの対向面まで延長させておく。この配
置では、セラミック層は第２電極グループのそれぞれの
タブと重なり合う一対のタブを使用して、第１及び第２
のフユーズ素子は、フユーズ素子に接続される成端と第
２グループの電極のそれぞれのタブとの間に配置される
。
このような配置にすることによって、フユーズ素子の一
方が開放しても、このデバイスは第１グループの電極に
よって１ｑられるキャパシタンス効果を保持することが
可能であり、また、フユーズ素子の成端に接続されたま
）になっている第２グループの電極の部分は、依然動作
することが可能である。この型式の実施例ではキャパシ
タンスを特定の広い範囲内に変化させることが可能であ
り、また、キャパシタンスは回路に接続される第２グル
ープの電極の半分の層の数によって正確に決定できる。
方が開放しても、このデバイスは第１グループの電極に
よって１ｑられるキャパシタンス効果を保持することが
可能であり、また、フユーズ素子の成端に接続されたま
）になっている第２グループの電極の部分は、依然動作
することが可能である。この型式の実施例ではキャパシ
タンスを特定の広い範囲内に変化させることが可能であ
り、また、キャパシタンスは回路に接続される第２グル
ープの電極の半分の層の数によって正確に決定できる。
本発明は、また、前述したコンデンサを集積回路デバイ
ス、又は記憶装置チップのｆｆｉ＆入力端子に対する減
衰コンデンサとして使用する回路配置を得ることを目標
とした。コンデンサはそのような回路に使用すると極め
て有利である。そのような回路では１．Ｃ，デバイスへ
の入力電流はコンデンサのフユーズを含む端子を通して
流すか、又はフユーズを使用しないでコンデンサの成端
に直接接続できるので、フユーズに含まれる内部抵抗を
避けることによってコンデンサの効率を増加することが
できる。
ス、又は記憶装置チップのｆｆｉ＆入力端子に対する減
衰コンデンサとして使用する回路配置を得ることを目標
とした。コンデンサはそのような回路に使用すると極め
て有利である。そのような回路では１．Ｃ，デバイスへ
の入力電流はコンデンサのフユーズを含む端子を通して
流すか、又はフユーズを使用しないでコンデンサの成端
に直接接続できるので、フユーズに含まれる内部抵抗を
避けることによってコンデンサの効率を増加することが
できる。
従って本発明の目的は、内部にフユーズを設けた可変値
セラミック・コンデンサ及びそのコンデンサを利用する
回路を提供することである。本発明の他の目的は、通常
のセラミック・コンデンサ製造方法によって製造するこ
とのできる前述した型式のコンデンサを提供することで
ある。本発明の別の目的は、前述の型式のコンデンサで
あって、故障時には、短絡回路状態ではなく、開放回路
状態となるコンデンサを提供することである。さらに、
本発明の他の目的は前述した型式のコンデンサであって
、コンデンサの素子が短絡回路となっても、キャパシタ
ンスの一定百分率値は保持されるコンデンサを提供する
ことである。なおまた、本発明の他の目的は、電源と１
．Ｃ，デバイスを含む回路でコンデンサが１．Ｃ，デバ
イスの電源端子に並列に接続されるものであって、コン
デンサのフユーズ素子はコンデンサの充電状態のときだ
け回路内に挿入され、１．Ｃ，への電源はコンデンサの
電極から直接ｌｌ１ｆｉされるので、コンデンサのフユ
ーズ素子からは挿入抵抗が生じないことを特徴とする前
記の回路を提供することである。
セラミック・コンデンサ及びそのコンデンサを利用する
回路を提供することである。本発明の他の目的は、通常
のセラミック・コンデンサ製造方法によって製造するこ
とのできる前述した型式のコンデンサを提供することで
ある。本発明の別の目的は、前述の型式のコンデンサで
あって、故障時には、短絡回路状態ではなく、開放回路
状態となるコンデンサを提供することである。さらに、
本発明の他の目的は前述した型式のコンデンサであって
、コンデンサの素子が短絡回路となっても、キャパシタ
ンスの一定百分率値は保持されるコンデンサを提供する
ことである。なおまた、本発明の他の目的は、電源と１
．Ｃ，デバイスを含む回路でコンデンサが１．Ｃ，デバ
イスの電源端子に並列に接続されるものであって、コン
デンサのフユーズ素子はコンデンサの充電状態のときだ
け回路内に挿入され、１．Ｃ，への電源はコンデンサの
電極から直接ｌｌ１ｆｉされるので、コンデンサのフユ
ーズ素子からは挿入抵抗が生じないことを特徴とする前
記の回路を提供することである。
（実施例）
第１図に示したように、モノリシック・セラミック・コ
ンデンサ１０は、多数の交互に配置した活性層１１及び
１２を含みそれぞれの活性層１１及び１２はそれぞれ反
対極性の１Ｍ領域１３及び１４を担持する。それぞれの
層１１及び１２は、チタン酸バリウムのようなセラミッ
ク誘電体材料、又は高い誘電率をもつ他の適当な材料に
よって構成される。電極１３及び１４は通常、粒子状の
金属を含むインキをセラミック層に塗布することによっ
て得られる金属を含む。
ンデンサ１０は、多数の交互に配置した活性層１１及び
１２を含みそれぞれの活性層１１及び１２はそれぞれ反
対極性の１Ｍ領域１３及び１４を担持する。それぞれの
層１１及び１２は、チタン酸バリウムのようなセラミッ
ク誘電体材料、又は高い誘電率をもつ他の適当な材料に
よって構成される。電極１３及び１４は通常、粒子状の
金属を含むインキをセラミック層に塗布することによっ
て得られる金属を含む。
コンデンサを製造する方法は、あらゆる点で一般的なも
のであって本発明のいかなる部分も構成しない。通常の
製造方法としては、重合結合剤中に懸濁状に保持する“
グリーン（ｇｒｅｅｎ ） ”セラミック粒子の薄い層
を平らな面上に抽出して、溶剤を取除いて薄い柔軟な薄
片をつくり、この薄片に、多くの電極設計を用い、パラ
ジウムのような耐熱負金属を含む電極化インキを使用し
て印刷し、多数の印刷した薄片を所定の向きに互いに重
ね合わせたのち、所定の切断線によって薄片をさいの目
に切って、いわゆるグリーン・コンデンサを形成する。
のであって本発明のいかなる部分も構成しない。通常の
製造方法としては、重合結合剤中に懸濁状に保持する“
グリーン（ｇｒｅｅｎ ） ”セラミック粒子の薄い層
を平らな面上に抽出して、溶剤を取除いて薄い柔軟な薄
片をつくり、この薄片に、多くの電極設計を用い、パラ
ジウムのような耐熱負金属を含む電極化インキを使用し
て印刷し、多数の印刷した薄片を所定の向きに互いに重
ね合わせたのち、所定の切断線によって薄片をさいの目
に切って、いわゆるグリーン・コンデンサを形成する。
イのグリーン・コンデンサを加熱して、有殿質成分を取
除いたのち、焼結して、モノリシック・セラミック・コ
ンデンサを形成する。
除いたのち、焼結して、モノリシック・セラミック・コ
ンデンサを形成する。
本発明によると、層１２の電極構成部分１４は、第１グ
ループの電極を含み、第１グループの電極は、終端まで
延びる縁部分１５を備えて層１２の下方縁１６において
露出する（第２図及び第３Ｂ図）。下方縁１６は、モノ
リス１０の第１面すなわち底面１７と一致する（第１図
）。電極構成部分１４の他のすべての縁は、セラミック
層１２の縁から離れていることに留意ありたい。層１１
の電極領域１３は縁１８に対する部分を除いて、セラミ
ック層のすべての縁から離れており、電極領域１３はモ
ノリスの第２面２０’ に延びる縁１８に位置２０で露
出する横方向のタブ１９を含む。
ループの電極を含み、第１グループの電極は、終端まで
延びる縁部分１５を備えて層１２の下方縁１６において
露出する（第２図及び第３Ｂ図）。下方縁１６は、モノ
リス１０の第１面すなわち底面１７と一致する（第１図
）。電極構成部分１４の他のすべての縁は、セラミック
層１２の縁から離れていることに留意ありたい。層１１
の電極領域１３は縁１８に対する部分を除いて、セラミ
ック層のすべての縁から離れており、電極領域１３はモ
ノリスの第２面２０’ に延びる縁１８に位置２０で露
出する横方向のタブ１９を含む。
層１１及び１２は第３Ａ図及び第３Ｂ図に示したように
、電極が設けてあり、これらの層が交互に積重ねられて
モノリス１ｏを構成するものであって、モノリス１０に
は、通常、５０又はそれ以上のそのような層が含まれる
ことを理解されたい。
、電極が設けてあり、これらの層が交互に積重ねられて
モノリス１ｏを構成するものであって、モノリス１０に
は、通常、５０又はそれ以上のそのような層が含まれる
ことを理解されたい。
本発明に従って、モノリスの面２１は、セラミック層２
１′で画定されており、セラミック層２１′の内面には
導電領域パターン２２が設けてある。その領域２２は層
２１′中に配置される側方タブ２３を含み、このタブ２
３は、層の積重ね状態では層１１のタブ１９と重なり合
うようになっている。ＭＩ Ｍ領域パターン２２は、フ
ユーズのように動作する狭い断面積領域２４を含み、こ
の狭い断面積領域２４は層２１′の縁部分２６で露出す
る終端タブ２５に電気的に接続されている。
１′で画定されており、セラミック層２１′の内面には
導電領域パターン２２が設けてある。その領域２２は層
２１′中に配置される側方タブ２３を含み、このタブ２
３は、層の積重ね状態では層１１のタブ１９と重なり合
うようになっている。ＭＩ Ｍ領域パターン２２は、フ
ユーズのように動作する狭い断面積領域２４を含み、こ
の狭い断面積領域２４は層２１′の縁部分２６で露出す
る終端タブ２５に電気的に接続されている。
種々な１１Ｍ１１．１２及び２１′のモノリス１゜中に
おける位置は、第１図及び第２図を見れば容易にわかる
であろう。これらの図から明らかなように、電極１４の
縁部分１５はモノリスの第１面、すなわち底面１７で露
出されており、また電極１３のタブ部１９の端２０と層
２１′のタブ２３の端とは、すべて、モノリスの第２面
、すなわち前面２０′で位置が重なり合って露出される
。同様に、層２１′の成端タブ２５は、モノリスの第３
面、すなわち上面３１で露出される。
おける位置は、第１図及び第２図を見れば容易にわかる
であろう。これらの図から明らかなように、電極１４の
縁部分１５はモノリスの第１面、すなわち底面１７で露
出されており、また電極１３のタブ部１９の端２０と層
２１′のタブ２３の端とは、すべて、モノリスの第２面
、すなわち前面２０′で位置が重なり合って露出される
。同様に、層２１′の成端タブ２５は、モノリスの第３
面、すなわち上面３１で露出される。
第１図に示したモノリスへの成端は、次のように実行さ
れる。第１成端３２はモノリスの、底面１７上に形成さ
れ、この成端３２は電極１４の縁部分１５と電気的に接
触する。第２成端３３は、モノリスの前面２０′上で電
極層１３の側方タブ１９と層２１′のタブ２３との重な
り合った位置に形成される。成端３３は、選択的にモノ
リスの面２０’の全体の寸法にわたって形成することが
できるが、その場合には、電Ｖｉ層１３のそれぞれがコ
ンデンサの素子として利用される。別の方法として適当
なマスキング技術によって、成＠３３は、第１図に示し
たように、タブ２３から始まって面２０’全体の寸法よ
り小さい範囲内に形成されることがあるが、この場合に
は、全体の電極１３よりは少ない電極がコンデンサの活
性電極として含まれることになる。後者の場合、コンデ
ンサの値はすべての電極１３が成端３３に接続される場
合よりも小さくなることがわかるであろう。
れる。第１成端３２はモノリスの、底面１７上に形成さ
れ、この成端３２は電極１４の縁部分１５と電気的に接
触する。第２成端３３は、モノリスの前面２０′上で電
極層１３の側方タブ１９と層２１′のタブ２３との重な
り合った位置に形成される。成端３３は、選択的にモノ
リスの面２０’の全体の寸法にわたって形成することが
できるが、その場合には、電Ｖｉ層１３のそれぞれがコ
ンデンサの素子として利用される。別の方法として適当
なマスキング技術によって、成＠３３は、第１図に示し
たように、タブ２３から始まって面２０’全体の寸法よ
り小さい範囲内に形成されることがあるが、この場合に
は、全体の電極１３よりは少ない電極がコンデンサの活
性電極として含まれることになる。後者の場合、コンデ
ンサの値はすべての電極１３が成端３３に接続される場
合よりも小さくなることがわかるであろう。
成端３３は実際上は極めて薄い層であるが、わかり易く
するために実質的な厚さをもたせて図示したものであっ
て、この成端３３は、スパッタ技術によって形成するこ
とが選択的に好ましい。モノリスの面２０’ を適当に
マスキングすることによって、成端に接触する層の数、
従って、コンデンサの値は、狭い許容値内に制御するこ
とができる。
するために実質的な厚さをもたせて図示したものであっ
て、この成端３３は、スパッタ技術によって形成するこ
とが選択的に好ましい。モノリスの面２０’ を適当に
マスキングすることによって、成端に接触する層の数、
従って、コンデンサの値は、狭い許容値内に制御するこ
とができる。
別の成端３４が、層２１′の終端タブ２５に接触して、
第３面、すなわち、上面３１に設けられる。通常の実施
方法では、側面層１２に対してセラミック層４０を配置
して保ｙ１ｍ境を定める。成端３２．３３及び３４は、
通常、出力導線に接続され、その後にコンデンサが気密
封入重合体組成に封入される。
第３面、すなわち、上面３１に設けられる。通常の実施
方法では、側面層１２に対してセラミック層４０を配置
して保ｙ１ｍ境を定める。成端３２．３３及び３４は、
通常、出力導線に接続され、その後にコンデンサが気密
封入重合体組成に封入される。
第１図から明かなように本発明によるコンデンサを成端
３２及び３４を利用する回路に接続して狭い断面積領ｌ
ｉｉ！２４がコンデンサの回路に直列に入るフユーズつ
きコンデンサとして利用し、又は成端３２及び３３を利
用することによって通常のコンデンサとして、利用する
ことができる。
３２及び３４を利用する回路に接続して狭い断面積領ｌ
ｉｉ！２４がコンデンサの回路に直列に入るフユーズつ
きコンデンサとして利用し、又は成端３２及び３３を利
用することによって通常のコンデンサとして、利用する
ことができる。
さらに別の回路への応用を、第６図に開示したが、この
図にはコンデンサ１０を略図で示しである。第６図に示
したように、１．ｃ、チップ５０はコンデンサ１０と接
続して使用され、コンデンサ１ｏが１．Ｃ，の電源にお
ける電圧スパイクを減衰させる８置として作用する。特
に、１．Ｃ。
図にはコンデンサ１０を略図で示しである。第６図に示
したように、１．ｃ、チップ５０はコンデンサ１０と接
続して使用され、コンデンサ１ｏが１．Ｃ，の電源にお
ける電圧スパイクを減衰させる８置として作用する。特
に、１．Ｃ。
の端子４１は正の電源入力端子を表わし、端子４２は１
．Ｃ，チップ５０の接地端子を表わす。この回路では、
電源電圧は導線４３を介して、コンデンサの成端３４に
加えられる。１．Ｃ，チップへの正の入力端子４１はコ
ンデンサの成端３３に接続されているので、電源からの
電圧は狭い断面積部分、すなわち、フユーズ部材２４を
通り、成端３３から外へ出て１．Ｃ，デバイスの入力端
子４１に達することがわかる。コンデンサの成端３２と
１．Ｃ，デバイスの端子４２は接地線に接続される。図
示した回路は、１．Ｃ，デバイスの内部コンデンサが外
部コンデンサ１０から、狭い断面積領域２４の抵抗を介
在させないで大電流充電を得ることができるという特別
の利点がある。しかしながら、狭い断面積領域２４が電
源電圧からの導線４３と１．Ｃ，チップとの間に配置さ
れるので、コンデンサ又はコンデンサ以後の回路素子、
すなわち１．Ｃ，デバイス自体に短絡がおこるとき、１
．Ｃ，チップ及びその付属部品を保護する。
．Ｃ，チップ５０の接地端子を表わす。この回路では、
電源電圧は導線４３を介して、コンデンサの成端３４に
加えられる。１．Ｃ，チップへの正の入力端子４１はコ
ンデンサの成端３３に接続されているので、電源からの
電圧は狭い断面積部分、すなわち、フユーズ部材２４を
通り、成端３３から外へ出て１．Ｃ，デバイスの入力端
子４１に達することがわかる。コンデンサの成端３２と
１．Ｃ，デバイスの端子４２は接地線に接続される。図
示した回路は、１．Ｃ，デバイスの内部コンデンサが外
部コンデンサ１０から、狭い断面積領域２４の抵抗を介
在させないで大電流充電を得ることができるという特別
の利点がある。しかしながら、狭い断面積領域２４が電
源電圧からの導線４３と１．Ｃ，チップとの間に配置さ
れるので、コンデンサ又はコンデンサ以後の回路素子、
すなわち１．Ｃ，デバイス自体に短絡がおこるとき、１
．Ｃ，チップ及びその付属部品を保護する。
本発明によるコンデンサの別の実施例を第４図、第５Ａ
図、第５Ｂ図及び第５Ｃ図に示した。第４図、第５Ａ図
、第５Ｂ図、及び第５Ｃ図に示した実施例では、同様の
部品には、同様の参照番号を付してあり、層１１の電極
は２個の別個の電極領域、すなわち１３ａ及び１３ｂに
分割しである。
図、第５Ｂ図及び第５Ｃ図に示した。第４図、第５Ａ図
、第５Ｂ図、及び第５Ｃ図に示した実施例では、同様の
部品には、同様の参照番号を付してあり、層１１の電極
は２個の別個の電極領域、すなわち１３ａ及び１３ｂに
分割しである。
電極領域１３ａは、側方タブ１９ａを経由してコンデン
サの第２面２０′まで延びる。電極領域１３ｂは側方成
端タブ１９ｂを経由してコンデンサ６０の第４面まで延
びる。セラミック外面層２１ａは、第５Ｃ図に示したよ
うに、側方成端タブ２３ａ及び２３ｂを含むが、これら
のタブはモノリスのＭＡ重ね状態では、それぞれ、側方
タブ１９ａ及び１９ｂと重なり合う。層２１ａには成端
棒５１を含み、この棒が層２１ａの全体の幅に延びてい
るものが好ましい。第１フユーズ、すなわち、狭い断面
積領域２４ａは、側方タブ２３ａと棒５１との間に接続
される。第２７ユーズ、すなわち、狭い断面積領域２４
ｂは、側方タブ２３ｂと棒５１との間に接続される。
サの第２面２０′まで延びる。電極領域１３ｂは側方成
端タブ１９ｂを経由してコンデンサ６０の第４面まで延
びる。セラミック外面層２１ａは、第５Ｃ図に示したよ
うに、側方成端タブ２３ａ及び２３ｂを含むが、これら
のタブはモノリスのＭＡ重ね状態では、それぞれ、側方
タブ１９ａ及び１９ｂと重なり合う。層２１ａには成端
棒５１を含み、この棒が層２１ａの全体の幅に延びてい
るものが好ましい。第１フユーズ、すなわち、狭い断面
積領域２４ａは、側方タブ２３ａと棒５１との間に接続
される。第２７ユーズ、すなわち、狭い断面積領域２４
ｂは、側方タブ２３ｂと棒５１との間に接続される。
第４図及び第５Ｃ図から明かなように、側方成端３３ａ
は側方タブ１９ａをタブ２３ａに接続し、また狭い断面
積領ｔｉ１２４ａを介して成端棒５１にも接続する。同
様に、側方成端３３ｂはタブ２３ｂを狭い断面積領域２
４ｂを介して成端棒５１に接続する。
は側方タブ１９ａをタブ２３ａに接続し、また狭い断面
積領ｔｉ１２４ａを介して成端棒５１にも接続する。同
様に、側方成端３３ｂはタブ２３ｂを狭い断面積領域２
４ｂを介して成端棒５１に接続する。
第４図に示した装置は、すぐれた利点をもつ。
狭い断面積の２つの通路２４ａ及び２４ｂが設けてある
ことによって、電極１３ａ及び１３ｂに対する内部抵抗
は減少する。側方成端３３ａ及び３３ｂの規模、すなわ
ち、長さは独立して制御できるので、デバイスのキャパ
シタンスの特に高度のｆｔｉ制御が可能になる。また、
電１ｆ１層１４と電極層１３ａ又は１３ｂのいずれかの
間に短絡が発生するときは、大きな電流の流れは、狭い
断面積領ｌＩｉ！２４ａ又は２４ｂのどちらか一方に限
られるので、その結果として、狭い断面積ｆＲ’１ｉ１
．２４ ａ及び２４ｂで定まるフユーズの開放となるこ
とは明かである。また、そのような領域のどちらか一方
が開放しても、狭い断面積領域の１つにより、継続され
るキャパシタンスは依然骨られるので、コンデンサの挿
入された回路として最初のキャパシタンスの一部分を保
持した状態で残存する。
ことによって、電極１３ａ及び１３ｂに対する内部抵抗
は減少する。側方成端３３ａ及び３３ｂの規模、すなわ
ち、長さは独立して制御できるので、デバイスのキャパ
シタンスの特に高度のｆｔｉ制御が可能になる。また、
電１ｆ１層１４と電極層１３ａ又は１３ｂのいずれかの
間に短絡が発生するときは、大きな電流の流れは、狭い
断面積領ｌＩｉ！２４ａ又は２４ｂのどちらか一方に限
られるので、その結果として、狭い断面積ｆＲ’１ｉ１
．２４ ａ及び２４ｂで定まるフユーズの開放となるこ
とは明かである。また、そのような領域のどちらか一方
が開放しても、狭い断面積領域の１つにより、継続され
るキャパシタンスは依然骨られるので、コンデンサの挿
入された回路として最初のキャパシタンスの一部分を保
持した状態で残存する。
電極を２個の別個の領域に分割するという概念は、交互
の層中における３個又はそれ以上の個別の電極を含むよ
うに拡大できることを当業者は容易に理解するであろう
。
の層中における３個又はそれ以上の個別の電極を含むよ
うに拡大できることを当業者は容易に理解するであろう
。
ｔＩＩＩ限を設けないで、特許法の条件に適合するよう
な、好適例の電極材料は、パラジウム塩基を含む塗布イ
ンクから製作した材料である。パラジウムは溶液及び有
機充填剤と混合できる。
な、好適例の電極材料は、パラジウム塩基を含む塗布イ
ンクから製作した材料である。パラジウムは溶液及び有
機充填剤と混合できる。
フユーズ機構として動作する構成部分２４ａ。
２４ｂを前述の電極材料で製作したものの一例は、長さ
が約０．５履く２０ミル）、幅が約０．１間（４ミル）
であって抵抗約１オームを示す。約アンペアの電流が流
れるとフユーズ領域１９は瞬時に１；１放される。
が約０．５履く２０ミル）、幅が約０．１間（４ミル）
であって抵抗約１オームを示す。約アンペアの電流が流
れるとフユーズ領域１９は瞬時に１；１放される。
当業者が感知するように、狭い断面積領域１９の構成及
び寸法は、与えられたコンデンサの所望動作パラメータ
に従って変化することができて、必要に応じて狭い断面
積領域が破壊する以前に多少の電流を流すことができる
。
び寸法は、与えられたコンデンサの所望動作パラメータ
に従って変化することができて、必要に応じて狭い断面
積領域が破壊する以前に多少の電流を流すことができる
。
当業者には明らかなように、本発明の精神から逸脱しな
いで、このデバイスの構造の細部については多くの変更
を行うことができる。従って、本発明は、特許請求の範
囲内で広く解釈すべきものである。
いで、このデバイスの構造の細部については多くの変更
を行うことができる。従って、本発明は、特許請求の範
囲内で広く解釈すべきものである。
第１図は本発明の一実施例によるコンデンサの斜視線図
、第２図は第１図の線２−２に沿った断面図、第３Ａ図
は第２図の線３Ａ−３Ａに沿った断面図、第３Ｂ図は第
２図の線３Ｂ−３８に沿った断面図、第３Ｃ図は第２図
の線３Ｇ−３Ｇに沿った断面図、第４図は本発明の別の
実施例によるコンデンサについて第１図と同様の斜視線
図、第５Ａ図は第４図の線５△−５Ａに沿った断面図、
第５Ｂ図は第４図の線５Ｂ−５Ｂに沿った断面図、第５
Ｃ図は第４図の線５Ｃ−５Ｇに沿った断面図、及び第６
図は１．Ｃ，デバイス等の電源回路の並列コンデンサと
して本発明によるコンデンサの使用を示す回路図である
。 （符号の説明） １０．６０・・・・・・・・・モノリシック・セラミッ
ク・コンデンサ １１．１２・・・・・・・・・セラミック活性層１３、
１３ ａ、 １３ ｂ、 １４・・−−−−−・−Ｍｈ
１５．１８・・・・・・・・・縁部分 １７・・・・・・・・・底面（第１面）１９．１９ａ、
１９ｂ・・・・・・・・・側方タブ２０′・・・・・・
・・・前面（第２面）２１’ 、２１ａ・・・・・・・
・・セラミック層２２．２２’・・・・・・・・・導電
領域パターン２３．２３ａ、２３ｂ・・・・・・・・・
側方タブ２４．２４ａ、２４ｂ・・・・・・・・・狭い
断面積領域（フユーズ部材） ２５・・・・・・・・・終端タブ ２６・・・・・・・・・縁部分 ３１・・・・・・・・・上面（第３面）３２・・・・・
・・・・第１成端 ３３・・・・・・・・・第２成端 ３３ａ、３３ｂ・・・・・・・・・側方成端３４・・・
・・・・・・第３成端 ４０・・・・・・・・・保護セラミック層４１・・・・
・・・・・正端子 ４２・・・・・・・・・接地端子 ４３・・・・・・・・・導線 ５ｏ・・・・・・・・・１．Ｃ，チップ５１・・・・・
・・・・成端棒
、第２図は第１図の線２−２に沿った断面図、第３Ａ図
は第２図の線３Ａ−３Ａに沿った断面図、第３Ｂ図は第
２図の線３Ｂ−３８に沿った断面図、第３Ｃ図は第２図
の線３Ｇ−３Ｇに沿った断面図、第４図は本発明の別の
実施例によるコンデンサについて第１図と同様の斜視線
図、第５Ａ図は第４図の線５△−５Ａに沿った断面図、
第５Ｂ図は第４図の線５Ｂ−５Ｂに沿った断面図、第５
Ｃ図は第４図の線５Ｃ−５Ｇに沿った断面図、及び第６
図は１．Ｃ，デバイス等の電源回路の並列コンデンサと
して本発明によるコンデンサの使用を示す回路図である
。 （符号の説明） １０．６０・・・・・・・・・モノリシック・セラミッ
ク・コンデンサ １１．１２・・・・・・・・・セラミック活性層１３、
１３ ａ、 １３ ｂ、 １４・・−−−−−・−Ｍｈ
１５．１８・・・・・・・・・縁部分 １７・・・・・・・・・底面（第１面）１９．１９ａ、
１９ｂ・・・・・・・・・側方タブ２０′・・・・・・
・・・前面（第２面）２１’ 、２１ａ・・・・・・・
・・セラミック層２２．２２’・・・・・・・・・導電
領域パターン２３．２３ａ、２３ｂ・・・・・・・・・
側方タブ２４．２４ａ、２４ｂ・・・・・・・・・狭い
断面積領域（フユーズ部材） ２５・・・・・・・・・終端タブ ２６・・・・・・・・・縁部分 ３１・・・・・・・・・上面（第３面）３２・・・・・
・・・・第１成端 ３３・・・・・・・・・第２成端 ３３ａ、３３ｂ・・・・・・・・・側方成端３４・・・
・・・・・・第３成端 ４０・・・・・・・・・保護セラミック層４１・・・・
・・・・・正端子 ４２・・・・・・・・・接地端子 ４３・・・・・・・・・導線 ５ｏ・・・・・・・・・１．Ｃ，チップ５１・・・・・
・・・・成端棒
Claims (4)
- （１）複数個の対向面をもち、複数個のセラミック誘電
体材料の層を具備して内部にフューズを備えたセラミッ
ク・コンデンサであつて、第１の電極部材が交互の前記
層の各面の主要部分を覆つており、各前記電極部材は、
前記コンデンサの第１の面まで延びる端部分を備え、第
２の電極部材が前記交互の層の間に介在する層の各面の
主要部分を覆つており、各前記第２の電極部材は前記コ
ンデンサの第２の面に延びる側方部分を含み、セラミッ
ク誘電体材料からなる付加層は、その面上に形成される
導電パターンを備え、前記パターンは前記コンデンサの
前記第２の面まで延びて、前記第２の電極部材の前記側
方部分と重なり合う第１のタブ部材及び前記コンデンサ
の第３の面に延びる第２のタブ部材とを備え、前記付加
層の前記パターン中の縮少断面積領域がフューズとなり
、また前記パターンの前記第１のタブ部材と第２のタブ
部材との間に導電路を形成し、前記コンデンサの前記第
１の面上の第１の成端は前記第１の電極部材の前記端部
分と電気的に接続され、前記コンデンサの前記第３の面
上の第２の成端は、前記第２のタブ部材と電気的に接続
され、前記コンデンサの前記第２の面上の第３の成端は
前記第１のタブ部材を前記第２の電極部材の前記側方部
材のうちの少くともいくつかのものと電気的に接続させ
る内部にフューズを備えたセラミック・コンデンサ。 - （２）特許請求の範囲第１項において、前記第２の電極
部材のそれぞれが前記コンデンサの第４の面に延びる第
２の側方部分を備え、各前記第２の電極部材は２個の別
個の電極領域に分割され、各前記領域は前記側方部分の
１つに動作的に接続されており、前記付加層上の第２の
導電パターンは、前記コンデンサの前記第４の面まで延
びて前記第２の電極部材の前記第２の側方部分と重なり
合う第３のタブ部材を含み、前記第２の導電パターン中
の縮少断面積領域が別のフューズとなつて、前記第３の
タブと前記電極の前記第２の側方部との間に導電路を形
成し、前記コンデンサの前記第４の面上の第４の成端が
前記第３のタブ部材を前記電極部材の前記第２の側方部
材のうちの少くともいくつかのものと電気的に接続させ
る内部にフューズを備えたセラミック・コンデンサ。 - （３）特許請求の範囲第２項において、前記第２のタブ
部材が、前記コンデンサの前記第３の面の実質的に幅全
体に延びている内部にフューズを備えたセラミック・コ
ンデンサ。 - （４）電源入力端子が設けてある集積回路装置を含む電
子装置にあつて、積層セラミック・コンデンサが複数個
の電極層を具備し、前記コンデンサの交互電極層に接続
される第１の端子、前記交互電極層の中間で前記コンデ
ンサの電極層に接続される第２の端子、及び第３の端子
を備え、フューズ部材が前記コンデンサの内部に形成さ
れて電気的には前記第３の端子と前記中間電極層との間
に配置され、第１のコネクタ装置が前記集積回路装置の
電源端子と前記コンデンサの前記第１の端子との間に配
置され、第２のコネクタ装置は前記集積回路装置の他の
電源端子とコンデンサの第２の端子との間に配置され、
電源装置は前記コンデンサの第１の端子と第３の端子の
それぞれに接続される反対極性の導線が設けてあり、前
記電源装置から前記集積回路装置に加わる充電電流は、
前記フューズを通つて流れて、前記コンデンサは、前記
集積回路装置の前記電源入力端子間に直接接続されて、
前記フューズへ直列接続されない集積回路を含む電子装
置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/909,680 US4720767A (en) | 1986-09-22 | 1986-09-22 | Internally fused variable value ceramic capacitor and circuit |
| US909680 | 1997-08-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6384009A true JPS6384009A (ja) | 1988-04-14 |
| JPH0588527B2 JPH0588527B2 (ja) | 1993-12-22 |
Family
ID=25427655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62031291A Granted JPS6384009A (ja) | 1986-09-22 | 1987-02-13 | 内部にフユ−ズを備えた可変値セラミツク・コンデンサ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4720767A (ja) |
| JP (1) | JPS6384009A (ja) |
| DE (1) | DE3707892A1 (ja) |
| FR (1) | FR2604290A1 (ja) |
| GB (2) | GB2195828B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63134526U (ja) * | 1987-02-23 | 1988-09-02 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5097245A (en) * | 1987-01-22 | 1992-03-17 | Morrill Glasstek, Inc. | Sub-miniature electrical component, particularly a fuse |
| US5040284A (en) * | 1987-01-22 | 1991-08-20 | Morrill Glasstek | Method of making a sub-miniature electrical component, particularly a fuse |
| US5155462A (en) * | 1987-01-22 | 1992-10-13 | Morrill Glasstek, Inc. | Sub-miniature electrical component, particularly a fuse |
| US5032817A (en) * | 1987-01-22 | 1991-07-16 | Morrill Glassteck, Inc. | Sub-miniature electrical component, particularly a fuse |
| US5224261A (en) * | 1987-01-22 | 1993-07-06 | Morrill Glasstek, Inc. | Method of making a sub-miniature electrical component, particularly a fuse |
| US5122774A (en) * | 1987-01-22 | 1992-06-16 | Morrill Glasstek, Inc. | Sub-miniature electrical component, particularly a fuse |
| US5131137A (en) * | 1987-01-22 | 1992-07-21 | Morrill Glasstek, Inc. | Method of making a sub-miniature electrical component particularly a fuse |
| US5027101A (en) * | 1987-01-22 | 1991-06-25 | Morrill Jr Vaughan | Sub-miniature fuse |
| US4894746A (en) * | 1987-06-06 | 1990-01-16 | Murata Manufacturing Co., Ltd. | Laminated capacitor with fuse function |
| FR2662847B1 (fr) * | 1990-05-29 | 1992-09-18 | Sprague France | Condensateur a electrolyte solide, notamment au tantale, a fusible incorpore estampe. |
| DE4031289A1 (de) * | 1990-10-04 | 1992-04-09 | Telefunken Electronic Gmbh | Oszillator |
| JPH08250371A (ja) | 1995-03-14 | 1996-09-27 | Shinko Electric Ind Co Ltd | コンデンサ及びその製造方法並びに誘電体の製造方法 |
| FR2817077B1 (fr) * | 2000-11-17 | 2003-03-07 | Thomson Csf | Capacite variable commandable en tension par utilisation du phenomene de "blocage de coulomb" |
| US6950300B2 (en) * | 2003-05-06 | 2005-09-27 | Marvell World Trade Ltd. | Ultra low inductance multi layer ceramic capacitor |
| US7099141B1 (en) | 2005-06-06 | 2006-08-29 | The United States Of America As Represented By The United States Department Of Energy | Ceramic capacitor exhibiting graceful failure by self-clearing, method for fabricating self-clearing capacitor |
| US7164573B1 (en) | 2005-08-31 | 2007-01-16 | Kemet Electronic Corporation | High ESR or fused ceramic chip capacitor |
| US8873220B2 (en) | 2009-12-18 | 2014-10-28 | Cardiac Pacemakers, Inc. | Systems and methods to connect sintered aluminum electrodes of an energy storage device |
| US9123470B2 (en) * | 2009-12-18 | 2015-09-01 | Cardiac Pacemakers, Inc. | Implantable energy storage device including a connection post to connect multiple electrodes |
| US8725252B2 (en) * | 2009-12-18 | 2014-05-13 | Cardiac Pacemakers, Inc. | Electric energy storage device electrode including an overcurrent protector |
| US9129749B2 (en) * | 2009-12-18 | 2015-09-08 | Cardiac Pacemakers, Inc. | Sintered electrodes to store energy in an implantable medical device |
| US9269498B2 (en) * | 2009-12-18 | 2016-02-23 | Cardiac Pacemakers, Inc. | Sintered capacitor electrode including multiple thicknesses |
| WO2011075508A2 (en) * | 2009-12-18 | 2011-06-23 | Cardiac Pacemakers, Inc. | Sintered capacitor electrode including a folded connection |
| US8848341B2 (en) | 2010-06-24 | 2014-09-30 | Cardiac Pacemakers, Inc. | Electronic component mounted on a capacitor electrode |
| KR102016485B1 (ko) * | 2014-07-28 | 2019-09-02 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB705353A (ja) * | ||||
| US3118095A (en) * | 1960-09-29 | 1964-01-14 | Vitramon Inc | Capacitor and terminal therefor |
| US3579061A (en) * | 1968-09-23 | 1971-05-18 | Gen Electric | Individual current-limiting fuse for the rolls of a multiple roll capacitor |
| US3579062A (en) * | 1969-11-28 | 1971-05-18 | Gen Electric | Electrical capacitor with thermal fuse |
| US3898541A (en) * | 1973-12-17 | 1975-08-05 | Vitramon Inc | Capacitors and method of adjustment |
| US4193106A (en) * | 1978-01-24 | 1980-03-11 | Sprague Electric Company | Monolithic ceramic capacitor with fuse link |
| KR860000968B1 (ko) * | 1981-03-19 | 1986-07-23 | 야마시다 도시히꼬 | 금속화필름 콘덴서 |
| US4466045A (en) * | 1983-07-06 | 1984-08-14 | Sprague Electric Company | Adjustable monolithic ceramic capacitor |
-
1986
- 1986-09-22 US US06/909,680 patent/US4720767A/en not_active Expired - Fee Related
-
1987
- 1987-01-26 FR FR8700868A patent/FR2604290A1/fr active Pending
- 1987-02-06 GB GB8702653A patent/GB2195828B/en not_active Expired - Lifetime
- 1987-02-13 JP JP62031291A patent/JPS6384009A/ja active Granted
- 1987-03-12 DE DE19873707892 patent/DE3707892A1/de not_active Withdrawn
- 1987-06-19 GB GB8714453A patent/GB2195827B/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63134526U (ja) * | 1987-02-23 | 1988-09-02 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0588527B2 (ja) | 1993-12-22 |
| GB8714453D0 (en) | 1987-07-22 |
| GB2195828B (en) | 1990-03-14 |
| FR2604290A1 (fr) | 1988-03-25 |
| GB8702653D0 (en) | 1987-03-11 |
| US4720767A (en) | 1988-01-19 |
| DE3707892A1 (de) | 1988-03-31 |
| GB2195827B (en) | 1990-03-14 |
| GB2195828A (en) | 1988-04-13 |
| GB2195827A (en) | 1988-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6384009A (ja) | 内部にフユ−ズを備えた可変値セラミツク・コンデンサ | |
| US20090147440A1 (en) | Low inductance, high rating capacitor devices | |
| JP3444826B2 (ja) | アレイ型多重チップ素子及びその製造方法 | |
| US4853659A (en) | Planar pi-network filter assembly having capacitors formed on opposing surfaces of an inductive member | |
| US4680670A (en) | Fail safe ceramic capacitor | |
| US10115523B2 (en) | Ceramic electronic component and mounting structure of the same | |
| US4618911A (en) | End termination for chip capacitor | |
| JPH0318112A (ja) | チップ型ノイズフィルタの取付け構造 | |
| US10176925B2 (en) | Precision laser adjustable thin film capacitors | |
| US4356608A (en) | Method for the manufacture of layer capacitors | |
| US7295086B2 (en) | Dielectric component array with failsafe link | |
| JPS6228741Y2 (ja) | ||
| JP3909086B2 (ja) | 電子装置 | |
| US5541564A (en) | Hybrid R-C component having an overlying dielectric layer | |
| JPS6390113A (ja) | 抵抗−コンデンサ複合部品 | |
| KR100246730B1 (ko) | 칩 바리스터 및 그 설치장치 | |
| JPS61102006A (ja) | サ−ジ吸収器 | |
| JPH0318110A (ja) | ノイズフィルタの取付け構造 | |
| KR100848192B1 (ko) | 칩 소자 | |
| JPS6343390A (ja) | 混成集積回路用基板 | |
| EP1738460A2 (en) | Dielectric component array with failsafe link | |
| JPH05166612A (ja) | 高倍率機能修正用角形チップ抵抗器装置 | |
| JPH036053A (ja) | トリミング抵抗およびその抵抗値の調整方法 | |
| JPH1012489A (ja) | トリマブルコンデンサ | |
| Pruet | Randall et a1.(45) Date of Patent: Feb. 7, 2012 |