JPS638566A - デジタル・ピ−ク保持回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ピーク保持回路、特に入力電圧のピーク値を
より正確に決定できるデジタル・ピーク保持回路に関す
る。

〔従来の技術及び発明が解決しようとする問題点〕ニド
ワード・ジエイ・クリアリ・ジュニア等が１９８６年４
月１０日に出願した米国特許出願第８５０，１９８号「
多索子衣示駆動回路」（特願昭６２−８９６７０号に対
応）に開示され次如き多素子表示器は、正確にピーク値
を測定し、真水する回路？含むことができる。かかる多
素子表示器は、入力信号の瞬時値とこの入力信号の保持
ピーク値との両方を表示する。ところで、アナログ・ピ
ーク保持回路は、蓄積コンデンサを用いる。このコンデ
ンサは、蓄積し７ｊピーク値を除々に減衰させるので、
ピーク指示が下がってくる。さらにアナログ回路は、伶
ったノイズ、電源リップル等に本質的に敏感であり、こ
ｎら総てにより、指示したビークイ直にエラーが生じる
。

よって、ピーク値が減衰することなく、また外部妨害に
敏感でなく、理想によりびったシと近づいにピーク保持
回路が望ましい。

したがって本発明の目的は、入力電圧のピーク値をデノ
タル値として蓄積し、より高い値を検出したり、所定期
間が紐過し次後にこの値を更新するデジタル・ピーク保
持回路の提供にある。

〔問題点を解決するための手段及び作用〕本発明によｎ
ば、入力電圧の検出値ｆｔ表わす比較信号を制御回路に
入力する。この比較信号は、適当な多数の表示素子に直
接供給されて、入力電圧の瞬時値を表示すると共に、現
在蓄積されているピーク値以上のときその瞬時値を蓄積
レジスタに蓄積させる。デジタル比較器は、蓄積された
ピーク値を、多数の表示素子の数に対応する繰返しデジ
タル計数値と比較し、この計数値が蓄積さｆ′したピー
ク値以上のとき更新信号を出力する。

比較信号である入力電圧が更新信号と同時に存在すると
き、制御回路が蓄積されたピーク値を更新するよって、
この更新信号を比較信号と組み合せる。ピーク値が蓄積
レジスタに蓄積される毎に、時間遅延制御が再開する。

時間遅延の動作が終了（タイム・アウト）すると、制御
回路は蓄積レジスタをクリアして、新たに開始する入力
電圧のピーク値を得る。入力電圧の瞬時値及びピーク値
を同時に表示するように、このピーク値を比較信号と結
合する。

本発明の他の目的、効果及び新規な特徴は添付図を参照
し次以下の説明よシ明らかになろう。

〔実施例〕

第２図は、本発明によるデジタル・ピーク保持回路を含
んだ多素子表示駆動回路のブロック図である・上述し次
米国特許出願第８５０，１９８号と同様に、アナログ電
圧ｖＩＮ　’に比較器（アナログ比較手段）（６ンに入
力すると、その出力は、電圧Ｖｆ、Ｏ瞬時値ｔｉわす比
較信号ＣＭＰとなる。この信号ＣＭＰをピーク保持回路
α１に入力すると、パー・イネーブル信号が発生して、
ＬＥＤ　（発光ダイオード）駆動器（６）及びａ４のダ
ートを開く。２桁のＢＣＤ　（２進化１０進）カウンタ
（繰返し計数値発生手段）　（１１は１００個の表示要
素に対応して９９からＯまで下降計数（カウントダウン
）シ、その出力である計数信号により補正表（表示特性
を補正するための表データを記憶したメモリ）ａ些のア
ドレス指定を行なう。この補正表α樽の出力をデジタル
・アナログ変換器（ＤＡＣ）翰に入力すると、このＤＡ
Ｃの出力は傾斜状の信号となる。この傾斜状信号を比較
器（６）に入力して、電圧ｖ４と比較する。よって、電
圧■ＩＮがＤＡＣ］の出力電圧以上のとき、信号ＣＭＰ
は論理「１」であシ、そうでなければ論理「０」となる
。カウンタ（１りからの計数信号をピーク保持回路σ０
並びに１対のＢＣＤ・１０進デコーダ四及びｃ２４）に
入力する。これらデコーダ曽及び（財）は、上述の米国
特許出願に述べた如く、現在の計数値を駆動器（６）及
び（ロ）に与える。

ピーク保持回路αＱを第１及び第３図に詳細に示す。ピ
ーク保持回路αＯは、比較信号ＣＭＰを受け、パー・イ
ネーブル信号を出力する制御回路（制御手段）■を具え
ている。この制御回路印は、蓄積レジスタ（蓄積手段）
０り及び時間遅延回路（ロ）を制御する。蓄積レジスタ
０■は、制御回路（１）によりクロック（ＣＬＫ）され
ると、カウンタαＱからの計数信号を蓄積する。なお、
この計数信号は、現在の２−ク値を表わす、新たな−一
り値が蓄積レジスタ（２）に蓄積される毎に、時間遅延
回路（ロ）が動作を再開する。時間遅延回路（ロ）の動
作が終了して、現在のピーク値が所定期間以上にわ友っ
て変化していないことを表わすと、制御回路（イ）は蓄
積レジスタ０■をクリア（ＣＬＲ）　して、祈念な−一
り値を蓄積レジスタにクロックし、時間遅延回路（ロ）
の動作を再開させる。蓄積レジスタ０■に蓄積し次位を
デ・ゾタル比較器（デジタル比較手段）（ロ）で計数信
号の瞬時値と比較する。計数信号が蓄積したピーク値よ
り大きいか又は等しいと、デジタル比較器ＯＱは信号Ｇ
Ｔ又はＥＱを夫々制御回路（１）罠供給する。信号ＣＭ
Ｐが論理「１」で、電圧ｖＩＮがＤＡＣ（１）の出力電
圧以上であることｅＰわしているときに、信号ＧＴ又は
ＥＱが生じると、制御回路勾は蓄積レジスタ（３■をク
ロックして、祈念なピーク値を蓄積し、時間遅延回路（
ロ）の動作を再開させる。信号ＣＭＰが論理「０」で、
電圧ｖＸＮがＤＡＣ（イ）の出力電圧未満であることヲ
衣わしているときには、信号ＧＴ又はＥＱが発生しても
、制御回路（１）は何ら動作をしない。

第３図は、制御回路（１）、蓄積レジスタ０２１時間遅
延回路（ロ）及びデジタル比較器（至）の相互作用を表
わす論理回路図である。比較信号ＣＭＰは、第１Ｄフリ
ツグ・フロッグ（／４４及び第１ゲート（６）に入力す
る。第１７リツプ・フロップ（ト）は、計数レートでク
ロックされる。すなわち、カウンタαＱが１秒間に３０
０回循環し、１００個の表示要素があるとすると、クロ
ック・レートは３０　ｋＨｚである。デジタル比較器（
ト）からゲート■及び反転器（９）を介して供給され比
信号ＥＱ又はＧＴにより、ダート（９）が開く。

ゲート（６）の出力を第２Ｄフリツグ・フロッグ（ロ）
Ｋ供給し、このフリラグ・フロッグの出力により。

蓄積レジスタ（至）をストローブ（クロック）すると共
に、時間遅延回路（ロ）をトリガする。この時間遅延回
路（ロ）は、直列接続されｔ再トリガ可能な単安定回路
図及び６２と等価である。第１単安定回路（イ）の時定
数は長く、例えば３秒であり、第２単安定回路ωの時定
数は短かく、例えば１マイクロ秒である。長い時定数が
終了する前に、第２７リング・フロップ（９）からの出
力が第１単安定回路圀をトリガする限やは、第２単安定
回路６２はトリガさｎず、出力パルスも発生しない。第
１単安定回路関が再トリガされる前に終了すると、この
第１単安定回路関は第２単安定回路めをトリガする。す
ると、第２単安定回路Ｇ２は、幅の短いパルスを発生シ
テ、蓄積レジスタ０２全クリアする。

第１フリツグ・フロップ■の出力全出力ゲート（財）に
供給する。この出力ｒ−）（財）は、更に２つの入力を
受けて、ピーク値及び瞬時値の２要素表示を行なう。デ
ジタル比較器（ト）のＥＱ比出力ダート圀に供給する。

このゲート曽は、ピーク・オン入力及びピーク・イネー
ブル入力も受ける。ピーク検出器がオフに選択さｎ′ｆ
ｃｖ＜ピーク・イネーブル信号が論理「１」）、ピーク
値が所定のしきい値より低いと（ピーク・オン信号が論
理ｒｌＪ　）　、ダート（至）は閉じる。そうでなげれ
ば、　ＥＱ倍信号第３Ｄフリツグ・フロッグ（ハ）全通
過し、その出力は出力ダート（財）の入力の１つになる
と共に、第４Ｄフリツプ・フロッグ（至）に供給される
。第４フリツグ・フロップ（至）の出力は、出力ダート
（財）の第３人力となる。第３及び第４７リツプ・フロ
ッグ（至）及び田は同じ計数クロックによりクロックさ
れるので、ＥＱ倍信号１クロンク・サイクル中にわたっ
て高だと、その値が連続し几フリップ・フロッグによっ
てクロックされ、ピーク値用の２要素衣示を行なうＯ 第４図は、本発明の詳細な説明する友めのタイミング図
である。ＤＡＣの出力□□□は、９９からＯＯにカウン
ト・ダウンするのに対応した傾斜状波形でおる。電圧■
工、がＤＡＣ（１）の出力電圧わの以上のとき、比較器
（６）の出力信号ＣＭＰは論理「１」であり、そうでな
ければ論理「０」である。この図の場合、蓄積さｎたピ
ーク値ｖ２は電圧”ＩＮよシも大きいので、計数イＩ［
ｔがＶ、に等しくなる計数信号において、論理「１」が
ＣＭＰに付加されて、バー・イネーブル信号を発生する
。このバー・イネーブル信号がＬＥＤ表示耶、動器（イ
）及びα１のｆ−）を開く。

〔発明の効果〕

し危がって本発明によるデジタル・ピーク保持回路は、
ピーク値を蓄積し、出力表示用素子の数に対応した繰返
し計数信号をこのピーク値と比較し、入力電圧値がピー
ク値全超え友とき、又はピーク値が所定期間更新されな
かったときにピーク値の更新を行なう。よって、蓄積し
たピーク値が減衰することがなく、ま之外部からのノイ
ズ等江影響されずに、正確にピーク値を保持できる。

【図面の簡単な説明】

第１図は本発明の好適な一実施例のブロック図、第２図
は本発明を用いる多累子衣示駆動回路のブロック図、第
３図は第１図の具体的回路図、第４図は第１及び第３図
の動作を説明するためのタイミング図である。 図において、（６）はアナログ比較手段、０Ｑは繰返し
計数値発生手段、（１）は制御手段、０■は蓄積手段、
ＯＱはデシタル比較手段である。

Claims (1)

1. 【特許請求の範囲】 今までのピーク値を表わすデジタル値を蓄積する蓄積手
   段と、 入力アナログ電圧を繰返し計数値に対応する傾斜状電圧
   と比較し、上記入力アナログ電圧が上記傾斜状電圧以上
   になつたとき比較出力を発生するアナログ比較手段と、 上記蓄積手段からのデジタル値を上記繰返し計数値と比
   較し、該繰返し計数値が上記デジタル値以上になつたと
   き更新出力を発生するデジタル比較手段と、 上記比較出力及び上記更新出力を組合せて、上記入力ア
   ナログ電圧が上記今までのピーク値以上になつたとき上
   記蓄積手段のデジタル値をそのときの上記繰返し計数値
   に更新する制御手段とを具えたデジタル・ピーク保持回
   路。