JPS6386426A - 化合物半導体装置の製造方法 - Google Patents
化合物半導体装置の製造方法Info
- Publication number
- JPS6386426A JPS6386426A JP22973786A JP22973786A JPS6386426A JP S6386426 A JPS6386426 A JP S6386426A JP 22973786 A JP22973786 A JP 22973786A JP 22973786 A JP22973786 A JP 22973786A JP S6386426 A JPS6386426 A JP S6386426A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- compound semiconductor
- deposited
- bpsg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は化合物半導体装置の製造方法に係り、特にＧａ
Ａｓショットキーゲート型電界効果トランジスタ（ＭＥ
ＳＦＥＴ）の製造方法に関する。
Ａｓショットキーゲート型電界効果トランジスタ（ＭＥ
ＳＦＥＴ）の製造方法に関する。
（従来の技術）
ＧａＡｓデバイスは高周波増ａ器や発振器などを構成す
る個別半導体素子として広く使われている。
る個別半導体素子として広く使われている。
また最近ではＧａＡｓ高速論理回路やメモリの基本素、
子としても重要な役割を果たしつつある。これらの
ＧａＡｓデバイスにおいては通常イオン注入によっ、
てドーパントをＧａＡｓ基板に打ち込み熱処理を行っ
てｎ型ないしはｐ型の活性層を形成する。例えばｎ型の
場合１代表的なドーパントはＳＬであり、この場合の熱
処理温度は７５０℃〜８５０℃程度必要である。
子としても重要な役割を果たしつつある。これらの
ＧａＡｓデバイスにおいては通常イオン注入によっ、
てドーパントをＧａＡｓ基板に打ち込み熱処理を行っ
てｎ型ないしはｐ型の活性層を形成する。例えばｎ型の
場合１代表的なドーパントはＳＬであり、この場合の熱
処理温度は７５０℃〜８５０℃程度必要である。
（発明が解決しようとする問題点）
ＧａＡｓ中にイオン注入されたドーパントを十分活性化
させるためには７５０℃以上で熱処理を行うことが必要
である。このような高温ではＧａＡｓ中のＡｓが解離し
てしまい良好な素子が作製できないので。
させるためには７５０℃以上で熱処理を行うことが必要
である。このような高温ではＧａＡｓ中のＡｓが解離し
てしまい良好な素子が作製できないので。
保護膜を堆積して熱処理を行うのが普通である。
この保護膜としてはＣＶＤ Ｓｉｎ、膜が広く知られて
いるが、アニール時ＧａＡｓからＧａが５ｉｎ２膜を通
して外部拡散するのが問題である。リンやボロンをＳｉ
ｎ。
いるが、アニール時ＧａＡｓからＧａが５ｉｎ２膜を通
して外部拡散するのが問題である。リンやボロンをＳｉ
ｎ。
にドーピングして高温でリフローするようにしたＰＳＧ
膜、 ＢＰＳＧ膜の場合にも、 このような事情は変ら
ない、 ＲＦプラズマ成長によるＳＬ３Ｎ、膜もＧａ
Ａｓのアニール保護膜に用いられる。 Ｓｉ３Ｎ４膜
の場合はＧａＡｓからのＧａやＡｓの外部拡散は全くな
く、そのブロッキング効果は優れたものがある。しかし
、膨張係数がＧａＡｓと異なるこの膜をプラズマ成長な
どのような比較的低温で成長した場合、高温アニール時
、膜と結晶間での大きな応力のため、膜に気泡やクラッ
クが発生、膜ははげやすくなる。
膜、 ＢＰＳＧ膜の場合にも、 このような事情は変ら
ない、 ＲＦプラズマ成長によるＳＬ３Ｎ、膜もＧａ
Ａｓのアニール保護膜に用いられる。 Ｓｉ３Ｎ４膜
の場合はＧａＡｓからのＧａやＡｓの外部拡散は全くな
く、そのブロッキング効果は優れたものがある。しかし
、膨張係数がＧａＡｓと異なるこの膜をプラズマ成長な
どのような比較的低温で成長した場合、高温アニール時
、膜と結晶間での大きな応力のため、膜に気泡やクラッ
クが発生、膜ははげやすくなる。
本発明は上記の如き難点を解決し、応力が小さくしかも
ＧａＡｓ基板からＧａやＡｓの外部拡散を抑制できるＧ
ａＡｓデバイスの製造方法を提供することを目的とする
。
ＧａＡｓ基板からＧａやＡｓの外部拡散を抑制できるＧ
ａＡｓデバイスの製造方法を提供することを目的とする
。
（発明の構成〕
（問題点を解決するための手段）
本発明はＧａＡｓ基板にイオン注入を行い、保護膜を堆
積して熱処理することにより活性層を形成する工程を含
むＧａＡｓデバイス製造方法において、前記保ｉｌｌ膜
としてＰＳＧないしはＢＰＳＧＩＩｌＫを下層に、プラ
ズマ５ｉ３Ｎ４ ｇを上層に堆積した積層膜を用いるこ
とを特徴とする。
積して熱処理することにより活性層を形成する工程を含
むＧａＡｓデバイス製造方法において、前記保ｉｌｌ膜
としてＰＳＧないしはＢＰＳＧＩＩｌＫを下層に、プラ
ズマ５ｉ３Ｎ４ ｇを上層に堆積した積層膜を用いるこ
とを特徴とする。
（作 用）
本発明によれば、 プラズマ５ｘａＮ４ｖＡとＧａＡｓ
基板との間に高温でリフローする膜を極く薄くはさんで
やることにより、 ＧａＡｓ基板とプラズマＳｉ、 Ｎ
、膜の膨張係数の差から生じる応力を緩和することがで
きるので、 ＧａＡＳからＧａやＡｓの外部拡散を抑止
したままはがれやクラックの生じない保護膜でアニール
することが可能になる。
基板との間に高温でリフローする膜を極く薄くはさんで
やることにより、 ＧａＡｓ基板とプラズマＳｉ、 Ｎ
、膜の膨張係数の差から生じる応力を緩和することがで
きるので、 ＧａＡＳからＧａやＡｓの外部拡散を抑止
したままはがれやクラックの生じない保護膜でアニール
することが可能になる。
（実施例）
以下第１図（８）〜（Ｃ）を参照して本発明の詳細な説
明する。
明する。
まず第１図（ａ）に示すように半絶縁性ＧａＡｓ基板１
１にＳＬ十のイオン注入により、イオン注入層１２を形
成する０次に第１図（ｂ）に示すようにＢＰＳＧ膜１３
を７００人、 ＣＶＤ法により堆積する。 ＢＰＳＧ膜
のＢ′ａ度。
１にＳＬ十のイオン注入により、イオン注入層１２を形
成する０次に第１図（ｂ）に示すようにＢＰＳＧ膜１３
を７００人、 ＣＶＤ法により堆積する。 ＢＰＳＧ膜
のＢ′ａ度。
Ｐ濃度は６％、７％とし、７００℃ですでにリフローが
始まるような条件を用いる０次に第１図（ｃ）に示すよ
うにプラズマＳｉ、 Ｎ４膜１４を２０００人堆積した
後３Ｎ２雰囲気中で８００℃６０分間の熱処理を行う。
始まるような条件を用いる０次に第１図（ｃ）に示すよ
うにプラズマＳｉ、 Ｎ４膜１４を２０００人堆積した
後３Ｎ２雰囲気中で８００℃６０分間の熱処理を行う。
第２図は上層膜の５ｉ３Ｎｓ ［の膜厚を２０００人に
固定し、下層のＢＰＳＧ膜１３を１００人、３００人、
７００人。
固定し、下層のＢＰＳＧ膜１３を１００人、３００人、
７００人。
２０００人、 ５０００人と変化させて、ｎ型活性層の
シート抵抗を測定したものである。イオン注入条件は、
１８０ＫｅＶの３ Ｘ １０’″ａ１−”とした、 Ｂ
ＰＳＧＩＩＩ １００人では。
シート抵抗を測定したものである。イオン注入条件は、
１８０ＫｅＶの３ Ｘ １０’″ａ１−”とした、 Ｂ
ＰＳＧＩＩＩ １００人では。
膜にクラックを生じ、３００人では気泡がＩＩ察された
。また膜厚を２０００Å以上にすると、ＢＰＳＧＩＩ中
へのＧａの拡散によると想われるシート抵抗の減少が見
られた。従ってＳｉ、 Ｎ４膜と基板の間にはさむ膜は
少なくとも１０００Å以下である必要がある。
。また膜厚を２０００Å以上にすると、ＢＰＳＧＩＩ中
へのＧａの拡散によると想われるシート抵抗の減少が見
られた。従ってＳｉ、 Ｎ４膜と基板の間にはさむ膜は
少なくとも１０００Å以下である必要がある。
第３図はＳｉ、 Ｎ、膜と基板の間にはさむ膜として。
５ｉｎ２膜を用いた場合と、ＢＰＳＧ膜を用いた場合の
キャリア濃度プロファイルを比較したものである。
キャリア濃度プロファイルを比較したものである。
熱処理条件などは前と同じである。各々の場合について
上層Ｓｉ、 Ｎ、膜の膜厚を１０００人、 ２０００人
。
上層Ｓｉ、 Ｎ、膜の膜厚を１０００人、 ２０００人
。
４０００人と変化させ、Ｓ１０．膜とＢＰＳＧ膜は５０
０人一定とした＊ Ｓｉｏ、膜を用いた場合、キャリア
濃度プロファイルにＳｉ３Ｎ、膜の膜厚依存性が認めら
れるのに対し、ＢＰＳＧ膜を用いた場合にはＳｉ、 Ｎ
４膜厚依存性が小さくなっている。これはＢＰＳＧ膜が
上層の８１Ｊ４膜の応力を緩和していることを示してい
るためと考えられる。
０人一定とした＊ Ｓｉｏ、膜を用いた場合、キャリア
濃度プロファイルにＳｉ３Ｎ、膜の膜厚依存性が認めら
れるのに対し、ＢＰＳＧ膜を用いた場合にはＳｉ、 Ｎ
４膜厚依存性が小さくなっている。これはＢＰＳＧ膜が
上層の８１Ｊ４膜の応力を緩和していることを示してい
るためと考えられる。
以上に説明したように本発明によれば、ＧａＡｓデバイ
スの熱処理保護膜としてキャップ効果や電気的特性に優
れたものを得ることができる。
スの熱処理保護膜としてキャップ効果や電気的特性に優
れたものを得ることができる。
第１図は本発明の一実施例を説明する為の工程断面図、
第２図及び第３図は本発明の効果を活性層の電気的特性
により説明する為の図である。 １１・・・半絶縁性ＧａＡｓ基板 １２・・・イオン注入層 １３・・・ＢＰＳＧ膜 １４・・・Ｓｉ３Ｎ、膜 代理人 弁理士 則 近 憲 佑 同 竹 花 喜久男 Ｃ（ａＩＱｓ遵猥 第１図 Ｂｐｓｒｒ腋屡（スフ 第２図 ０ ０、Ｉ Ｑ２ ０．ｊ Ｏ，４−０，５
０６０，７Ｄ五Ｐ７Ｈ（％ａン 第 ３ 図
第２図及び第３図は本発明の効果を活性層の電気的特性
により説明する為の図である。 １１・・・半絶縁性ＧａＡｓ基板 １２・・・イオン注入層 １３・・・ＢＰＳＧ膜 １４・・・Ｓｉ３Ｎ、膜 代理人 弁理士 則 近 憲 佑 同 竹 花 喜久男 Ｃ（ａＩＱｓ遵猥 第１図 Ｂｐｓｒｒ腋屡（スフ 第２図 ０ ０、Ｉ Ｑ２ ０．ｊ Ｏ，４−０，５
０６０，７Ｄ五Ｐ７Ｈ（％ａン 第 ３ 図
Claims (4)
- （１）化合物半導体基板にドーパントのイオン注入を行
った後、これに保護膜を堆積して熱処理を行う工程を含
む化合物半導体装置の製造方法において、前記保護膜に
ＰＳＧ膜ないしはＢＰＳＧ膜とＳｉ＿３Ｎ＿４膜の二重
層を用いることを特徴とする化合物半導体装置の製造方
法。 - （２）前記保護膜は、下層がＰＳＧないしはＢＰＳＧ膜
、上層がＳｉ＿３Ｎ＿４膜であることを特徴とする特許
請求の範囲第１項記載の化合物半導体装置の製造方法。 - （３）前記ＰＳＧないしはＢＰＳＧ膜は７００℃以上で
リフローすることを特徴とする特許請求の範囲第２項記
載の化合物半導体装置の製造方法。 - （４）前記ＰＳＧないしはＢＰＳＧ膜は１０００Å以下
であることを特徴とする特許請求の範囲第１項記載の化
合物半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22973786A JPS6386426A (ja) | 1986-09-30 | 1986-09-30 | 化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22973786A JPS6386426A (ja) | 1986-09-30 | 1986-09-30 | 化合物半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6386426A true JPS6386426A (ja) | 1988-04-16 |
Family
ID=16896897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22973786A Pending JPS6386426A (ja) | 1986-09-30 | 1986-09-30 | 化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6386426A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05218009A (ja) * | 1991-10-30 | 1993-08-27 | Samsung Electron Co Ltd | 半導体装置の層間絶縁膜形成方法 |
| US5652187A (en) * | 1991-10-30 | 1997-07-29 | Samsung Electronics Co., Ltd. | Method for fabricating doped interlayer-dielectric film of semiconductor device using a plasma treatment |
-
1986
- 1986-09-30 JP JP22973786A patent/JPS6386426A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05218009A (ja) * | 1991-10-30 | 1993-08-27 | Samsung Electron Co Ltd | 半導体装置の層間絶縁膜形成方法 |
| US5405489A (en) * | 1991-10-30 | 1995-04-11 | Samsung Electronics Co., Ltd. | Method for fabricating an interlayer-dielectric film of a semiconductor device by using a plasma treatment prior to reflow |
| US5652187A (en) * | 1991-10-30 | 1997-07-29 | Samsung Electronics Co., Ltd. | Method for fabricating doped interlayer-dielectric film of semiconductor device using a plasma treatment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19990072884A (ko) | 다결정실리콘구조물의제조방법 | |
| US4057824A (en) | P+ Silicon integrated circuit interconnection lines | |
| JPS6386426A (ja) | 化合物半導体装置の製造方法 | |
| JPH0521448A (ja) | 半導体装置の製造方法 | |
| US6440829B1 (en) | N-profile engineering at the poly/gate oxide and gate oxide/SI interfaces through NH3 annealing of a layered poly/amorphous-silicon structure | |
| CA1131797A (en) | Fabrication of a semiconductor device in a simulated epitaxial layer | |
| JPH0443646A (ja) | 半導体装置及びその製造方法 | |
| JPH01151232A (ja) | 半導体装置の製造方法 | |
| JPS63236310A (ja) | 半導体素子及びその製造方法 | |
| JPS60137072A (ja) | 接合型電界効果トランジスタの製造方法 | |
| JPH03205820A (ja) | 半導体装置の製造方法 | |
| JPS63124520A (ja) | 半導体装置の製造方法 | |
| JPH023916A (ja) | 半導体装置の製造方法 | |
| JPH0533527B2 (ja) | ||
| JPS61121326A (ja) | 半導体装置の製造方法 | |
| JPH02208940A (ja) | 半導体装置の製造方法 | |
| JPS5954222A (ja) | 半導体装置の製造方法 | |
| JPH0494120A (ja) | 半導体装置の製造方法 | |
| JPS58148462A (ja) | 化合物半導体記憶素子の製造方法 | |
| JPH02224326A (ja) | 半導体装置の製造方法 | |
| JPS61156820A (ja) | 半導体装置の製造方法 | |
| JPS62177930A (ja) | 半導体基板の高速酸化法 | |
| JPH0547693A (ja) | 半導体素子の製造方法 | |
| JPS6341029A (ja) | 半導体装置の製造方法 | |
| JPH01173727A (ja) | 半導体装置の製造方法 |