JPH0547693A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH0547693A JPH0547693A JP22352091A JP22352091A JPH0547693A JP H0547693 A JPH0547693 A JP H0547693A JP 22352091 A JP22352091 A JP 22352091A JP 22352091 A JP22352091 A JP 22352091A JP H0547693 A JPH0547693 A JP H0547693A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- manufacturing
- semiconductor device
- impurities
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 239000012535 impurity Substances 0.000 claims abstract description 21
- 238000009792 diffusion process Methods 0.000 claims abstract description 17
- 239000002019 doping agent Substances 0.000 abstract description 15
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 10
- 239000000758 substrate Substances 0.000 abstract description 9
- 239000013078 crystal Substances 0.000 abstract description 7
- 238000000137 annealing Methods 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 4
- 238000002109 crystal growth method Methods 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 基板表面，動作層等の素子の他の部分に影響
を与えることなく、任意の深さから不純物をドープして
素子性能を向上させる。 【構成】 GaAsバッファ層２にｐ型ドーパントによるAP
ドープ層３を、またｎ-GaAs 層７にｎ型ドーパントによ
るAPドープ層８を結晶成長させ、アニール処理によっ
て、これらAPドープ層３，８を拡散源としてドーパント
を拡散させ、ｐ埋込層９及びｎ+ オーミック層10を形成
する。
を与えることなく、任意の深さから不純物をドープして
素子性能を向上させる。 【構成】 GaAsバッファ層２にｐ型ドーパントによるAP
ドープ層３を、またｎ-GaAs 層７にｎ型ドーパントによ
るAPドープ層８を結晶成長させ、アニール処理によっ
て、これらAPドープ層３，８を拡散源としてドーパント
を拡散させ、ｐ埋込層９及びｎ+ オーミック層10を形成
する。
Description
【０００１】
【産業上の利用分野】本発明は、基板に不純物原子をド
ープしてｐ型領域又はｎ型領域を形成する半導体素子の
製造方法に関する。
ープしてｐ型領域又はｎ型領域を形成する半導体素子の
製造方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】半導体
素子の製造過程における不純物ドーピングでは、基板表
面から深さ方向に不純物プロファイルが形成される。従
来の不純物ドーピング法としては、気相拡散，固相拡
散，イオン注入などがある。気相拡散, 固相拡散では不
純物を基板表面から拡散させるので、基板表面の不純物
濃度が高く深さ方向へゆくに従って低くなる不純物プロ
ファイルしか得られない。
素子の製造過程における不純物ドーピングでは、基板表
面から深さ方向に不純物プロファイルが形成される。従
来の不純物ドーピング法としては、気相拡散，固相拡
散，イオン注入などがある。気相拡散, 固相拡散では不
純物を基板表面から拡散させるので、基板表面の不純物
濃度が高く深さ方向へゆくに従って低くなる不純物プロ
ファイルしか得られない。
【０００３】一方、イオン注入法では注入エネルギの制
御により表面から任意の深さに不純物濃度の極大値をも
つプロファイルを形成できるため、この方法によってＰ
層埋め込み型のイオン注入ＦＥＴを作成することができ
る。
御により表面から任意の深さに不純物濃度の極大値をも
つプロファイルを形成できるため、この方法によってＰ
層埋め込み型のイオン注入ＦＥＴを作成することができ
る。
【０００４】しかし、イオン注入法では高エネルギの不
純物が表面を通過する際に結晶が損傷を受け、この損傷
は不純物を活性化させるべく行われる高温のアニール処
理によっても完全には回復せずに結晶欠陥が残り素子特
性に大きな影響を与える。
純物が表面を通過する際に結晶が損傷を受け、この損傷
は不純物を活性化させるべく行われる高温のアニール処
理によっても完全には回復せずに結晶欠陥が残り素子特
性に大きな影響を与える。
【０００５】本発明はこのような問題点を解決するため
になされたものであって、アトミックプレーンドーピン
グで結晶成長させた層を不純物の拡散源とすることによ
り、素子の動作層などの他の部分に影響を与えないで任
意の深さから不純物を拡散できる半導体素子の製造方法
を提供することを目的とする。
になされたものであって、アトミックプレーンドーピン
グで結晶成長させた層を不純物の拡散源とすることによ
り、素子の動作層などの他の部分に影響を与えないで任
意の深さから不純物を拡散できる半導体素子の製造方法
を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明に係る半導体素子
の製造方法は、不純物のドーピングによってｐ型領域又
はｎ型領域を形成する半導体素子の製造方法において、
ｐ型又はｎ型に形成すべき領域内にアトミックプレーン
ドープ層を設け、該アトミックプレーンドープ層を不純
物の拡散源とすることを特徴とする。
の製造方法は、不純物のドーピングによってｐ型領域又
はｎ型領域を形成する半導体素子の製造方法において、
ｐ型又はｎ型に形成すべき領域内にアトミックプレーン
ドープ層を設け、該アトミックプレーンドープ層を不純
物の拡散源とすることを特徴とする。
【０００７】
【作用】本発明に係る半導体素子の製造方法は、ｎ型又
はｐ型に形成すべき領域内にｎ型又はｐ型のドーパント
からなるアトミックプレーンドープ層を形成しておき、
熱処理を加えてアトミックプレーンドープ層を拡散源と
して不純物を拡散させる。従って、基板の表面を損傷す
ることなく、任意の深さにｎ型又はｐ型領域が形成でき
る。
はｐ型に形成すべき領域内にｎ型又はｐ型のドーパント
からなるアトミックプレーンドープ層を形成しておき、
熱処理を加えてアトミックプレーンドープ層を拡散源と
して不純物を拡散させる。従って、基板の表面を損傷す
ることなく、任意の深さにｎ型又はｐ型領域が形成でき
る。
【０００８】
【実施例】以下、本発明をその実施例を示す図に基づい
て説明する。図１は本発明に係る半導体素子の製造方法
によるFET の製造過程を示す断面図である。
て説明する。図１は本発明に係る半導体素子の製造方法
によるFET の製造過程を示す断面図である。
【０００９】まず、半絶縁性のGaAs基板１に結晶成長に
よって8000Åのバッファ層２を形成するが、結晶成長を
中断してMBE, MOCVD等の結晶成長法で、拡散係数の大き
いドーパントを用いてアトミックプレーンドープを行
い、ｐ型ドーパントのAP（アトミックプレーン）ドープ
層３を挿入する。
よって8000Åのバッファ層２を形成するが、結晶成長を
中断してMBE, MOCVD等の結晶成長法で、拡散係数の大き
いドーパントを用いてアトミックプレーンドープを行
い、ｐ型ドーパントのAP（アトミックプレーン）ドープ
層３を挿入する。
【００１０】拡散係数の大きいドーパントとして、ｎ型
領域を形成する場合はSe,Te 等、またｐ型領域を形成す
る場合はZn等が用いられる。以下に、各ドーパントの拡
散係数Ｄ(cm2 /sec)を示す。 Se： Ｄ＝3.0 ×103 ｅ（−4.16/kT ） （但し、k:ボルツマン定数, T:絶対温度） Te： Ｄ＝10-13 （at 1000 ℃），3 ×10-14 （at 580
℃） Zn： Ｄ≒10-8（at 900℃），10-10 （at 700℃）
領域を形成する場合はSe,Te 等、またｐ型領域を形成す
る場合はZn等が用いられる。以下に、各ドーパントの拡
散係数Ｄ(cm2 /sec)を示す。 Se： Ｄ＝3.0 ×103 ｅ（−4.16/kT ） （但し、k:ボルツマン定数, T:絶対温度） Te： Ｄ＝10-13 （at 1000 ℃），3 ×10-14 （at 580
℃） Zn： Ｄ≒10-8（at 900℃），10-10 （at 700℃）
【００１１】本実施例では、ｐ型ドーパントのAP（アト
ミックプレーン）ドープ層３入りバッファ層２を形成し
た後、バッファ層２の上にｎ-GaAs動作層４を形成する
（図１(a) ）。
ミックプレーン）ドープ層３入りバッファ層２を形成し
た後、バッファ層２の上にｎ-GaAs動作層４を形成する
（図１(a) ）。
【００１２】ｎ-GaAs 動作層４にW,Si等の耐熱金属ゲー
ト５、SiＯ2 等のサイドウォール６を形成する（図１
(b)）。
ト５、SiＯ2 等のサイドウォール６を形成する（図１
(b)）。
【００１３】選択結晶成長法によってｎ-GaAs 層７を成
長させるが、成長を中断してｎ型ドーパントのAPドープ
層８を挿入する（図１(c) ）。
長させるが、成長を中断してｎ型ドーパントのAPドープ
層８を挿入する（図１(c) ）。
【００１４】次に、アニール装置を用いてｐ型ドーパン
トのAPドープ層３とｎ型ドーパントのAPドープ層８とを
拡散源としてドーパントをそれぞれ拡散させ、ｎ+ オー
ミック層10とｐ埋込層９を形成する（図１(d) ）。
トのAPドープ層３とｎ型ドーパントのAPドープ層８とを
拡散源としてドーパントをそれぞれ拡散させ、ｎ+ オー
ミック層10とｐ埋込層９を形成する（図１(d) ）。
【００１５】拡散の距離ｄは拡散時間をｔ（sec ）とす
ると、ｄ＝（Ｄ・ｔ）1/2 となる。従って、上述のドー
パントをそれぞれ300Å拡散させるには、Te：1000℃で9
0秒， 580℃で３分、Se：1000℃で36秒、Zn： 700℃で
0.1 秒のアニール処理が必要である。
ると、ｄ＝（Ｄ・ｔ）1/2 となる。従って、上述のドー
パントをそれぞれ300Å拡散させるには、Te：1000℃で9
0秒， 580℃で３分、Se：1000℃で36秒、Zn： 700℃で
0.1 秒のアニール処理が必要である。
【００１６】図２は本発明に係る半導体素子の製造方法
により作成したBP-SAINT FET（ｐ層埋込みSAINT FET ）
の断面図である。この実施例では、ｐ型ドーパントのAP
ドープ層11を拡散源としてアニール処理してｐ埋込層12
を形成するものである。
により作成したBP-SAINT FET（ｐ層埋込みSAINT FET ）
の断面図である。この実施例では、ｐ型ドーパントのAP
ドープ層11を拡散源としてアニール処理してｐ埋込層12
を形成するものである。
【００１７】
【発明の効果】以上のように、本発明に係る半導体素子
の製造方法は、ｎ型又はｐ型領域を形成しようとする層
にAPドープ層を挿入してアニール処理することによりAP
ドープ層を拡散源として不純物が拡散されるので、任意
の深さで不純物の拡散を行うことができるとともに、拡
散による基板表面の結晶損傷及び不純物濃度の変化を受
けずに性能の良い半導体素子が得られるという優れた効
果を奏する。
の製造方法は、ｎ型又はｐ型領域を形成しようとする層
にAPドープ層を挿入してアニール処理することによりAP
ドープ層を拡散源として不純物が拡散されるので、任意
の深さで不純物の拡散を行うことができるとともに、拡
散による基板表面の結晶損傷及び不純物濃度の変化を受
けずに性能の良い半導体素子が得られるという優れた効
果を奏する。
【図１】本発明に係る半導体素子の製造方法によるFET
の製造過程を示す断面図である。
の製造過程を示す断面図である。
【図２】本発明に係る半導体素子の製造方法により製造
されたBP-SAINT FETの断面図である。
されたBP-SAINT FETの断面図である。
【符号の説明】 １ GaAs基板 ２ GaAsバッファ層 ３ APドープ層 ４ ｎ-GaAs 動作層 ７ ｎ-GaAs 層 ８ APドープ層 ９ ｐ埋込層 １０ ｎ+ オーミック層 １１ APドープ層 １２ ｐ埋込層
Claims (1)
- 【請求項１】 不純物のドーピングによってｐ型領域又
はｎ型領域を形成する半導体素子の製造方法において、
ｐ型又はｎ型に形成すべき領域内にアトミックプレーン
ドープ層を設け、該アトミックプレーンドープ層を不純
物の拡散源とすることを特徴とする半導体素子の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22352091A JPH0547693A (ja) | 1991-08-07 | 1991-08-07 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22352091A JPH0547693A (ja) | 1991-08-07 | 1991-08-07 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0547693A true JPH0547693A (ja) | 1993-02-26 |
Family
ID=16799433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22352091A Pending JPH0547693A (ja) | 1991-08-07 | 1991-08-07 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0547693A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1982002951A1 (en) * | 1981-02-16 | 1982-09-02 | Ogoshi Yoshimasa | Apparatus for measuring concentration of bilirubin |
-
1991
- 1991-08-07 JP JP22352091A patent/JPH0547693A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1982002951A1 (en) * | 1981-02-16 | 1982-09-02 | Ogoshi Yoshimasa | Apparatus for measuring concentration of bilirubin |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4629520A (en) | Method of forming shallow n-type region with arsenic or antimony and phosphorus | |
| JPH07226510A (ja) | 半導体ポリシリコン層のドーピング方法とこれを用いたｐｍｏｓｆｅｔ製造方法 | |
| US4057824A (en) | P+ Silicon integrated circuit interconnection lines | |
| JPS61248470A (ja) | ▲ｉｉｉ▼―▲ｖ▼族半導体デバイス | |
| JPH03278542A (ja) | 半導体装置 | |
| JPH0547693A (ja) | 半導体素子の製造方法 | |
| EP0196245B1 (en) | Compound semiconductor layer having high carrier concentration and method of forming same | |
| US20040115889A1 (en) | Ultra shallow junction formation | |
| US20050112830A1 (en) | Ultra shallow junction formation | |
| JPH05175536A (ja) | 半導体素子作製方法 | |
| JP3205150B2 (ja) | 半導体装置の製造方法 | |
| JP2797200B2 (ja) | 多結晶シリコン電極およびその製造方法 | |
| JPS6159723A (ja) | 半導体装置の製造方法 | |
| JPH023916A (ja) | 半導体装置の製造方法 | |
| JP3168310B2 (ja) | 半導体デバイスの製造方法 | |
| JPH0547797A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0373540A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPH05110079A (ja) | 半導体装置の製造方法 | |
| JPS60137072A (ja) | 接合型電界効果トランジスタの製造方法 | |
| JP2023017508A (ja) | 窒化物半導体装置および窒化物半導体装置の製造方法 | |
| JPS62243316A (ja) | 半導体装置の製造方法 | |
| JPS58103123A (ja) | 化合物半導体装置の製造方法 | |
| JPS6386426A (ja) | 化合物半導体装置の製造方法 | |
| JPH05121345A (ja) | 半導体装置の製造方法 | |
| JPS61123175A (ja) | ヘテロ接合パイポ−ラトランジスタの製造方法 |