JPS6393152A

JPS6393152A - バイポ−ラトランジスタおよびその製造方法

Info

Publication number: JPS6393152A
Application number: JP61238383A
Authority: JP
Inventors: Koji Shirai; 浩司白井
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-10-07
Filing date: 1986-10-07
Publication date: 1988-04-23

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は半導体装置、特に絶縁膜上に形成された縦型の
バイポーラトランジスタおよびその製造方法に関する。

（従来の技術）従来、絶縁膜上に形成されたバイポーラトランジスタと
しては、ｗＸ４図に示すように半導体基板４ノ上の絶縁
膜４２上に形成された横型のバイポーラトランジスタ（
４３はコレクタ領域、４４はベース領域、４５はエミッ
タ領域）および第５図に示すように半導体基板５１上の
絶縁膜５２上に形成された縦型のバイポーラトランジス
タ（５３は低濃度層のコレクタ領域、５４はベース領域
。

５５はエミッタ領域、５６はコレクタ電極数）出し用拡
散層）が知られている。

しかし、上記横型のバイポーラトランジスタは。

ベース幅が製造時のパターニング精度に左右され、その
ばらつきも大きくなるので、ベース幅を十分に小さくす
ることが困難であって特性の高速化が困難であり、ベー
スとエミッタあるいはコレクタとの接合面積を十分に大
きくとることが困難でありて大電力化も困難である。ま
た、前記縦をのバイポーラトランジスタは、コレクタ領
域５３が低濃度層であシ、ベース接合直下に高濃度コレ
クタ層を有していないので、コレクタ層が高抵抗になシ
、特にコレクタ、エミッタ間飽和電圧ｖｃ＋ｃ（ｓＡア
）が問題になシ、動作の高速化、大電力化が困難である
。

（発明が解決しようとする問題点）本発明は、上記したような絶縁膜上に形成された縦型の
バイポーラトランジスタのコレクタ層が高抵抗であるこ
とに起因する問題点を解決すべくなされたもので、コレ
クタ層の抵抗が小さく。

ｖｃ、（ｓＡＴ）特性の向上、動作の高速化、大電力化
が可能なバイポーラトランジスタおよびこれを簡単なプ
ロセスで形成し得るバイポーラトランジスタの製造方法
を提供することを目的とする。

［発明の構成］（問題点を解決するための手段）本発明のバイポーラトランジスタは、絶縁膜上に形成さ
れた半導体層にエミッタ、ベース、コレクタ層が縦方向
に形成され、上記半導体層の下層部に不純物濃度のコレ
クタ電極層が形成されていることを特徴とする。

また、本発明のバイポーラトランジスタの製造方法は、
絶縁膜上のトランジスタ形成領域に形成しようとするト
ランジスタのコレクタ層ト同−導電型の不純物を高濃度
でイオン注入してイオン注入層を形成し、このイオン注
入層上に半導体層を形成し、この半導体層の一部にエミ
、り層、ベース層を縦方向に形成し、上記半導体層形成
工程以降での熱処理によって前記イオン注入層から前記
半導体層の下層部に不純物を拡散させることによって不
純物濃度の高いコレクタ電極層を形成することを特徴と
する。

（作用）上記バイポーラトランジスタは、ベース接合直下に高濃
度のコレクタ電極層を有するので、コレクタ層の抵抗が
小さく、ｖｃｚ（８ＡＴ）特性が向上し、動作の高速化
、大電力化が可能になる。

また、上記バイポーラトランジスタの製造方法は、絶縁
膜上のトランジスタ形成領域にトランジスタのコレクタ
層となる半導体層を形成する前に、上記コレクタ層と同
一導電製の不純物を高濃度でイオン注入しておくことに
よって、不純物濃度の高いコレクタ電極層を有するバイ
ポーラトランジスタを簡単なプロセスで形成することが
可能になる。

（実施例）以下、図面を参照して本発明の一実施例を詳細に説明す
る。

第１図（＆）乃至（ｆ）は絶縁膜上の縦型バイポーラト
ランジスタの製造方法の一実施例における主要な工程で
の半導体ウェハ断面構造を示している。先ず、第１図弾
）に示すように、シリコン基板１１上に熱酸化法あるい
はＣＶＤ　（化学的気相成長）法により約１縄の厚さの
酸化膜（Ｓ１０２膜）１２を形成する。次に、第１図（
ｂ）に示すように、酸化膜１２上の素子形成領域以外の
酸化膜表面を７オトレジスト１３で覆った状態で上記素
子形成領域に形成しようとするトランジスタのコレクタ
層と同じ導電型の不純物、たとえばＮｕ不純物イオンＡ
！１＋（またはリン、アンチモノのイオン）を１刈０１
６ｈＩｒ２の高濃度で注入する。図中、Ｘ印部はイオン
注入層１４である。そして、上記フォトレジスト１３を
除去する。次に、５ＩＨ４，ｆスの熱分解などの方法で
酸化膜１２上にＮ鳳不純物を低濃度に含むＮ型のシリコ
ン層を約０．５μｍの厚さに堆積形成する。

この場合、通常、上記シリコン層は多結晶の状態になる
ので、電子ビーム、レーデ、その他のアニール方法（ラ
テラルシーディング法など）により上記シリコン層を単
結晶化する。または、上記シリコン層の堆積形成に際し
て上記ＮＪ不純物を含まないノンドープのシリコン層を
堆積形成し、Ｎ型不純物イオンを低濃度で注入したのち
アニール方法により単結晶化するようにしてもよい。な
お。

上記単結晶化を行なわず、多結晶のままでもよい。

次に、上記シリコン層のツクターニングを行ない、第１
図（Ｃ）に示すように絶縁膜１２のイオン注入層１４上
にＮｚのシリコン層１５を残す。次に、第１図（ｄ）に
示すように、上記シリコン層１５０表面に０．２μｍ程
度の熱酸化膜１６を形成したのち通常のプロセスにし九
がって縦型バイポーラトランジスタを形成する。即ち、
先ず上記シリコン層１５の上面の熱酸化膜１６の一部を
ベース領域形成のために開口し、この開口領域にＰ型不
純物イオン（たとえばがロンイオン）をＩ　Ｘ　１０１
４／ａｎ２の濃度で注入したのち、アニールを行なって
Ｐ型のベース拡散層１７を形成する。次に、第１図（ｅ
）に示すようにコレクタ電極域シ出し領域形成のために
シリコン層１５の上面の熱酸化膜１６の一部を開口し、
この開口領域および前記Ｐ型ベース拡散層１７の一部の
表面にＮＷ不純物イオン（たとえばヒ素イオン）を５Ｘ
１０１５／Ｊの高濃度で注入したのち、アニールを行な
って１型のエミッタ拡散層１８およびＮ＋型のコレクタ
電極取り出し用拡散層１９を形成する。

上述したようなＮ″″塁シリコン層１５形成工程からエ
ミッタ拡散層１８形成工程までの熱処理などによって、
前記酸化膜１２の一部に予め形成されていたイオン注入
層１４からＮ型不純物がＮ−型シリコン層１５の下層部
に０．１μｍ程度拡散し、Ｎ＋盤コレクタ電極層２０が
形成される。

この後、第１図げ）に示すように、ＣＶＤ法によりウエ
ハ表面全面に酸化膜（ＳＩＯ２膜）２ノを堆積形成し、
エミッタ用コンタクトホール、ベース用コンタクトホー
ル、コレクタ用コンタクトホールを形成し、上記酸化膜
２１上の全面に金属膜（アルミニウム膜）を被着形成し
たのち配線パターニングを行なってエミッタ電極２２、
ベース電極２３、コレクタ電極２４およびそれぞれの配
線を形成し。

さらに保護膜（リンシリケートガラス膜など）を形成す
る。

上記第１図げ）に示すように、絶縁膜上に形成された縦
型バイポーラトランジスタによれば、従来の半導体基板
内に形成された縦型バイポーラトランジスタにおける高
濃度埋め込み層に対応してベース接合直下に高濃度のコ
レクタ電極層を有するので、第５図に示した従来の絶縁
膜上の縦型バイポーラトランジスタに比べてコレクタ層
の抵抗が小さく、ＶＣ！（８Ａ、ｒ）特性が向上し、動
作の高速化、大電力化が可能である。また、上記縦型バ
イポーラトランジスタは絶縁膜１２上に形成されていて
基板１１との間の接合容量が殆んどなくなり、この接合
容量への充放電時間が不要になるので、半導体基板内く
形成され九同サイズの縦型バイポーラトランジスタに比
べてスイッチ動作などが高速になる。

また、上記したような縦型ノ々イＩ−ラトランジスタの
製造方法によれば、絶縁膜上の素子形成領域に形成しよ
うとするトランジスタのコレクタ層と同じ導電型の不純
物を予めイオン注入しておき、このイオン注入層上に半
導体層を形成したのちベース層、エミッタ層を縦方向に
形成するまでの工程での熱処理によつて前記イオン注入
層から前記半導体層の下層部へ高濃度の不純物拡散を行
なわせることによって、ベース接合直下の高濃度コレク
タ電極層１５を絶縁膜１２上忙簡単なプロセスで形成す
ることが可能である。

なお１本発明は上記実施例に限られるものではなく、第
２図に示すように半導体基板内に形成された縦型バイポ
ーラトランジスタ２５（２６はエミッタ領域、２７はベ
ース領域、２８はコレクタ電極取り出し領域、２９はコ
レクタ領域、３ｏは高濃度埋め込み層であシ、上記コレ
クタ領域２９は素子分離拡散領域３１により囲まれて島
状に形成されている）の上方で基板上に形成されている
絶縁膜１２上に前記実施例と同様の縦型パイ／　−ラト
ランジスタ１０を形成してもよい。

また、第３図に示すように半導体ウェハの絶縁１１１ｚ
ｚ中に、前記実施例と同様の縦型バイポーラトランジス
タ１０の複数個を互いに絶縁された状態で複数層となる
ように積み重ねて形成してもよい。

上記した第２図、第３図の実施例のように形成すれば、
縦型バイポーラトランジスタの３次元化が可能になるの
で、より高速で多機能のＬＳＩ　（大規模集積回路）を
実現できるようになる。

［発明の効果コ上述したように本発明によれば、コレクタ層の抵抗が小
さく　ｓ　ｖｃｍ（ｓｉｔ）特性の向上、動作の高速化
、大電力化が可能な絶縁膜上の縦型バイポーラトランジ
スタおよびこれを簡単なプロセスで形成し得るバイポー
ラトランジスタの製造方法を提供することができる。

【図面の簡単な説明】

第１図（ａ）乃至（ト）は本発明の縦型ノ々イポーラト
ランジスタの製造方法の一実施例に係る主要な工程での
半導体ウェハ断面構造を示すもので１）、同図■は本発
明の縦型バイポーラトランジスタの一実施例を示してお
り、第２図および第３図はそれぞれ他の実施例に係る縦
型バイポーラトランジスタを示す半導体ウェハ断面図、
第４図および第５図はそれぞれ従来の絶縁膜上に形成さ
れたパイｆ！−１トランジスタを示す半導体ウェハ断面
図である。１０・・・バイポーラトランジスタ、１２・・・絶縁膜
。１５・・・半導体層、２０・・・高濃度コレクタ電極層
、２５・・・半導体基板内のバイポーラトランジスタ。出願人代理人　　弁理士　鈴　江　武　産業１図第１図

Claims

【特許請求の範囲】

（１）絶縁膜上に形成された半導体層にエミッタ、ベー
ス、コレクタ層が縦方向に形成され、上記半導体層の下
層部に不純物濃度の高いコレクタ電極層が形成されてな
ることを特徴とするバイポーラトランジスタ。
（２）前記絶縁膜の下側の半導体基板に他のトランジス
タ素子が形成されていることを特徴とする前記特許請求
の範囲第１項記載のバイポーラトランジスタ。
（３）基板上に互いに絶縁されて複数層積み重ねられて
形成されたことを特徴とする前記特許請求の範囲第１項
記載のバイポーラトランジスタ。
（４）絶縁膜上のトランジスタ形成領域に形成しようと
するトランジスタのコレクタ層と同一導電型の不純物を
高濃度でイオン注入する工程と、この工程により形成さ
れた絶縁膜のイオン注入層上に半導体層を形成する工程
と、この半導体層の一部にエミッタ層、ベース層を縦方
向に形成する工程とを具備し、前記半導体層形成工程以
降での熱処理によって前記イオン注入層から前記半導体
層の下層部に不純物を拡散させることを特徴とするバイ
ポーラトランジスタの製造方法。
（５）半導体基板のトランジスタ素子形成領域上の絶縁
膜上にバイポーラトランジスタを形成することを特徴と
する前記特許請求の範囲第４項記載のバイポーラトラン
ジスタの製造方法。
（６）バイポーラトランジスタ上に絶縁膜を形成し、こ
の絶縁膜上に再びバイポーラトランジスタを形成するこ
とを特徴とする前記特許請求の範囲第１項記載のバイポ
ーラトランジスタの製造方法。