JPS639942A - 半導体装置の電極接続方法 - Google Patents
半導体装置の電極接続方法Info
- Publication number
- JPS639942A JPS639942A JP61154505A JP15450586A JPS639942A JP S639942 A JPS639942 A JP S639942A JP 61154505 A JP61154505 A JP 61154505A JP 15450586 A JP15450586 A JP 15450586A JP S639942 A JPS639942 A JP S639942A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- resin
- connection
- photosensitive resin
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置の実装方法に関するものであり、
ワイヤーポンドの技術を用いず、直接実装基板上に半導
体装置を実装する方法である。
ワイヤーポンドの技術を用いず、直接実装基板上に半導
体装置を実装する方法である。
特に、高い実装密度が要求される場合や、７う・７）デ
ィスプレイで、駆動用ＩＣを直接ディスプレイに実装す
る場合に用いる事ができる。
ィスプレイで、駆動用ＩＣを直接ディスプレイに実装す
る場合に用いる事ができる。
従来の技術
半導体装置の実装方法は、大きく２種類に分ける事がで
きる。第１はワイヤーボンド方式、第２はワイヤーレス
ボンド方式である。嘔らに、ワイヤーレスボンド方式に
、実装基板上にチップをフェースダウンで直接実装する
方式があり、フリップチップ方式と呼ばれている。本発
明は、フリップチップ方式に関するものである。従来の
７リソプチ、ツブ方式は、第２図に示すように、半導体
装置１の電極２上にバリアメタルと呼ばれる金属層３を
介してバンブ４を形成し、熱圧着により基板６に接続す
る方法である。
きる。第１はワイヤーボンド方式、第２はワイヤーレス
ボンド方式である。嘔らに、ワイヤーレスボンド方式に
、実装基板上にチップをフェースダウンで直接実装する
方式があり、フリップチップ方式と呼ばれている。本発
明は、フリップチップ方式に関するものである。従来の
７リソプチ、ツブ方式は、第２図に示すように、半導体
装置１の電極２上にバリアメタルと呼ばれる金属層３を
介してバンブ４を形成し、熱圧着により基板６に接続す
る方法である。
発明が解決しようとする問題点
前述したフリップチップ方式の場合に、メッキによりバ
ンプを形成しなければならないことと、そのためのバリ
アメタルを形成するのに蒸着の技術が必要となり、工程
がかなり複雑となる。またそのためにＩＣの歩留りを下
げる事になる。
ンプを形成しなければならないことと、そのためのバリ
アメタルを形成するのに蒸着の技術が必要となり、工程
がかなり複雑となる。またそのためにＩＣの歩留りを下
げる事になる。
問題点を解決するための手段
接続用の電極形成には、リフトオフ法によシ行なう。つ
まり、半導体装置上に２種類の感光性樹脂を順次、塗布
、電極部の開孔を行ない、その上に、導電性材料を塗布
し、２層目の感光性樹脂を除去する時に不必要な導電性
材料を除去する事により、２層目の感光性樹脂の厚みの
分の高さをもつ電極の突起を形成する事ができる。また
、実装基板との接続は、接続用の樹脂によシ行ない半導
体装置を固定接続する。
まり、半導体装置上に２種類の感光性樹脂を順次、塗布
、電極部の開孔を行ない、その上に、導電性材料を塗布
し、２層目の感光性樹脂を除去する時に不必要な導電性
材料を除去する事により、２層目の感光性樹脂の厚みの
分の高さをもつ電極の突起を形成する事ができる。また
、実装基板との接続は、接続用の樹脂によシ行ない半導
体装置を固定接続する。
作用
半導体装置の接続用電極の形成にはリフトオフ法により
行ない、実装基板と半導体装置の接続は、樹脂接着で行
なうため、工程が簡素化される。
行ない、実装基板と半導体装置の接続は、樹脂接着で行
なうため、工程が簡素化される。
実施例
本発明の基本工程を第１図に示す。（ａ）半導体装置１
上に第１の感光性樹脂６を塗布した後、電極部２のみに
第１の開孔部７をもうける。（ｂ）−ｇらに、その上に
第２の感光性樹脂８を塗布し第１の感光性樹脂６同様電
極部２のみに第２の開孔部９をもうける。（Ｃ）その上
に、導電性材料１０を塗布する。
上に第１の感光性樹脂６を塗布した後、電極部２のみに
第１の開孔部７をもうける。（ｂ）−ｇらに、その上に
第２の感光性樹脂８を塗布し第１の感光性樹脂６同様電
極部２のみに第２の開孔部９をもうける。（Ｃ）その上
に、導電性材料１０を塗布する。
（ｄ）第２の感光性樹脂８を除去する時に、同時に、電
極部２以外の部分に塗布された導電性材料１０を除去す
る。（６）さらに、接続用樹脂１１を塗布し、実装基板
１２上に設置位置合せを行なう。＜ｒ）その後、加圧し
、接続用樹脂１１を硬化させ、実装基板１２と半導体装
置を接続固定する。
極部２以外の部分に塗布された導電性材料１０を除去す
る。（６）さらに、接続用樹脂１１を塗布し、実装基板
１２上に設置位置合せを行なう。＜ｒ）その後、加圧し
、接続用樹脂１１を硬化させ、実装基板１２と半導体装
置を接続固定する。
次に具体例について説明する。バイポーラプロセスによ
り形成されたＥＬディスプレイ駆動用の半導体装置１上
にネガ型の感光性樹脂６を塗布し、所定のパターンを有
するマスクを介して紫外線もしくはＸ線を照射し現像液
に浸して、電極部２のみに溶解孔７を形成した（第１図
ａ）。
り形成されたＥＬディスプレイ駆動用の半導体装置１上
にネガ型の感光性樹脂６を塗布し、所定のパターンを有
するマスクを介して紫外線もしくはＸ線を照射し現像液
に浸して、電極部２のみに溶解孔７を形成した（第１図
ａ）。
次に、ポジ型の感光性樹脂８を塗布し、同様に溶解孔９
を形成した（第１図ｂ）。その上に、銀ペーストをスク
リーン印刷法により塗布した（第１図Ｃ）。続いて、ポ
ジ型の感光性樹脂８をアセトンに溶解させ除去する時に
、同時に電極部２以外の部分に塗布された銀ペーストも
除去した（第１図ｄ）。さらに、アクリル系の紫外線硬
化型の樹脂１１を塗布し、ガラス製の実装基板１２と位
置合せを行なった（第１図ｅ）。
を形成した（第１図ｂ）。その上に、銀ペーストをスク
リーン印刷法により塗布した（第１図Ｃ）。続いて、ポ
ジ型の感光性樹脂８をアセトンに溶解させ除去する時に
、同時に電極部２以外の部分に塗布された銀ペーストも
除去した（第１図ｄ）。さらに、アクリル系の紫外線硬
化型の樹脂１１を塗布し、ガラス製の実装基板１２と位
置合せを行なった（第１図ｅ）。
その後加圧しながら紫外線を照射し、樹脂１１を硬化さ
せ、半導体装置１と実装基板１２を接続固定した（第１
図ｆ）。
せ、半導体装置１と実装基板１２を接続固定した（第１
図ｆ）。
このようにして、実装されたＥＬディスプレイを駆動電
圧１００Ｖにて駆動したところ良好な結果を得た。
圧１００Ｖにて駆動したところ良好な結果を得た。
実施例では、バイポーラプロセスで作らｎた半導体装置
を例に上げたが、こｎに限定てれるものではなく、また
、ＥＬディスプレイ用に限定されるものでもない。導電
性材料に銀ペーストを用いたが、接続抵抗値にあまり小
さな値が要求さｆ′Ｌない場合などは、カーボンペース
トでもよい。そして、接続用の樹脂については実施例で
は、紫外線硬化型の樹脂を用いたが、熱硬化性の樹脂で
もよい。
を例に上げたが、こｎに限定てれるものではなく、また
、ＥＬディスプレイ用に限定されるものでもない。導電
性材料に銀ペーストを用いたが、接続抵抗値にあまり小
さな値が要求さｆ′Ｌない場合などは、カーボンペース
トでもよい。そして、接続用の樹脂については実施例で
は、紫外線硬化型の樹脂を用いたが、熱硬化性の樹脂で
もよい。
発明の効果
接続用の電極形成をリフトオフ法により行なう事により
、工程を簡素化できる。捷た、接続用の電極の一部が樹
脂の中にうめ込まれた構造にする事により、加圧接続時
の電極のひろがりをお芒える事ができ信頼性の高い接続
をうる事ができる。
、工程を簡素化できる。捷た、接続用の電極の一部が樹
脂の中にうめ込まれた構造にする事により、加圧接続時
の電極のひろがりをお芒える事ができ信頼性の高い接続
をうる事ができる。
第１図は本発明の主要工程を示す工程図、第２図は従来
例であるフリワプチ・ツブ方式の一例を表わす断面図で
ある。 １・・・・・・半導体素子、２・・・・・・電極、６・
・・・・・第１の感光性樹脂、８・・・・・・第２の感
光性樹脂、１ｏ・・・・・・導電性材料、１１・・・・
・・接続用樹脂、１２・・・・・・実装基板。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名（リ
（Ｊ） （ｅ） Ｕ） 第２図 〈 試 乙 １゜ 仝
例であるフリワプチ・ツブ方式の一例を表わす断面図で
ある。 １・・・・・・半導体素子、２・・・・・・電極、６・
・・・・・第１の感光性樹脂、８・・・・・・第２の感
光性樹脂、１ｏ・・・・・・導電性材料、１１・・・・
・・接続用樹脂、１２・・・・・・実装基板。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名（リ
（Ｊ） （ｅ） Ｕ） 第２図 〈 試 乙 １゜ 仝
Claims (3)
- （１）半導体装置の表面に、第１の感光性樹脂を塗布し
、前記半導体装置の電極部分のみに開孔部をもうける工
程を、前記第１の感光性樹脂上に前記第１の感光性樹脂
と異なる溶剤に溶解する第２の感光性樹脂を塗布し、前
記第１の感光性樹脂の開孔部と同じ部分に開孔部をもう
ける工程と、前記第２の感光性樹脂上に、前記第２の感
光性樹脂の溶剤に溶解しない導電性材料を塗布する工程
と、前記第２の感光性樹脂を除去し、同時に半導体装置
の電極部以外の部分に塗布された導電性材料を除去する
工程と、前記第１の感光性樹脂および導電性材料の上に
接続用樹脂を塗布する工程と、前記半導体装置の電極部
と相対する位置に電極が形成された実装基板上に前記半
導体装置を配置し、電極どうしを位置合せする工程と、
前記半導体装置と実装基板を加圧し前記半導体装置の電
極部上の接続用樹脂を除去しながら前記接続用樹脂を硬
化させ電気的結合を得る工程とを含む半導体装置の電極
接続方法。 - （２）接続用樹脂が感光性樹脂からなる事を特徴とする
特許請求の範囲第１項記載の半導体装置の電極接続方法
。 - （３）接続用樹脂が熱硬化性樹脂からなる事を特徴とす
る特許請求の範囲第１項記載の半導体装置の電極接続方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61154505A JPS639942A (ja) | 1986-07-01 | 1986-07-01 | 半導体装置の電極接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61154505A JPS639942A (ja) | 1986-07-01 | 1986-07-01 | 半導体装置の電極接続方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS639942A true JPS639942A (ja) | 1988-01-16 |
Family
ID=15585708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61154505A Pending JPS639942A (ja) | 1986-07-01 | 1986-07-01 | 半導体装置の電極接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS639942A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5171712A (en) * | 1991-12-20 | 1992-12-15 | Vlsi Technology, Inc. | Method of constructing termination electrodes on yielded semiconductor die by visibly aligning the die pads through a transparent substrate |
| US5846853A (en) * | 1991-12-11 | 1998-12-08 | Mitsubishi Denki Kabushiki Kaisha | Process for bonding circuit substrates using conductive particles and back side exposure |
-
1986
- 1986-07-01 JP JP61154505A patent/JPS639942A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5846853A (en) * | 1991-12-11 | 1998-12-08 | Mitsubishi Denki Kabushiki Kaisha | Process for bonding circuit substrates using conductive particles and back side exposure |
| US5171712A (en) * | 1991-12-20 | 1992-12-15 | Vlsi Technology, Inc. | Method of constructing termination electrodes on yielded semiconductor die by visibly aligning the die pads through a transparent substrate |
| WO1993013550A1 (en) * | 1991-12-20 | 1993-07-08 | Vlsi Technology, Inc. | A method of constructing termination electrodes on yielded semiconductor die |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000183094A (ja) | 半導体装置およびその製造方法 | |
| JP2002319647A (ja) | 半導体装置の製造方法 | |
| JP2000082723A (ja) | 機能素子及び機能素子搭載用基板並びにそれらの接続方法 | |
| JPS639942A (ja) | 半導体装置の電極接続方法 | |
| JP3116926B2 (ja) | パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法 | |
| KR0149721B1 (ko) | 이방성 도전 접착제를 사용한 집적회로 실장 방법 | |
| JPH0338084A (ja) | 回路基板の接続方法 | |
| JPH0198237A (ja) | 半導体装置の実装方法 | |
| JP3014577B2 (ja) | 半導体装置の製造方法 | |
| JP2546351B2 (ja) | 半導体集積回路の実装方法 | |
| JPH04323838A (ja) | 半導体素子の実装方法 | |
| JP2001135662A (ja) | 半導体素子および半導体装置の製造方法 | |
| JP2538605B2 (ja) | 電子部品の製造方法 | |
| JP2000058597A (ja) | 電子部品実装方法 | |
| JPS62132331A (ja) | 半導体装置の製造方法 | |
| JPH012331A (ja) | 半導体装置の製造方法 | |
| JPH02101753A (ja) | 半導体チップの取付構造 | |
| JPH06124952A (ja) | 半導体チップのバンプ形成方法 | |
| JPH04323839A (ja) | 半導体素子の実装方法 | |
| JPH03177034A (ja) | 電子部品の接続方法 | |
| JPH0888248A (ja) | フェイスダウンボンディング方法及びそれに用いる接続材料 | |
| JP3003394B2 (ja) | 突起電極の製造方法 | |
| JPH0917945A (ja) | 半導体装置およびその製造方法 | |
| JP2879159B2 (ja) | 電気的接続部材及び金属バンプの形成方法 | |
| JPS63151031A (ja) | 半導体装置の接続方法 |