JPH0198237A - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法Info
- Publication number
- JPH0198237A JPH0198237A JP62256547A JP25654787A JPH0198237A JP H0198237 A JPH0198237 A JP H0198237A JP 62256547 A JP62256547 A JP 62256547A JP 25654787 A JP25654787 A JP 25654787A JP H0198237 A JPH0198237 A JP H0198237A
- Authority
- JP
- Japan
- Prior art keywords
- whiskers
- electrodes
- semiconductor element
- onto
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/328—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by welding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/231—Shapes
- H10W72/234—Cross-sectional shape, i.e. in side view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
Landscapes
- Electroluminescent Light Sources (AREA)
- Wire Bonding (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はコンピュータ等に用いられる半導体装置の実装
方法に関するものである。
方法に関するものである。
従来の技術
近年、電気製品は軽薄短小化に伴ない、それに実装する
Ｉ（ｊもＤＩＰタイプからフラットパッケージに、さら
にはパッケージのないペアーチップが使われるようにな
った。そして、この中でＩＣチップ電極と基板の電極と
を圧接し、その周囲には、ＵＶ硬化樹脂をコートし、固
着するタイプがある。
Ｉ（ｊもＤＩＰタイプからフラットパッケージに、さら
にはパッケージのないペアーチップが使われるようにな
った。そして、この中でＩＣチップ電極と基板の電極と
を圧接し、その周囲には、ＵＶ硬化樹脂をコートし、固
着するタイプがある。
発明が解決しようとする問題点
しかしながら、この方法では電極数が増え、ＩＣチップ
サイズが大型化するとＩＣチップ電極と基板電極とが水
平でなくなり、ギャップが発生し、圧接だけでは、接触
不良が発生するという問題点を有していた。
サイズが大型化するとＩＣチップ電極と基板電極とが水
平でなくなり、ギャップが発生し、圧接だけでは、接触
不良が発生するという問題点を有していた。
この問題を解決するため本発明はギャップが発生しても
確実に接触を補償するものである。
確実に接触を補償するものである。
問題点を解決するための手段
この目的を達成するため基板上にホイスカーを成長させ
た後、基板を樹脂膜で覆い、半導体素子上に形成された
バンプを熱圧着によりボイスカーと接続するものである
。
た後、基板を樹脂膜で覆い、半導体素子上に形成された
バンプを熱圧着によりボイスカーと接続するものである
。
作用
この方法によりギャップがあっても、ホイスカーが半導
体素子上に形成されたバンプでつぶされるため、圧接に
よってホイスカーの当った所は押しつぶされ水平となり
、接触はホイスカーとで行なわれる。
体素子上に形成されたバンプでつぶされるため、圧接に
よってホイスカーの当った所は押しつぶされ水平となり
、接触はホイスカーとで行なわれる。
実施例
以下、本発明の実施例について図面を参照して説明する
。第１図は本発明の一実施例における半導体装置の断面
図である。同図において、１は基板であり、２は基板１
上に形成されたランドパターン、３はランドパターン２
上に設けられた金属膜、４はホイスカー、６は半導体素
子８の五ｌ電極７上に形成されたバンプである。
。第１図は本発明の一実施例における半導体装置の断面
図である。同図において、１は基板であり、２は基板１
上に形成されたランドパターン、３はランドパターン２
上に設けられた金属膜、４はホイスカー、６は半導体素
子８の五ｌ電極７上に形成されたバンプである。
以下、その製造方法について第２図〜第６図を用いて説
明する。
明する。
実装゛しようとするガラスエポキシ等の基板１の表面に
銅箔のランドパターン２が形成されており、その上の一
部にホイスカーの発生しやすい金属例えばＳｎの金属膜
３をメ・フキ法にて作成する（第２図）。
銅箔のランドパターン２が形成されており、その上の一
部にホイスカーの発生しやすい金属例えばＳｎの金属膜
３をメ・フキ法にて作成する（第２図）。
次にこれを約５０’Ｃ，湿度約９．０ｑｂで数時間放置
し、金属膜３の表面よりホイスカー４を数μ成長させる
（第３図）。この後、表面全体をＵＶ硬化の樹脂コート
６で覆う（第４図）。さらに、この上に半導体素子８を
パターン面を下にして位置を合わせ重ねる。半導体素子
８のパターン面には外部との接続のためＡｄ電極７があ
り、この表面に接合用のムＵ等の金属バンプ６がメツキ
法や転写方式によって形成されている。このようにして
半導体素子８の上より押え治具９で加圧するとボイスカ
ー４はバンプ６で押しつぶされ、一定の高さになるとと
もに全電極がホイスカーを介して接続される。
し、金属膜３の表面よりホイスカー４を数μ成長させる
（第３図）。この後、表面全体をＵＶ硬化の樹脂コート
６で覆う（第４図）。さらに、この上に半導体素子８を
パターン面を下にして位置を合わせ重ねる。半導体素子
８のパターン面には外部との接続のためＡｄ電極７があ
り、この表面に接合用のムＵ等の金属バンプ６がメツキ
法や転写方式によって形成されている。このようにして
半導体素子８の上より押え治具９で加圧するとボイスカ
ー４はバンプ６で押しつぶされ、一定の高さになるとと
もに全電極がホイスカーを介して接続される。
次に、この状態でＵＶ光を照射して樹脂を硬化させる。
この後ＩＣチップ８の保護および信頼性の点から全体に
樹脂外装コート１ｏをする。
樹脂外装コート１ｏをする。
発明の効果
以上のように本発明は電極間のギャップがあっても、ホ
イスカーが金属膜の表面より無数成長し、これを押しつ
ぶす形で接触させるため全電極は完全に接合することが
出来る。このため大型チップや電極数の多いＩ（３チフ
プにはより有効である。
イスカーが金属膜の表面より無数成長し、これを押しつ
ぶす形で接触させるため全電極は完全に接合することが
出来る。このため大型チップや電極数の多いＩ（３チフ
プにはより有効である。
第１図は本発明の一実施例における半導体装置の断面図
、第２図〜第５図は同裂造工程を示す断面図である。 １・・・・・・基板、２・・・・・・ランドパターン、
３・・・・・・金属膜、４・・・・・・ホイスカー、６
・・・・・・樹脂コート、６・・・・・・バンプ、７・
・・・・・ムｌｔ極、８・・・・・・ＩＣチップ、９・
・・・・・押え治具、１ｏ・旧・・樹脂外装コート。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名４−
一−ボ５４又刀− ８−ｖ絹本系あ
、第２図〜第５図は同裂造工程を示す断面図である。 １・・・・・・基板、２・・・・・・ランドパターン、
３・・・・・・金属膜、４・・・・・・ホイスカー、６
・・・・・・樹脂コート、６・・・・・・バンプ、７・
・・・・・ムｌｔ極、８・・・・・・ＩＣチップ、９・
・・・・・押え治具、１ｏ・旧・・樹脂外装コート。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名４−
一−ボ５４又刀− ８−ｖ絹本系あ
Claims (1)
- 基板上にホイスカーを成長させた後、基板を樹脂膜で
覆い、半導体素子上に形成されたバンプを熱圧着により
ホイスカーと接続することを特徴とする半導体装置の実
装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62256547A JPH0198237A (ja) | 1987-10-12 | 1987-10-12 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62256547A JPH0198237A (ja) | 1987-10-12 | 1987-10-12 | 半導体装置の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0198237A true JPH0198237A (ja) | 1989-04-17 |
Family
ID=17294154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62256547A Pending JPH0198237A (ja) | 1987-10-12 | 1987-10-12 | 半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0198237A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5877833A (en) * | 1990-09-10 | 1999-03-02 | U.S. Philips Corporation | Interconnection structure with raised perimeter portions |
| US20150221842A1 (en) * | 2012-12-21 | 2015-08-06 | Panasonic Intellectual Property Management Co., Lt | Electronic component package and method for producing same |
| US9425122B2 (en) | 2012-12-21 | 2016-08-23 | Panasonic Intellectual Property Management Co., Ltd. | Electronic component package and method for manufacturing the same |
| US9449944B2 (en) | 2012-12-21 | 2016-09-20 | Panasonic Intellectual Property Management Co., Ltd. | Electronic component package and method for manufacturing same |
| US9595651B2 (en) | 2012-12-21 | 2017-03-14 | Panasonic Intellectual Property Management Co., Ltd. | Electronic component package and method for manufacturing same |
| JP2018195642A (ja) * | 2017-05-15 | 2018-12-06 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
| CN114567969A (zh) * | 2020-11-27 | 2022-05-31 | 万润科技股份有限公司 | 电子元件背膜方法及设备 |
-
1987
- 1987-10-12 JP JP62256547A patent/JPH0198237A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5877833A (en) * | 1990-09-10 | 1999-03-02 | U.S. Philips Corporation | Interconnection structure with raised perimeter portions |
| US20150221842A1 (en) * | 2012-12-21 | 2015-08-06 | Panasonic Intellectual Property Management Co., Lt | Electronic component package and method for producing same |
| US9425122B2 (en) | 2012-12-21 | 2016-08-23 | Panasonic Intellectual Property Management Co., Ltd. | Electronic component package and method for manufacturing the same |
| US9449944B2 (en) | 2012-12-21 | 2016-09-20 | Panasonic Intellectual Property Management Co., Ltd. | Electronic component package and method for manufacturing same |
| US9595651B2 (en) | 2012-12-21 | 2017-03-14 | Panasonic Intellectual Property Management Co., Ltd. | Electronic component package and method for manufacturing same |
| US9825209B2 (en) * | 2012-12-21 | 2017-11-21 | Panasonic Intellectual Property Management Co., Ltd. | Electronic component package and method for manufacturing the same |
| JP2018195642A (ja) * | 2017-05-15 | 2018-12-06 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
| CN114567969A (zh) * | 2020-11-27 | 2022-05-31 | 万润科技股份有限公司 | 电子元件背膜方法及设备 |
| CN114567969B (zh) * | 2020-11-27 | 2023-08-08 | 万润科技股份有限公司 | 电子元件背膜方法及设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940001149B1 (ko) | 반도체 장치의 칩 본딩 방법 | |
| CA1259425A (en) | Balltape structure for tape automated bonding, multilayer packaging, universal chip interconnection and energy beam processes for manufacturing balltape | |
| JP3142723B2 (ja) | 半導体装置及びその製造方法 | |
| JP3503133B2 (ja) | 電子デバイス集合体と電子デバイスの接続方法 | |
| JPS63119552A (ja) | Ｌｓｉチツプ | |
| JPH0198237A (ja) | 半導体装置の実装方法 | |
| JPH0745641A (ja) | 半導体装置の実装方法 | |
| JPS5817630A (ja) | 集回路用のテ−プ自動ボンデイング | |
| JPS62232948A (ja) | リ−ドフレ−ム | |
| JPH0551179B2 (ja) | ||
| JPH0198238A (ja) | 半導体装置の実装方法 | |
| JPH02101753A (ja) | 半導体チップの取付構造 | |
| JPH07226420A (ja) | 半導体装置の製造方法 | |
| JPS6313337A (ja) | 半導体素子の実装方法 | |
| JP2986661B2 (ja) | 半導体装置の製造方法 | |
| JP2937398B2 (ja) | 封止型半導体装置の製造方法 | |
| JP3706519B2 (ja) | 半導体装置の実装方法 | |
| JPH0366130A (ja) | バンプ形成方法 | |
| JP2549278Y2 (ja) | 混成集積回路基板 | |
| JPS61251045A (ja) | 半導体チツプのダイボンデイング方法 | |
| JPH0316146A (ja) | 半導体装置 | |
| JPH07147298A (ja) | 半導体装置の実装構造及びその実装方法 | |
| US6700184B1 (en) | Lead frame and semiconductor device having the same | |
| JP3445687B2 (ja) | 半導体チップの実装方法 | |
| JP2000216172A (ja) | 半導体装置の製造装置 |