JPS5986262A - ゲ−トタ−ンオフサイリスタ - Google Patents
ゲ−トタ−ンオフサイリスタInfo
- Publication number
- JPS5986262A JPS5986262A JP57197205A JP19720582A JPS5986262A JP S5986262 A JPS5986262 A JP S5986262A JP 57197205 A JP57197205 A JP 57197205A JP 19720582 A JP19720582 A JP 19720582A JP S5986262 A JPS5986262 A JP S5986262A
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- emitter
- emitter region
- current concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
- H10D62/148—Cathode regions of thyristors
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はゲートターンオフサイリスクに係シ、特に最
大ターンオフ電流を大きくする改良に関するものである
。
大ターンオフ電流を大きくする改良に関するものである
。
ゲートターンオフサイリスク（以下「ＧＴＯＪという。
）はゲート逆バイアスによって主電流をオフはせること
が可能であるので、従来の通常のサイリスタにおけるよ
うな転流回路を心安としない。
が可能であるので、従来の通常のサイリスタにおけるよ
うな転流回路を心安としない。
従って、インバータ、チョッパー装置に用いた場合、装
置の小形化、軽量化が可能であるという大きな利点があ
る。
置の小形化、軽量化が可能であるという大きな利点があ
る。
第１図は従来の大電力用のＧＴＯの構造を示す断面図で
、（１）はｎ形ベース（ｎ、）領域、（２）および（３
）はそれぞれｎＢ領領域両生面側からＰ形不純物を拡散
して形成されたｐ形ベース（ＰＲ）領域およびｐ形エミ
ッタ（ｐ８）領域、（４）はｐ、領域（２）にｎ形不純
物を選択的に拡散して形成されたｎ形エミッタ（ｎＩり
領域、（５） 、 （６） 、 （７）はそれぞれｎ８
領域（４） 、 ｐ、領域（２）。
、（１）はｎ形ベース（ｎ、）領域、（２）および（３
）はそれぞれｎＢ領領域両生面側からＰ形不純物を拡散
して形成されたｐ形ベース（ＰＲ）領域およびｐ形エミ
ッタ（ｐ８）領域、（４）はｐ、領域（２）にｎ形不純
物を選択的に拡散して形成されたｎ形エミッタ（ｎＩり
領域、（５） 、 （６） 、 （７）はそれぞれｎ８
領域（４） 、 ｐ、領域（２）。
ｐ８領域（３）にオーミック接触して形成された陰電極
、ゲート電極、陽電極を示す。
、ゲート電極、陽電極を示す。
導通しているこのＧＴＯをターンオンさせるには、陰電
極（５）に対してゲート電極（６）に負の電圧を加え、
ｐＢ領領域２） 、 ｎＢ領領域１）に充満していたキ
ャリアをゲート電極（６）から引抜くことＫよって行わ
れる。
極（５）に対してゲート電極（６）に負の電圧を加え、
ｐＢ領領域２） 、 ｎＢ領領域１）に充満していたキ
ャリアをゲート電極（６）から引抜くことＫよって行わ
れる。
このターンオフをさらに細部にみると、ＧＴＯの導通領
域はゲート電極（６）に近い領域からｎ、ｉＪＩ域（４
）の中心部にしｌｔ Ｄこまれてゆく。すなわち、ｎ０
領域（４）の中心部に電流が集中する部分ができ、大電
流をオフきせようとする場合、素子の局部で温度上昇が
生じ、しゃ断を失敗し、素子が破壊するという問題があ
った０ このターンオフ特性を改良する一力式として先行技術に
なるＧＴＯの断面図を第２図に示す。図中る部分にｐ２
短絡ｎ＋形領域（８）が設けられている。この構造では
、ターンオフ時の電流集中は第２図にＡで示す２つの領
域近傍忙分散されるので、従来り、局部温度上昇の緩和
が十分ではなかった。第３図はこの先行技術になるＧＴ
Ｏの電流の最終的集中状況を示す部分断面図で、ｐＩ短
絡ｎ＋形領域（８〕に対向するｎ８領域（４ンの部分で
もキャリヤの注入が生じるので、集中領域の分散の効果
を十分く出すには短絡ｎ＋形領領域８〕の幅Ｗを十分に
取る必要がある。
域はゲート電極（６）に近い領域からｎ、ｉＪＩ域（４
）の中心部にしｌｔ Ｄこまれてゆく。すなわち、ｎ０
領域（４）の中心部に電流が集中する部分ができ、大電
流をオフきせようとする場合、素子の局部で温度上昇が
生じ、しゃ断を失敗し、素子が破壊するという問題があ
った０ このターンオフ特性を改良する一力式として先行技術に
なるＧＴＯの断面図を第２図に示す。図中る部分にｐ２
短絡ｎ＋形領域（８）が設けられている。この構造では
、ターンオフ時の電流集中は第２図にＡで示す２つの領
域近傍忙分散されるので、従来り、局部温度上昇の緩和
が十分ではなかった。第３図はこの先行技術になるＧＴ
Ｏの電流の最終的集中状況を示す部分断面図で、ｐＩ短
絡ｎ＋形領域（８〕に対向するｎ８領域（４ンの部分で
もキャリヤの注入が生じるので、集中領域の分散の効果
を十分く出すには短絡ｎ＋形領領域８〕の幅Ｗを十分に
取る必要がある。
キャリヤの拡散長をＬとすると、上記短絡♂影領域（８
）の幅Ｗは少なくとも２Ｌが必要で、十分な効果を考え
ると３Ｌ’−４Ｌは必要である。たとえば、短絡十分な
電流集中の分散が期待できなくなる。
）の幅Ｗは少なくとも２Ｌが必要で、十分な効果を考え
ると３Ｌ’−４Ｌは必要である。たとえば、短絡十分な
電流集中の分散が期待できなくなる。
この発明は上述のような点を改良することを目的とし、
ゲート側のエミッタ領域をも２分割して、当骸エミッタ
部における電流集中を分割することによってターンオフ
可能電流の大きいＧＴＯを提供するものである。
ゲート側のエミッタ領域をも２分割して、当骸エミッタ
部における電流集中を分割することによってターンオフ
可能電流の大きいＧＴＯを提供するものである。
第４図はこの発明の一実施例の断面図で、ｎ、領域は２
つの部分（４Ｋ）、（４，７）に分割され、それらの間
にはｐ形分離領域（９）が基体の陰極側表面に覗いてお
り、その上に絶縁膜ＱＯが形成され、陰電極（５ａ）は
この絶縁膜θ（）をまたいで２つのｎ。領域部＆４Ｘ）
。
つの部分（４Ｋ）、（４，７）に分割され、それらの間
にはｐ形分離領域（９）が基体の陰極側表面に覗いてお
り、その上に絶縁膜ＱＯが形成され、陰電極（５ａ）は
この絶縁膜θ（）をまたいで２つのｎ。領域部＆４Ｘ）
。
（４ｙ）を連結している。第５図は１つのｎ。領域とそ
の周辺のゲート部とからなる１セグメントの平面図で、
クロス状のハツチングを施して示した部分は絶縁膜０Ｉ
を示し、その下にＦｉｐ形分離領域（９）が存在する。
の周辺のゲート部とからなる１セグメントの平面図で、
クロス状のハツチングを施して示した部分は絶縁膜０Ｉ
を示し、その下にＦｉｐ形分離領域（９）が存在する。
この実施例ではｐ形分離領域（９）ではキャリヤの注入
がおこらないので、電流の集中Ｉ／′ｉ２つのｎ８領域
部分（４Ｘ） 、 （ａｙ）のｐ形分離領域（９）との
２つの境界領域部分に完全に分離される。第６図はこの
実施例のゲートターンオフ時の最終的電流集中状況を示
す部分断面図で、上述のとおり、ｐ形分離領域（９）で
のキャリヤの注入がないので、例えばｐ形分離領域（９
）の幅がキャリヤの拡散長り程度であつ示すように１個
所での集中領域が広がることになり、電流集中を緩和さ
せる役割をはたす。
がおこらないので、電流の集中Ｉ／′ｉ２つのｎ８領域
部分（４Ｘ） 、 （ａｙ）のｐ形分離領域（９）との
２つの境界領域部分に完全に分離される。第６図はこの
実施例のゲートターンオフ時の最終的電流集中状況を示
す部分断面図で、上述のとおり、ｐ形分離領域（９）で
のキャリヤの注入がないので、例えばｐ形分離領域（９
）の幅がキャリヤの拡散長り程度であつ示すように１個
所での集中領域が広がることになり、電流集中を緩和さ
せる役割をはたす。
上記説明はｐゲートターンオフサイリスクについて行な
ったが、ｎゲートターンオアサイリスタについても同様
にこの発明は適用できる。
ったが、ｎゲートターンオアサイリスタについても同様
にこの発明は適用できる。
以上説明したように、この発明になるゲートターンオフ
サイリスタではゲート側エミッタ領域の中心部に分離領
域を形成し、しかも上記ゲート側エミッタ領域の中心部
に対向する他方のエミッタ領域の部分に高不純物濃度の
短絡領域を形成したので、ゲートターンオフ時の電流集
中が分散されターンオフ可能電流を大きくすることがで
きる。
サイリスタではゲート側エミッタ領域の中心部に分離領
域を形成し、しかも上記ゲート側エミッタ領域の中心部
に対向する他方のエミッタ領域の部分に高不純物濃度の
短絡領域を形成したので、ゲートターンオフ時の電流集
中が分散されターンオフ可能電流を大きくすることがで
きる。
第１図は従来の大電力用のＧＴＯの構造を示す断面図、
第２図は先行技術になるＧＴＯの断面図、第３図はこの
先行技術になるＧＴＯの最終的電流集中状況を示す部分
断面図、第４図はこの発明の一実施例を示す断面図、第
５図はこの実施例の１セグメントの平面図、第６図はこ
の実施例のゲートターンオフ時の最終的電流集中状況を
示す部分断面図である。 図において、（１）はｎ形ベース領域、（２）はｐ形ペ
ース領域、（Ｊ） ｙ （３ａ）はｐ形エミッタ領域、
（４）はｎ形エミッタ領域、（４ｘ） ＋ （４ｙ ）
はｎ形エミッタ領域部分、（５）、 （５ＦＬ）は陰電
極、（６）はゲート電極、（７）はＶｖＩｉ４極、（８
）はｎ＋形領領域（９）は分離領域、Ｑｏは絶縁膜であ
る。 なお、図中同一符号は同一または相当部分を示すＯ 代理人 葛野信−（外１名） 第１図 第２図 ７
第２図は先行技術になるＧＴＯの断面図、第３図はこの
先行技術になるＧＴＯの最終的電流集中状況を示す部分
断面図、第４図はこの発明の一実施例を示す断面図、第
５図はこの実施例の１セグメントの平面図、第６図はこ
の実施例のゲートターンオフ時の最終的電流集中状況を
示す部分断面図である。 図において、（１）はｎ形ベース領域、（２）はｐ形ペ
ース領域、（Ｊ） ｙ （３ａ）はｐ形エミッタ領域、
（４）はｎ形エミッタ領域、（４ｘ） ＋ （４ｙ ）
はｎ形エミッタ領域部分、（５）、 （５ＦＬ）は陰電
極、（６）はゲート電極、（７）はＶｖＩｉ４極、（８
）はｎ＋形領領域（９）は分離領域、Ｑｏは絶縁膜であ
る。 なお、図中同一符号は同一または相当部分を示すＯ 代理人 葛野信−（外１名） 第１図 第２図 ７
Claims (1)
- （１） 半導体基体の一方の主面から他方の主面にわ
たって、ｐ形エミッタ領域、ｎ形ベース領域。 ｐ形ベース領域及びｎ形エミッタ領域が順次相接して４
層構造が形成されたゲートターンオフサイリスタにおい
て、上記半導体基体の上記ｐ形（−１だＦｉｎ形）エミ
ッタ領域側の第１の主面部の上記ｎ形（またはｐ形）エ
ミッタ領域の中心部分に対向する部分ＫＦｉ上記Ｐ形（
またＦｉｎ形）のエミッタ領域を欠き上記ｎ形（または
ｐ形）ペース領域につながる高不純物濃度のｎ＋形（−
または■）＋形）領域が形成され、この♂形（またはｐ
＋形）領域は上記第１の主面上に上記ｐ形（またはｎ形
）エミッタ領域に接続して形成された陽（または陰）電
極に接続されるとともに、上記ｎ形（またはｐ形）エミ
ッタ領域の中心部分には上記ｐ形（ｔたはｎ形）ベース
領域につながるｐ形（またはｎ形）の分離領域が形成さ
れ、この分離領域の表面に形成された絶縁膜をまたいで
、上記分離領域の両側の上記ｎ形（またはｐ形）エミッ
タ領域の部分を接続するように陰（！ｉたけ陽）電極が
形成されたことを特徴とするゲートターンオフブイリス
ク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57197205A JPS5986262A (ja) | 1982-11-08 | 1982-11-08 | ゲ−トタ−ンオフサイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57197205A JPS5986262A (ja) | 1982-11-08 | 1982-11-08 | ゲ−トタ−ンオフサイリスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5986262A true JPS5986262A (ja) | 1984-05-18 |
Family
ID=16370564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57197205A Pending JPS5986262A (ja) | 1982-11-08 | 1982-11-08 | ゲ−トタ−ンオフサイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5986262A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0166977A3 (de) * | 1984-06-30 | 1987-08-26 | BROWN, BOVERI & CIE Aktiengesellschaft | Abschaltbarer Thyristor |
| US5345095A (en) * | 1992-05-06 | 1994-09-06 | Mitsubishi Denki Kabushiki Kaisha | Self arc-extinguishing thyristor and method of manufacturing the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5150679A (ja) * | 1974-10-30 | 1976-05-04 | Hitachi Ltd | Handotaisochi |
| JPS5397785A (en) * | 1977-02-07 | 1978-08-26 | Rca Corp | Gate controlled semiconductor |
| JPS5477586A (en) * | 1977-10-25 | 1979-06-21 | Gen Electric | Semiconductor |
| JPS5778172A (en) * | 1980-11-04 | 1982-05-15 | Hitachi Ltd | Gate turn-off thyristor |
-
1982
- 1982-11-08 JP JP57197205A patent/JPS5986262A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5150679A (ja) * | 1974-10-30 | 1976-05-04 | Hitachi Ltd | Handotaisochi |
| JPS5397785A (en) * | 1977-02-07 | 1978-08-26 | Rca Corp | Gate controlled semiconductor |
| JPS5477586A (en) * | 1977-10-25 | 1979-06-21 | Gen Electric | Semiconductor |
| JPS5778172A (en) * | 1980-11-04 | 1982-05-15 | Hitachi Ltd | Gate turn-off thyristor |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0166977A3 (de) * | 1984-06-30 | 1987-08-26 | BROWN, BOVERI & CIE Aktiengesellschaft | Abschaltbarer Thyristor |
| US5345095A (en) * | 1992-05-06 | 1994-09-06 | Mitsubishi Denki Kabushiki Kaisha | Self arc-extinguishing thyristor and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6043032B2 (ja) | ゲートターンオフサイリスタ | |
| JPH01125979A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH07115189A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2950025B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPS62176168A (ja) | 縦型ｍｏｓトランジスタ | |
| US3432731A (en) | Planar high voltage four layer structures | |
| JPH04196359A (ja) | 複合半導体装置及びそれを使つた電力変換装置 | |
| JPH041510B2 (ja) | ||
| JP3240896B2 (ja) | Ｍｏｓ型半導体素子 | |
| JP2000208768A (ja) | 半導体装置及びそれを使った電力変換装置 | |
| JPS62283669A (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPH11307785A (ja) | 電力用半導体装置 | |
| JPS6380569A (ja) | 伝導度変調型横型ｍｏｓ−ｆｅｔ | |
| JPS6373670A (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPS6257250A (ja) | 半導体装置 | |
| JPS6252967A (ja) | Ｇｔｏサイリスタ | |
| JPS592371A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JP2732495B2 (ja) | 絶縁ゲート型半導体装置 | |
| JPS6157713B2 (ja) | ||
| JPS6338262A (ja) | 電力用ｍｏｓ型電界効果トランジスタ | |
| JPH0244776A (ja) | 絶縁ゲートバイポーラトランジスタ | |
| JPH05160409A (ja) | 半導体装置 | |
| JP2917687B2 (ja) | 縦型電界効果トランジスタ | |
| JPH0513768A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPS63216377A (ja) | 半導体装置 |