JPS6399689A - クロマ信号処理回路 - Google Patents
クロマ信号処理回路Info
- Publication number
- JPS6399689A JPS6399689A JP61244808A JP24480886A JPS6399689A JP S6399689 A JPS6399689 A JP S6399689A JP 61244808 A JP61244808 A JP 61244808A JP 24480886 A JP24480886 A JP 24480886A JP S6399689 A JPS6399689 A JP S6399689A
- Authority
- JP
- Japan
- Prior art keywords
- burst
- signal
- supplied
- video signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えばくし形フィルタを構成する場合等、
ＣＯＤ等の電荷転送素子を介してビデオ信号を処理する
場合に用いて好適なりロマ信号処理回路に関する。
ＣＯＤ等の電荷転送素子を介してビデオ信号を処理する
場合に用いて好適なりロマ信号処理回路に関する。
この発明は、ＣＯＤ等の電荷転送素子を介して処理され
るクロマ信号処理回路において、ビデオ信号中のカラー
バースト信号を増強して電荷転送素子に供給することに
より、カラーバースト信号の電荷転送素子での劣化を防
止するようにしたものである。
るクロマ信号処理回路において、ビデオ信号中のカラー
バースト信号を増強して電荷転送素子に供給することに
より、カラーバースト信号の電荷転送素子での劣化を防
止するようにしたものである。
くし形フィルタやノイズキャンセラー等を構成する場合
のライン遅延素子として、ＣＯＤ等の電荷転送素子が良
く用いられている。第２図は、このようにライン遅延素
子としてＣＣＤを用いたくし形フィルタの一例を示すも
のである。
のライン遅延素子として、ＣＯＤ等の電荷転送素子が良
く用いられている。第２図は、このようにライン遅延素
子としてＣＣＤを用いたくし形フィルタの一例を示すも
のである。
第２図において、５１及び５２がクランプ回路、５３及
び５４がＣＣＤ遅延回路、５５がＰ Ｌ Ｌ、５６が加
算器、５７がバッファアンプである。これらクランプ回
路５１，５２、ＣＣＤ遅延回路５３．５４、ＰＬＬ５５
、加算器５６、バッファアンプ５７は、同一のパンケー
ジ５８内に収められている。パッケージ５Ｂからは、入
力端子６１＆び６２、出力端子６３、ＣＣＤ遅延回路５
３．５４を動作させるための周波数ｆｓｃのクロック入
力端子６４が導出されている。ＣＣＤ遅延回路５４は、
ビデオ信号を１ライン分遅延させるためのものであるが
、実際には、正確に１ライン分の遅延量のものは得られ
ず、誤差遅延量αを有している。
び５４がＣＣＤ遅延回路、５５がＰ Ｌ Ｌ、５６が加
算器、５７がバッファアンプである。これらクランプ回
路５１，５２、ＣＣＤ遅延回路５３．５４、ＰＬＬ５５
、加算器５６、バッファアンプ５７は、同一のパンケー
ジ５８内に収められている。パッケージ５Ｂからは、入
力端子６１＆び６２、出力端子６３、ＣＣＤ遅延回路５
３．５４を動作させるための周波数ｆｓｃのクロック入
力端子６４が導出されている。ＣＣＤ遅延回路５４は、
ビデオ信号を１ライン分遅延させるためのものであるが
、実際には、正確に１ライン分の遅延量のものは得られ
ず、誤差遅延量αを有している。
ＣＣＤ遅延回路５３は、この遅延量αを補償するための
ｍ１ｌｌ整用の遅延回路である。ＣＣＤ遅延回路５３の
遅延量に対してＣＣＤ遅延回路５４の遅延量は、正確に
１ライン分となるようになされている。
ｍ１ｌｌ整用の遅延回路である。ＣＣＤ遅延回路５３の
遅延量に対してＣＣＤ遅延回路５４の遅延量は、正確に
１ライン分となるようになされている。
第２図において、入力端子７１から反転アンプ７２にコ
ンポジットビデオ信号が供給される。反転アンプ７２の
反転出力ビデオ信号がパッケージ５８から導出された入
力端子６１に供給され、反転アンプ７２の非反転出力ビ
デオ信号がパッケージ５８から導出された入力端子６２
に供給される。
ンポジットビデオ信号が供給される。反転アンプ７２の
反転出力ビデオ信号がパッケージ５８から導出された入
力端子６１に供給され、反転アンプ７２の非反転出力ビ
デオ信号がパッケージ５８から導出された入力端子６２
に供給される。
入力端子６１に供給されたビデオ信号がクランプ回路５
１を介してＣＣＤ遅延回路５３に供給され、入力端子６
２に供給されたビデオ信号がクランプ回路５２を介して
ＣＣＤ遅延回路５４に供給されクロック入力端子６４に
は、周波数ｆｓｃ（ｆｓｃ ：カラーサブキャリア周波
数）のクロックが供給され、このクロックがＰＬＬ５５
に供給される。ＰＬＬ５５で周波数４ ｆｓｃのＣＯＤ
転送りロックが形成される。このＣＯＤ転送りロックが
ＣＣＤＪＣＣＤ延回路３４に供給される。
１を介してＣＣＤ遅延回路５３に供給され、入力端子６
２に供給されたビデオ信号がクランプ回路５２を介して
ＣＣＤ遅延回路５４に供給されクロック入力端子６４に
は、周波数ｆｓｃ（ｆｓｃ ：カラーサブキャリア周波
数）のクロックが供給され、このクロックがＰＬＬ５５
に供給される。ＰＬＬ５５で周波数４ ｆｓｃのＣＯＤ
転送りロックが形成される。このＣＯＤ転送りロックが
ＣＣＤＪＣＣＤ延回路３４に供給される。
これにより、ＣＣＤ遅延回路５４から出力されるビデオ
信号は、ＣＣＤ遅延回路５３から出力されるビデオ信号
に対して１ライン遅延される。ＣＣＤ遅延回路５３の出
力及びＣＣＤ遅延回路５４の出力が加算器５６に供給さ
れ、加算される。入力端子６１及び６２には互いに逆相
でビデオ信号が供給され、入力端子６１からのビデオ信
号に対して入力端子６２からのビデオ信号は１ライン遅
れて加算器５６に供給されるので、加算器５６からはク
ロマ信号出力が得られる。このクロマ信号がバッファア
ンプ５７を介して出力端子６３から取り出される。
信号は、ＣＣＤ遅延回路５３から出力されるビデオ信号
に対して１ライン遅延される。ＣＣＤ遅延回路５３の出
力及びＣＣＤ遅延回路５４の出力が加算器５６に供給さ
れ、加算される。入力端子６１及び６２には互いに逆相
でビデオ信号が供給され、入力端子６１からのビデオ信
号に対して入力端子６２からのビデオ信号は１ライン遅
れて加算器５６に供給されるので、加算器５６からはク
ロマ信号出力が得られる。このクロマ信号がバッファア
ンプ５７を介して出力端子６３から取り出される。
ビデオ信号中のカラーバースト信号は、ＣＣＤ遅延回路
５３及び５４を介されることにより歪みが生じる。また
、上述の従来のくし形フィルタでは、パッケージ５８内
にＰＬＬ５５が配され、クロック入力端子６４に周波数
ｆｓｃのクロックを供給し、ＰＬＬ５５で周波数４ ｆ
ｓｃの転送りロックを形成するようにしている。このた
め、周波数ｆｓＣの成分がＣＣＤ遅延回路５３．５４で
信号系にとび込み、カラーバースト信号が劣化を受ける
。
５３及び５４を介されることにより歪みが生じる。また
、上述の従来のくし形フィルタでは、パッケージ５８内
にＰＬＬ５５が配され、クロック入力端子６４に周波数
ｆｓｃのクロックを供給し、ＰＬＬ５５で周波数４ ｆ
ｓｃの転送りロックを形成するようにしている。このた
め、周波数ｆｓＣの成分がＣＣＤ遅延回路５３．５４で
信号系にとび込み、カラーバースト信号が劣化を受ける
。
カラーバースト信号は、色復調時の基準信号とされるも
のであるから、このようにカラーバースト信号が劣化を
受けると、色復調時に色相の変化が生じ、正しい色復調
が行えない。
のであるから、このようにカラーバースト信号が劣化を
受けると、色復調時に色相の変化が生じ、正しい色復調
が行えない。
したがってこの発明の目的は、ＣＯＤを介されたビデオ
信号中のカラーバースト信号の劣化を除去することがで
きるクロマ信号処理回路を提供することにある。
信号中のカラーバースト信号の劣化を除去することがで
きるクロマ信号処理回路を提供することにある。
この発明は、ビデオ信号中のカラーバースト信号をバー
ストエンファシス回路で増強し、このカラーバースト信
号が増強されたビデオ信号を電荷転送素子に供給し、電
荷転送素子の出力をバーストエンファシス回路のエンフ
ァシス量に対応するバーストディエンファシス回路を介
して取り出すようにしたクロマ信号処理回路である。
ストエンファシス回路で増強し、このカラーバースト信
号が増強されたビデオ信号を電荷転送素子に供給し、電
荷転送素子の出力をバーストエンファシス回路のエンフ
ァシス量に対応するバーストディエンファシス回路を介
して取り出すようにしたクロマ信号処理回路である。
入力端子２１に供給されるビデオ信号中のカラーバース
ト信号がバーストエンファシス回路２２で増強される。
ト信号がバーストエンファシス回路２２で増強される。
このようにカラーバースト信号が増強されたビデオ信号
がＣＣＤ遅延回路３及び４に供給される。カラーバース
ト信号を増強しておくことにより、カラーバースト信号
のＳ／Ｎ比が向上される。このため、ＣＣＤ遅延回路３
及び４での歪みや周波数ｆｓｃの成分のとび込みにより
生じるカラーバースト信号の劣化が軽減される。このよ
うに、カラーバースト信号の劣化が軽減されるので、色
復調を正しく行うことができる。
がＣＣＤ遅延回路３及び４に供給される。カラーバース
ト信号を増強しておくことにより、カラーバースト信号
のＳ／Ｎ比が向上される。このため、ＣＣＤ遅延回路３
及び４での歪みや周波数ｆｓｃの成分のとび込みにより
生じるカラーバースト信号の劣化が軽減される。このよ
うに、カラーバースト信号の劣化が軽減されるので、色
復調を正しく行うことができる。
以下、この発明の一実施例について図面を参照して説明
する。
する。
第１図においてクランプ回路１及び２、ＣＣＤ遅延回路
３及び４、Ｐ Ｌ Ｌ ５、加算器６、バッファアンプ
７は、同一のパッケージ８内に収められている。パッケ
ージ８からは入力端子１１．１２、出力端子１３、クロ
ック入力端子１４が導出されている。
３及び４、Ｐ Ｌ Ｌ ５、加算器６、バッファアンプ
７は、同一のパッケージ８内に収められている。パッケ
ージ８からは入力端子１１．１２、出力端子１３、クロ
ック入力端子１４が導出されている。
入力端子２１にコンポジットビデオ信号が供給され、こ
のビデオ信号がバーストエンファシス回路２２に供給さ
れる。バーストエンファシス回路２２には、端子２６か
らのバーストフラグパルスＢＦＧが供給される。このバ
ーストフラグパルスＢＦＧは、入力ビデオ信号中のカラ
ーバースト信号の送られる区間に対応して出力される。
のビデオ信号がバーストエンファシス回路２２に供給さ
れる。バーストエンファシス回路２２には、端子２６か
らのバーストフラグパルスＢＦＧが供給される。このバ
ーストフラグパルスＢＦＧは、入力ビデオ信号中のカラ
ーバースト信号の送られる区間に対応して出力される。
バーストエンファシス回路２２は、可変利得アンプの構
成とされている。端子２６からバーストエンファシス回
路２２にバーストフラグパルスＢＦＧが供給されると、
バーストエンファシス回路２２のゲインが例えば６ｄＢ
上昇される。これにより、入力ビデオ信号中のカラーバ
ースト信号が他の信号に比べて６ｄＢ上昇される。
成とされている。端子２６からバーストエンファシス回
路２２にバーストフラグパルスＢＦＧが供給されると、
バーストエンファシス回路２２のゲインが例えば６ｄＢ
上昇される。これにより、入力ビデオ信号中のカラーバ
ースト信号が他の信号に比べて６ｄＢ上昇される。
このように、入力ビデオ信号中のカラーバースト信号が
増強されたビデオ信号がバーストエンファシス回路２２
から反転アンプ２３に供給される。
増強されたビデオ信号がバーストエンファシス回路２２
から反転アンプ２３に供給される。
反転アンプ２３からの反転出力ビデオ信号がパッケージ
８から導出された入力端子１１に供給され、反転アンプ
２３からの非反転出力ビデオ信号がパッケージ８から導
出された入力端子１２に供給される。
８から導出された入力端子１１に供給され、反転アンプ
２３からの非反転出力ビデオ信号がパッケージ８から導
出された入力端子１２に供給される。
入力端子１１に供給されたビデオ信号がクランプ回路１
を介してＣＣＤ遅延回路３に供給され、入力端子１２に
供給されたビデオ信号がクランプ回路２を介してＣＣＤ
遅延回路４に供給される。
を介してＣＣＤ遅延回路３に供給され、入力端子１２に
供給されたビデオ信号がクランプ回路２を介してＣＣＤ
遅延回路４に供給される。
ＣＣＤ遅延回路３は微調整用の遅延回路であり、ＣＣＤ
遅延回路４はビデオ信号を１ライン遅延させるための遅
延回路である。ＣＣＤ遅延回路３の遅延量を調整するこ
とにより、ＣＣＤ遅延回路３の遅延量に対してＣＣＤ遅
延回路４の遅延量が正確に１ライン分となるようになさ
れている。
遅延回路４はビデオ信号を１ライン遅延させるための遅
延回路である。ＣＣＤ遅延回路３の遅延量を調整するこ
とにより、ＣＣＤ遅延回路３の遅延量に対してＣＣＤ遅
延回路４の遅延量が正確に１ライン分となるようになさ
れている。
クロック入力端子１４には周波数ｆｓｃのクロックが供
給され、このクロックがＰＬＬ５に送られる。ＰＬＬ５
で周波数４ｆｓｃのＣＣＤ転送り０７りが形成される。
給され、このクロックがＰＬＬ５に送られる。ＰＬＬ５
で周波数４ｆｓｃのＣＣＤ転送り０７りが形成される。
この転送りロックがＣＣＤ遅延回路３及び４に供給され
る。
る。
ＣＣＤ遅延回路３の出力及びＣＣＤ遅延回路４の出力が
加算器６に供給される。入力端子１１及び１２には互い
に逆相でビデオ信号が供給され、入力端子１１からのビ
デオ信号に対して入力端子１２からのビデオ信号は１ラ
イン遅れて加算器６に供給されるので、加算器６からは
クロマ信号が得られる。このクロマ信号出力がバッファ
アンプ７を介して出力端子１３から取り出される。
加算器６に供給される。入力端子１１及び１２には互い
に逆相でビデオ信号が供給され、入力端子１１からのビ
デオ信号に対して入力端子１２からのビデオ信号は１ラ
イン遅れて加算器６に供給されるので、加算器６からは
クロマ信号が得られる。このクロマ信号出力がバッファ
アンプ７を介して出力端子１３から取り出される。
パッケージ８内にはＰＬＬ５が配され、クロック入力端
子１４には周波数ｆｓｃのクロックが供給される。この
ため、この周波数ｆｓｃの成分がＣＣＤ遅延回路３及び
４で信号系にとび込む。しかしなから、ビデオ信号中の
カラーバースト信号はバ−ストエンファシス回路２２で
増強されているので、Ｓ／Ｎ比が向上され、カラーバー
スト信号に殆ど歪が生じない。また、カラーバースト信
号がクロマ信号と同じレベルまで増強されたなら、たと
えカラーバースト信号に歪が生じても、クロマ信号もこ
れと同様に歪が生じることになり、色復調時に色相が狂
うことがない。
子１４には周波数ｆｓｃのクロックが供給される。この
ため、この周波数ｆｓｃの成分がＣＣＤ遅延回路３及び
４で信号系にとび込む。しかしなから、ビデオ信号中の
カラーバースト信号はバ−ストエンファシス回路２２で
増強されているので、Ｓ／Ｎ比が向上され、カラーバー
スト信号に殆ど歪が生じない。また、カラーバースト信
号がクロマ信号と同じレベルまで増強されたなら、たと
えカラーバースト信号に歪が生じても、クロマ信号もこ
れと同様に歪が生じることになり、色復調時に色相が狂
うことがない。
このように、出力端子１３から取り出されるクロマ信号
中のカラーバースト信号は、殆ど劣化されていない。こ
のため、正しい色復調を行える。
中のカラーバースト信号は、殆ど劣化されていない。こ
のため、正しい色復調を行える。
ところで、カラーバースト信号の振幅は色飽和度を示し
てい゛るので、バーストエンファシス回路で増強したカ
ラーバースト信号の振幅は、元に戻す必要がある。
てい゛るので、バーストエンファシス回路で増強したカ
ラーバースト信号の振幅は、元に戻す必要がある。
出力端子１３の出力はバーストディエンファシス回路２
４に供給される。バーストディエンファシス回路２４に
は、端子２６からバーストフラグパルスＢＦＧが供給さ
れる。バーストフラグパルスＢＦＧが供給される間、バ
ーストディエンファシス回路２４のゲインがバーストエ
ンファシス回路２２のゲインに対応して下げられる。こ
れにより、バーストエンファシス回路２２で増強された
バースト信号の振幅が元に戻される。このようにしてバ
ースト信号の振幅が元に戻された信号が出力端子２５か
ら取り出される。
４に供給される。バーストディエンファシス回路２４に
は、端子２６からバーストフラグパルスＢＦＧが供給さ
れる。バーストフラグパルスＢＦＧが供給される間、バ
ーストディエンファシス回路２４のゲインがバーストエ
ンファシス回路２２のゲインに対応して下げられる。こ
れにより、バーストエンファシス回路２２で増強された
バースト信号の振幅が元に戻される。このようにしてバ
ースト信号の振幅が元に戻された信号が出力端子２５か
ら取り出される。
この発明に依れば、カラーバースト信号が増強されて電
荷転送素子に供給されるので、カラーバースト信号のＳ
／Ｎ比が向上され、電荷転送素子を介されることにより
受けるカラーバースト信号の歪が軽減される。このよう
に、電荷転送素子を介される際のカラーバースト信号の
歪を軽減できるので、色復調を正しく行える。
荷転送素子に供給されるので、カラーバースト信号のＳ
／Ｎ比が向上され、電荷転送素子を介されることにより
受けるカラーバースト信号の歪が軽減される。このよう
に、電荷転送素子を介される際のカラーバースト信号の
歪を軽減できるので、色復調を正しく行える。
第１図はこの発明の一実施例のブロック図、第２図は従
来のくし形フィルタの一例のブロック図である。 図面における主要な符号の説明 ３．４二〇〇〇遅延回路、 ５ ： ＰＬＬ、２２：バ
ーストエンファシス回路、 ２４：バーストディエン
ファシス回路。
来のくし形フィルタの一例のブロック図である。 図面における主要な符号の説明 ３．４二〇〇〇遅延回路、 ５ ： ＰＬＬ、２２：バ
ーストエンファシス回路、 ２４：バーストディエン
ファシス回路。
Claims (1)
- ビデオ信号中のカラーバースト信号をバーストエンファ
シス回路で増強し、上記カラーバースト信号が増強され
たビデオ信号を電荷転送素子に供給し、上記電荷転送素
子の出力を上記バーストエンファシス回路のエンファシ
ス量に対応するバーストディエンファシス回路を介して
取り出すようにしたクロマ信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61244808A JP2647652B2 (ja) | 1986-10-15 | 1986-10-15 | クロマ信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61244808A JP2647652B2 (ja) | 1986-10-15 | 1986-10-15 | クロマ信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6399689A true JPS6399689A (ja) | 1988-04-30 |
| JP2647652B2 JP2647652B2 (ja) | 1997-08-27 |
Family
ID=17124250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61244808A Expired - Fee Related JP2647652B2 (ja) | 1986-10-15 | 1986-10-15 | クロマ信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2647652B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5753193A (en) * | 1980-09-17 | 1982-03-30 | Toshiba Corp | Color amplitude control system |
-
1986
- 1986-10-15 JP JP61244808A patent/JP2647652B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5753193A (en) * | 1980-09-17 | 1982-03-30 | Toshiba Corp | Color amplitude control system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2647652B2 (ja) | 1997-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4232330A (en) | Method and system for separating the chrominance and luminance signals in color television signals having quadrature-modulated chrominance subcarriers | |
| US4656502A (en) | Color mixing or interference reduction circuit in color TV decoding circuits | |
| KR930003566B1 (ko) | 화질 조정회로 | |
| JPS6190594A (ja) | 信号処理装置 | |
| JPH06284441A (ja) | クシ型フィルタ回路 | |
| KR930006457B1 (ko) | 디지탈 비디오 신호 처리 장치 | |
| US5124786A (en) | Color signal enhancing cirucit for improving the resolution of picture signals | |
| US4635119A (en) | Integrated circuit of a digital filter for the luminance channel of a color-television receiver | |
| KR850000990B1 (ko) | 제 3 고조파 신호 발생용 전자여파기 | |
| JPS6399689A (ja) | クロマ信号処理回路 | |
| JPS5994986A (ja) | クロマ信号用集積化デジタルフイルタ装置 | |
| JP3454990B2 (ja) | 信号処理回路 | |
| US5296921A (en) | Two port network with shared elements for combining and filtering luma and chroma components to form composite video signal | |
| FI69381B (fi) | Signalbehandlingsanordning | |
| US7139037B1 (en) | Circle correction in digital low-pass filter | |
| KR900004035B1 (ko) | 칼라텔레비죤 수상기에 있어서 휘도신호 및 색신호 방해 경감회로 | |
| EP0645935B1 (en) | Video signal processing device | |
| JPS6163169A (ja) | 映像信号処理装置 | |
| JPS5939952B2 (ja) | ハンソウイロシンゴウシヨリカイロ | |
| JPS61247193A (ja) | くし形フイルタ | |
| JPH0380787A (ja) | 適応型ノッチフィルタ | |
| JPH0345095A (ja) | 画像輪郭強調回路 | |
| JP2616235B2 (ja) | ロジカル・コム・フィルタ | |
| JPS6161590A (ja) | 色信号処理回路 | |
| JPH03120963A (ja) | 輪郭補正器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |