JPS639971A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS639971A JPS639971A JP15449286A JP15449286A JPS639971A JP S639971 A JPS639971 A JP S639971A JP 15449286 A JP15449286 A JP 15449286A JP 15449286 A JP15449286 A JP 15449286A JP S639971 A JPS639971 A JP S639971A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- alloy
- wiring
- atoms
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体素子間を接続する配線層の構造、およびその配線
層を構成する成分元素の組成であって、前記配線構造が
三層構造で形成され、該三層構造の中間層がＴｔ、Ｔａ
等の金属層、或いはＴｉＮの合金層で形成され、前記中
間層を挟む上下層が鳩とＳｔとＴＬから成る合金層で形
成され、エレクトロマイグレーションやボイドによる断
線等の不良が発生しないようにした配線層が得られるよ
うにしたもの。
層を構成する成分元素の組成であって、前記配線構造が
三層構造で形成され、該三層構造の中間層がＴｔ、Ｔａ
等の金属層、或いはＴｉＮの合金層で形成され、前記中
間層を挟む上下層が鳩とＳｔとＴＬから成る合金層で形
成され、エレクトロマイグレーションやボイドによる断
線等の不良が発生しないようにした配線層が得られるよ
うにしたもの。
本発明は半導体装置、特に半導体装置に用いる配線層の
構造、及びその組成に関する。
構造、及びその組成に関する。
ＩＣ，ＬＳＩ等の半導体装置を形成する場合、Ｓｉ等の
半導体基板に形成された半導体素子間を接続するために
、〜等の配線層が用いられている。
半導体基板に形成された半導体素子間を接続するために
、〜等の配線層が用いられている。
このらな配線層に於いては、半導体装置の動作中にエレ
クトロマイグレーションや、ボイド等による不良が発生
しないようにした、高信頼度の半導体装置が要望されて
いる。
クトロマイグレーションや、ボイド等による不良が発生
しないようにした、高信頼度の半導体装置が要望されて
いる。
従来、このような半導体素子を接続する配線層として、
ＭＯ５型半導体装置では、Ｓｔが１原子％混合された蔵
とＳｉの合金層が配線層として用いられている。然しこ
のような配線層は、高電流密度の電流を流した場合、エ
レクトロマイグレーション及びボイド成長等の現象が発
生して配線層が断線する問題がある。
ＭＯ５型半導体装置では、Ｓｔが１原子％混合された蔵
とＳｉの合金層が配線層として用いられている。然しこ
のような配線層は、高電流密度の電流を流した場合、エ
レクトロマイグレーション及びボイド成長等の現象が発
生して配線層が断線する問題がある。
そこでバイポーラ型半導体装置では、この〜とＳｉの合
金よりなる配線層に対して許容電流密度が１０〜５０倍
となる〜と銅（Ｃｕ）合金、及び〜とＣｕとＳｔ金合金
りなる配線層が用いられている。
金よりなる配線層に対して許容電流密度が１０〜５０倍
となる〜と銅（Ｃｕ）合金、及び〜とＣｕとＳｔ金合金
りなる配線層が用いられている。
またその他に上下に〜を用い、その〜の間にチタン（Ｔ
ｉ） 、クロム（Ｃｒ）及びタンタル（Ｔａ）等の遷移
金属元素を挟んだ三層構造の配線層も検討されている。
ｉ） 、クロム（Ｃｒ）及びタンタル（Ｔａ）等の遷移
金属元素を挟んだ三層構造の配線層も検討されている。
然し、上記した〜とＣｏよりなる合金の内、Ｃｕ原子は
責金族原子であるために、この合金よりなる配線層を所
定のパターンに形成するためのドライエツチングのエツ
チングガスである塩素（α２）ガス等に対してエツチン
グされ難く、配線層が所定パターンに形成するのにエツ
チング時間がかかり過ぎたり、或いは所定のパターンに
精度良くエツチングできない問題を生じる。
責金族原子であるために、この合金よりなる配線層を所
定のパターンに形成するためのドライエツチングのエツ
チングガスである塩素（α２）ガス等に対してエツチン
グされ難く、配線層が所定パターンに形成するのにエツ
チング時間がかかり過ぎたり、或いは所定のパターンに
精度良くエツチングできない問題を生じる。
また前記した〜−遷移金泥元素−〜の三層構造の配線層
では、エレクトロマイグレーションの現象が少なくなる
効果はあるものの、配線層に於ける〜原子の移動速度は
、従来の％−Ｓｉ合金の配線層よりも大となり、配線層
にボイド、及び突起が発生する不都合が生じる。
では、エレクトロマイグレーションの現象が少なくなる
効果はあるものの、配線層に於ける〜原子の移動速度は
、従来の％−Ｓｉ合金の配線層よりも大となり、配線層
にボイド、及び突起が発生する不都合が生じる。
この他の配線層としては、エレクトロマイグレーション
に対する耐性を大にし、かつドライエツチングも短時間
でかつ高精度に行い得る配線層として〜−５ｉ−Ｔｉ合
金がある。
に対する耐性を大にし、かつドライエツチングも短時間
でかつ高精度に行い得る配線層として〜−５ｉ−Ｔｉ合
金がある。
然し、本発明者は、このような／％１７− Ｓｉ−Ｔｉ
合金のみで、一層構造として形成した配線層は、素子を
１００〜２００℃の温度で長時間放置した後、素子の特
性を検査する信頼度試験に於いて、断線が発生しやすい
問題を生じることを実験的に確かめた。
合金のみで、一層構造として形成した配線層は、素子を
１００〜２００℃の温度で長時間放置した後、素子の特
性を検査する信頼度試験に於いて、断線が発生しやすい
問題を生じることを実験的に確かめた。
本発明は上記した問題点を解決し、エレクトロマイグレ
ーション、ボイド、断線等の不都合な現象が生じないよ
うにした配線層の提供を目的とする。
ーション、ボイド、断線等の不都合な現象が生じないよ
うにした配線層の提供を目的とする。
本発明の半導体装置は、半導体素子間を接続する配線層
がアルミニウム＜Ａｇ＞とシリコン（Ｓｔ）とチタン（
Ｔｉ）の合金層で形成され、該合金層の間にチタン（Ｔ
ｉ） 、タンタル（Ｔａ）よりなる金属層、或いは窒化
チタン（ＴｉＮ）よりなる合金層が挟まれた三層構造で
形成されている。
がアルミニウム＜Ａｇ＞とシリコン（Ｓｔ）とチタン（
Ｔｉ）の合金層で形成され、該合金層の間にチタン（Ｔ
ｉ） 、タンタル（Ｔａ）よりなる金属層、或いは窒化
チタン（ＴｉＮ）よりなる合金層が挟まれた三層構造で
形成されている。
本発明の半導体装置は、配線層として抵抗値が３〜３．
５μΩ−ロの〜−５ｉ−Ｔｉ合金層の間に、抵抗値が５
０〜１００μΩ−ロのＴｔＳＴａの金属層、或いはＴｉ
Ｎよりなる合金層を挟んで三層構造に形成することで配
線層を形成し、この三層構造の金属層が同時にエレクト
ロマイグレーション等の不都合が起こる確率は少ないこ
とを用いて、高信頼度の配線層を得るようにしたもので
ある。
５μΩ−ロの〜−５ｉ−Ｔｉ合金層の間に、抵抗値が５
０〜１００μΩ−ロのＴｔＳＴａの金属層、或いはＴｉ
Ｎよりなる合金層を挟んで三層構造に形成することで配
線層を形成し、この三層構造の金属層が同時にエレクト
ロマイグレーション等の不都合が起こる確率は少ないこ
とを用いて、高信頼度の配線層を得るようにしたもので
ある。
以下、図面を用いて本発明の一実施例に付き詳細に説明
する。
する。
第１図に示すように本発明の半導体装置は、Ｓｉ基板１
に形成された半導体素子領域２上が開口されたＳｉＯ２
膜よりなる絶縁膜３に所定パターンの配線層４が形成さ
れている。
に形成された半導体素子領域２上が開口されたＳｉＯ２
膜よりなる絶縁膜３に所定パターンの配線層４が形成さ
れている。
この配線層４の最下層５は、Ｓ＋環原子２Ｍ量％以下で
Ｔｉ原子が０．０５〜０．１５重量％の範囲で残りが〜
原子よりなる組成の成分で形成され、その厚さは０．３
〜０．７μｌである。
Ｔｉ原子が０．０５〜０．１５重量％の範囲で残りが〜
原子よりなる組成の成分で形成され、その厚さは０．３
〜０．７μｌである。
この最下層５上に形成されている中間層６はＴｉ、Ｔａ
の金属層、またはＴｉＮの合金層で形成され、その厚さ
は５００〜１０００人で形成されている。
の金属層、またはＴｉＮの合金層で形成され、その厚さ
は５００〜１０００人で形成されている。
またこの中間層上には、前記した最下層５で用いられた
ものと同一材料で、同一組成のＴｉｓ Ｓｉ、〜よりな
る合金よりなる配線層が最上層７の配線層として、０．
３〜０．７μｍの厚さで形成されている。
ものと同一材料で、同一組成のＴｉｓ Ｓｉ、〜よりな
る合金よりなる配線層が最上層７の配線層として、０．
３〜０．７μｍの厚さで形成されている。
このような配線層を形成するには、前記絶縁層３を形成
したＳｉ基板１をスパッタ装置の反応容器内に導入し、
該反応容器を１０ 以下の真空度に成る迄排気する。
したＳｉ基板１をスパッタ装置の反応容器内に導入し、
該反応容器を１０ 以下の真空度に成る迄排気する。
次いでＳｉ原子が２重量％以下、Ｔｉ原子が０．０５〜
０．１５重量％、残りが〜原子より形成されているター
ゲットを用い、かつアルゴン（Ａｒ）ガスをスパッタ用
ガスとして用いてターゲットをスパッタし、基板上に上
記した組成の金属膜を最下層５の金属膜として形成する
。
０．１５重量％、残りが〜原子より形成されているター
ゲットを用い、かつアルゴン（Ａｒ）ガスをスパッタ用
ガスとして用いてターゲットをスパッタし、基板上に上
記した組成の金属膜を最下層５の金属膜として形成する
。
次いでターゲットにＴｌ５ＴａＳＴｉＨのターゲットを
用いて、前記した条件でＡｒガスをスパッタガスとして
用いて該ターゲットをスパッタし、最下層５上に厚さが
５００〜１０００人の中間層６を形成する。
用いて、前記した条件でＡｒガスをスパッタガスとして
用いて該ターゲットをスパッタし、最下層５上に厚さが
５００〜１０００人の中間層６を形成する。
尚、ＴｉＮの形成に際しては、反応性スパッタリング法
を用い、ＴｉをＡｒガスと窒素ガスとの混合ガス中でス
パッタして形成することを可能である。
を用い、ＴｉをＡｒガスと窒素ガスとの混合ガス中でス
パッタして形成することを可能である。
次いでＳｉ原子が２重量％以下、Ｔｉ原子が０．０５〜
０．１５重量％、残りが〜原子より形成されているター
ゲットを用い、かつアルゴン（Ａｒ）ガスをスパッタ用
ガスとして用いてターゲットをスパッタし、最上層７の
金属層を形成する。
０．１５重量％、残りが〜原子より形成されているター
ゲットを用い、かつアルゴン（Ａｒ）ガスをスパッタ用
ガスとして用いてターゲットをスパッタし、最上層７の
金属層を形成する。
その後、該配線層４上にホトレジスト膜を形成した後、
該ホトレジスト膜を所定パターンに形成後、該パターン
形成されたホトレジスト膜をマスクとして用いて塩Ｓ
（ＣＲ２）ガスを主とし、その他塩素の化合物ガスを混
合した混合ガスをエツチングガスとして用いて配線層４
を所定のパターンにエツチング形成して半導体装置を形
成する。
該ホトレジスト膜を所定パターンに形成後、該パターン
形成されたホトレジスト膜をマスクとして用いて塩Ｓ
（ＣＲ２）ガスを主とし、その他塩素の化合物ガスを混
合した混合ガスをエツチングガスとして用いて配線層４
を所定のパターンにエツチング形成して半導体装置を形
成する。
このようにすれば、配線層の中間層が最上層、および最
下層より抵抗値が、遥かに高い金属層、或いは合金層で
形成されているので、３層共、同一箇所でエレクトロマ
イグレーション等の事故が発生する確率が少な（なり、
高信頼度の半導体装置が得られる。
下層より抵抗値が、遥かに高い金属層、或いは合金層で
形成されているので、３層共、同一箇所でエレクトロマ
イグレーション等の事故が発生する確率が少な（なり、
高信頼度の半導体装置が得られる。
尚、本発明者は実験の結果、エレクトロマイグレーショ
ンの事故発生率は〜−３ｉ合金の一層構造の配線層に比
較して１／１００以下に低下していることを確かめた。
ンの事故発生率は〜−３ｉ合金の一層構造の配線層に比
較して１／１００以下に低下していることを確かめた。
またこのような配線層を用いた半導体装置を、１５０℃
の窒素ガス雰囲気内で長時間放置する信頼度試験を行っ
た結果、配線層に断線、或いはボイドが発生する事故は
皆無であった。
の窒素ガス雰囲気内で長時間放置する信頼度試験を行っ
た結果、配線層に断線、或いはボイドが発生する事故は
皆無であった。
以上述べたように、本発明の三層構造で、最上層、中間
層、最下層に前記した組成の合金層、或いは金属層を用
いた配線層を用いると、エレクトロマイグレーション、
ボイド等の現象が発生しない高信頼度の半導体装置が得
られる効果がある。
層、最下層に前記した組成の合金層、或いは金属層を用
いた配線層を用いると、エレクトロマイグレーション、
ボイド等の現象が発生しない高信頼度の半導体装置が得
られる効果がある。
第１図は本発明の配線層を用いた半導体装置の要部を示
す断面図である。 図に於いて、 ｌはＳｔ基板、２は半導体素子、３は絶縁膜、４は配線
層、５は最下層、６は中間層、７は最上層を示す。
す断面図である。 図に於いて、 ｌはＳｔ基板、２は半導体素子、３は絶縁膜、４は配線
層、５は最下層、６は中間層、７は最上層を示す。
Claims (1)
- 【特許請求の範囲】 半導体基板（１）に形成された半導体素子（２）間が所
定パターンの配線層（４）で接続された装置であって、 前記配線層（４）が最下層（５）と中間層（６）と最上
層（７）の三層構造で形成され、 前記最下層（５）と最上層（７）が、アルミニウム（Ａ
ｌ）とシリコン（Ｓｉ）とチタン（Ｔｉ）の合金層で形
成され、前記中間層（６）がチタン（Ｔｉ）、タンタル
（Ｔａ）よりなる金属層、或いは窒化チタン（ＴｉＮ）
よりなる合金層で形成されていることを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15449286A JPS639971A (ja) | 1986-06-30 | 1986-06-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15449286A JPS639971A (ja) | 1986-06-30 | 1986-06-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS639971A true JPS639971A (ja) | 1988-01-16 |
Family
ID=15585427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15449286A Pending JPS639971A (ja) | 1986-06-30 | 1986-06-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS639971A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5747361A (en) * | 1991-05-01 | 1998-05-05 | Mitel Corporation | Stabilization of the interface between aluminum and titanium nitride |
| US5773917A (en) * | 1993-10-27 | 1998-06-30 | Fujitsu Limited | Surface acoustic wave device and production process thereof |
-
1986
- 1986-06-30 JP JP15449286A patent/JPS639971A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5747361A (en) * | 1991-05-01 | 1998-05-05 | Mitel Corporation | Stabilization of the interface between aluminum and titanium nitride |
| US5773917A (en) * | 1993-10-27 | 1998-06-30 | Fujitsu Limited | Surface acoustic wave device and production process thereof |
| US5774962A (en) * | 1993-10-27 | 1998-07-07 | Fujitsu Limited | Process for producing a surface acoustic wave device |
| USRE38002E1 (en) * | 1993-10-27 | 2003-02-25 | Fujitsu Limited | Process for providing a surface acoustic wave device |
| USRE38278E1 (en) * | 1993-10-27 | 2003-10-21 | Fujitsu Limited | Surface acoustic wave device and production process thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4319264A (en) | Nickel-gold-nickel conductors for solid state devices | |
| JPH06333925A (ja) | 半導体集積回路及びその製造方法 | |
| US5953628A (en) | Method for forming wiring for a semiconductor device | |
| JPH0943628A (ja) | 液晶表示装置 | |
| JPS639971A (ja) | 半導体装置 | |
| EP0239833A2 (en) | Integrated circuit device with an improved interconnection line | |
| JP2534434B2 (ja) | 耐酸化性化合物およびその製造方法 | |
| US4411757A (en) | Formation of electrodes for magnetoresistive sensor | |
| JPS62242337A (ja) | 多層配線用金属膜の形成方法 | |
| JPH06302600A (ja) | 半導体装置 | |
| JPS625358B2 (ja) | ||
| JPH0341732A (ja) | 半導体装置の製造方法 | |
| JPH0428233A (ja) | 半導体装置及びその製造方法 | |
| JPS59202651A (ja) | 多層配線の形成方法 | |
| JPH05129224A (ja) | Ｃｕ−Ｚｒ配線パターンの形成方法 | |
| JPH04324635A (ja) | 半導体装置の製造方法 | |
| JPS6313349A (ja) | 半導体装置 | |
| JPH06151608A (ja) | 半導体装置及びその製造方法 | |
| JPS5918659A (ja) | 多層配線の形成方法 | |
| JPH0376030B2 (ja) | ||
| JPH1140516A (ja) | 半導体装置の製造方法 | |
| JP3119505B2 (ja) | 半導体装置 | |
| JPH0794507A (ja) | 半導体装置 | |
| JPS6318695A (ja) | 配線基板 | |
| JPH02272736A (ja) | 半導体装置の製造方法 |