JPS639983A - 高速半導体装置 - Google Patents
高速半導体装置Info
- Publication number
- JPS639983A JPS639983A JP61153487A JP15348786A JPS639983A JP S639983 A JPS639983 A JP S639983A JP 61153487 A JP61153487 A JP 61153487A JP 15348786 A JP15348786 A JP 15348786A JP S639983 A JPS639983 A JP S639983A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electron
- hole
- doped
- superconductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
プレーナドーピングによる近接した電子層および正孔層
からなる電子−正孔対超伝導体の電子層或いは正孔層の
一方にソース、ドレインの選択電極を設るとともに、他
方の層にも一対の選択電極を設け、該選択電極間を短絡
し、更に電子層或いは正孔層のキャリアの濃度を第３の
制御電極により制御するようにした高速半導体装置。
からなる電子−正孔対超伝導体の電子層或いは正孔層の
一方にソース、ドレインの選択電極を設るとともに、他
方の層にも一対の選択電極を設け、該選択電極間を短絡
し、更に電子層或いは正孔層のキャリアの濃度を第３の
制御電極により制御するようにした高速半導体装置。
本発明は、比較的高い温度で動作することができる超伝
導トランジスタの構造に関する。
導トランジスタの構造に関する。
従来、超伝導現象は、液体ヘリウム温度程度の極低温で
観察され、これを利用したデバイスは極低温に冷却する
必要があり、超伝導デバイスを利用するのに困難性があ
った。そして、実用レベルでは超伝導を用いたトランジ
スタは存在しない。
観察され、これを利用したデバイスは極低温に冷却する
必要があり、超伝導デバイスを利用するのに困難性があ
った。そして、実用レベルでは超伝導を用いたトランジ
スタは存在しない。
研究段階では、電界効果型トランジスタへの超伝導のし
みだし効果を用いたもの、ジョセフソン接合による電子
の注入を用いたものがある。いずれも通常のＢＣ３論理
による超伝導現象を用いたものである。
みだし効果を用いたもの、ジョセフソン接合による電子
の注入を用いたものがある。いずれも通常のＢＣ３論理
による超伝導現象を用いたものである。
ところで、最近、電子と正孔ペアの合成粒子による電子
−正孔対超伝導機構により、比較的高い温度で超伝導効
果が得られることが提唱され、液体ヘリウムより高い温
度でも超伝導が起ることがわかってきた（Ｙｕ、Ｅ、Ｌ
ｏｚｏｖｉｋ ａｎｄ Ｖ、 ！、 Ｙｕｄｓｏｎ：
５ｏｌｉｄ ５ｔａｔｅ Ｃｏｎｕｗｕｎｉｃａｔｉｏ
ｎｓ １９ （１９７６） ｐｐ。
−正孔対超伝導機構により、比較的高い温度で超伝導効
果が得られることが提唱され、液体ヘリウムより高い温
度でも超伝導が起ることがわかってきた（Ｙｕ、Ｅ、Ｌ
ｏｚｏｖｉｋ ａｎｄ Ｖ、 ！、 Ｙｕｄｓｏｎ：
５ｏｌｉｄ ５ｔａｔｅ Ｃｏｎｕｗｕｎｉｃａｔｉｏ
ｎｓ １９ （１９７６） ｐｐ。
３９１〜３９３参照）。電子−正孔対における超伝導現
象は、従来のＢＣ８！＃ｉ理により記述されるものとは
全く異なり、理論的には室温でも超伝導現象が期待され
る。
象は、従来のＢＣ８！＃ｉ理により記述されるものとは
全く異なり、理論的には室温でも超伝導現象が期待され
る。
本発明者らは、この電子−正孔対超伝導機構を利用して
トランジスタを実現できないものかと、種々研究したが
、その一つの例を第３図に示している。１の半導体絶縁
性（Ｓ Ｉ） ＧａＡｓ基板上に、１′のノンドープＧ
ａＡｓ層（バッファ層）が形成され、２のｐ” Ｇａ
Ａｓプレーナドープ層（Ｂｅドープ、ドーピング濃度１
．１ Ｘ １０” ｅｌｍ−２） 、１）のノンドープ
ＧａＡｓ層（５人）、４のノンドープＧａＡｓ層（９０
人）、１２のノンドープＧａＡｓ層（５人）、およびｎ
−ＧａＡｓ層が順に積層されている。そしてプレーナ
ドープ層２，３により、正孔層および電子層が形成され
る。５はｎ −ＧａＡｓ層でＳｉドープ、ドーピング濃
度Ｉ Ｘ １０”（２）′″３厚味３００人に形成され
る。そして各電極領域の、６のゲート電極（ＡＪデポジ
ション）、７．８のソース、ドレイン電極ＡｕＧｅ／
Ａｕをデポジシラン後、合金化、９．１０の選択電極形
成用イオン注入領域〔注入イオンＳｅ（セレン）、注入
濃度ピーク濃度で５Ｘ１０’日（ｍ−３〕を形成してい
る。
トランジスタを実現できないものかと、種々研究したが
、その一つの例を第３図に示している。１の半導体絶縁
性（Ｓ Ｉ） ＧａＡｓ基板上に、１′のノンドープＧ
ａＡｓ層（バッファ層）が形成され、２のｐ” Ｇａ
Ａｓプレーナドープ層（Ｂｅドープ、ドーピング濃度１
．１ Ｘ １０” ｅｌｍ−２） 、１）のノンドープ
ＧａＡｓ層（５人）、４のノンドープＧａＡｓ層（９０
人）、１２のノンドープＧａＡｓ層（５人）、およびｎ
−ＧａＡｓ層が順に積層されている。そしてプレーナ
ドープ層２，３により、正孔層および電子層が形成され
る。５はｎ −ＧａＡｓ層でＳｉドープ、ドーピング濃
度Ｉ Ｘ １０”（２）′″３厚味３００人に形成され
る。そして各電極領域の、６のゲート電極（ＡＪデポジ
ション）、７．８のソース、ドレイン電極ＡｕＧｅ／
Ａｕをデポジシラン後、合金化、９．１０の選択電極形
成用イオン注入領域〔注入イオンＳｅ（セレン）、注入
濃度ピーク濃度で５Ｘ１０’日（ｍ−３〕を形成してい
る。
上記構成により、絶縁層のノンドープ
ＧａＡｓ −ＡＩ Ａｓ −ＧａＡｓを挾んで電子層と
正孔層が形成される結果、電子−正孔対超伝導機構によ
る超伝導が起る。
正孔層が形成される結果、電子−正孔対超伝導機構によ
る超伝導が起る。
（発明が解決しようとする問題点〕
しかしながら、上記の場合、電子−正孔が同一方向に移
動するために、全体では電流が流れず、従って、電子流
或いは正孔流の一方のみを取出す必要がある。この場合
、例えば、電子流を取出したとき、正孔が局所的に蓄積
するという問題があり、超伝導が妨げられる欠点がある
。
動するために、全体では電流が流れず、従って、電子流
或いは正孔流の一方のみを取出す必要がある。この場合
、例えば、電子流を取出したとき、正孔が局所的に蓄積
するという問題があり、超伝導が妨げられる欠点がある
。
本発明は、プレーナドーピングによる近接した電子層お
よび正孔層からなる電子−正孔対超伝導体の電子層また
は正孔層の一方の層に選択的にオーミック接触するソー
スおよびドレイン用の選択電極と、該ソースおよびドレ
イン電極に近接して設けられ、他方の層に選択的にオー
ミック接触し、該他方の層のキャリアに閉ループを与え
る他の選択電極と、該電子層または正孔層のキャリアの
濃度を制御する制御電極とを備えることを特徴とする高
速半導体装置を提供する。
よび正孔層からなる電子−正孔対超伝導体の電子層また
は正孔層の一方の層に選択的にオーミック接触するソー
スおよびドレイン用の選択電極と、該ソースおよびドレ
イン電極に近接して設けられ、他方の層に選択的にオー
ミック接触し、該他方の層のキャリアに閉ループを与え
る他の選択電極と、該電子層または正孔層のキャリアの
濃度を制御する制御電極とを備えることを特徴とする高
速半導体装置を提供する。
第２図に示した本発明の実施例のエネルギバンド図を用
いて、本発明の原理と作用を説明する。
いて、本発明の原理と作用を説明する。
第２図において、ＧａＡｓ層１および５の間に絶縁性の
Ａｌ１Ａｓ薄層４が介在した層構造となっており、Ｇａ
Ａｓ層 Ａｊ！ Ａｓ界面近傍３にｎ型不純物がプレー
ナドーピングにより導入され、Ａｊ！ Ａｓ／ ＧａＡ
ｓ界面近傍２にｐ型不純物が同様にプレーナドーピング
により導入されている。そして、界面２．３にそって２
次元的なチャネル（以下電子層３、正孔層２と称する）
が形成され、絶縁性のＡｌＡｓ薄層を挾んで２次元電子
ガスおよび２次元正孔ガスが形成されてる。この第２図
の電子層３と正孔層２の形成過程を説明すると、３のｎ
型不純物のプレーナドーピング層からの電子が２のｐ型
不純物のプレーナドーピング層に拡散で遷移してアクセ
プタを埋めることにより、３のｎ型プレーナドーピング
層のドナーはイオン化し、それにより３の層の伝導帯の
端が曲り、エネルギレベルが低下する。一方、２のｐ型
プレーナドーピング層の価電子帯のエネルギレベルが上
昇する。そして、これに伴い、電子の遷移を妨げる向き
に電界が発生し、ある所で平衡状態になる。第２図はこ
の平衡状態を示してあり、３のｎ型プレーナドーピング
層の伝導帯の端のエネルギレベルはフェルミレベルＥＦ
より低下している。一方、２のｐ型プレーナドーピング
層の価電子帯のエネルギレベルは上昇し、フェルミレベ
ルより上になっている。ここで、３のｎ型プレーナドー
ピング層の不純物濃度は十分高いから、この平衡状態に
おいて、完全に空乏化することなくキャリアが残ってお
り、電子層を構成する。一方、２のｐ型プレーナドーピ
ング層にもキャリアが存在し正孔層を構成する。
Ａｌ１Ａｓ薄層４が介在した層構造となっており、Ｇａ
Ａｓ層 Ａｊ！ Ａｓ界面近傍３にｎ型不純物がプレー
ナドーピングにより導入され、Ａｊ！ Ａｓ／ ＧａＡ
ｓ界面近傍２にｐ型不純物が同様にプレーナドーピング
により導入されている。そして、界面２．３にそって２
次元的なチャネル（以下電子層３、正孔層２と称する）
が形成され、絶縁性のＡｌＡｓ薄層を挾んで２次元電子
ガスおよび２次元正孔ガスが形成されてる。この第２図
の電子層３と正孔層２の形成過程を説明すると、３のｎ
型不純物のプレーナドーピング層からの電子が２のｐ型
不純物のプレーナドーピング層に拡散で遷移してアクセ
プタを埋めることにより、３のｎ型プレーナドーピング
層のドナーはイオン化し、それにより３の層の伝導帯の
端が曲り、エネルギレベルが低下する。一方、２のｐ型
プレーナドーピング層の価電子帯のエネルギレベルが上
昇する。そして、これに伴い、電子の遷移を妨げる向き
に電界が発生し、ある所で平衡状態になる。第２図はこ
の平衡状態を示してあり、３のｎ型プレーナドーピング
層の伝導帯の端のエネルギレベルはフェルミレベルＥＦ
より低下している。一方、２のｐ型プレーナドーピング
層の価電子帯のエネルギレベルは上昇し、フェルミレベ
ルより上になっている。ここで、３のｎ型プレーナドー
ピング層の不純物濃度は十分高いから、この平衡状態に
おいて、完全に空乏化することなくキャリアが残ってお
り、電子層を構成する。一方、２のｐ型プレーナドーピ
ング層にもキャリアが存在し正孔層を構成する。
この２次元電子ガスと正孔ガスが絶縁性の薄層を挾んで
存在することにより、電子と正孔対により合成粒子が得
られ、超伝導となる。 ところが、この超伝導により、
電子と正孔とは同一方向に運動し、全体として電流はキ
ャンセルされるため、電子と正孔によるエキシトン合成
粒子による超伝導を利用してトランジスタを得るには、
電子または正孔の一方のみを取出さなければならない。
存在することにより、電子と正孔対により合成粒子が得
られ、超伝導となる。 ところが、この超伝導により、
電子と正孔とは同一方向に運動し、全体として電流はキ
ャンセルされるため、電子と正孔によるエキシトン合成
粒子による超伝導を利用してトランジスタを得るには、
電子または正孔の一方のみを取出さなければならない。
そこで、本発明においては、２次元電子層または正孔層
のみにコンタクトする選択電極を設け、電子または正孔
の一方のみを取出すようにしている。
のみにコンタクトする選択電極を設け、電子または正孔
の一方のみを取出すようにしている。
しかしながら、なお、電子−正孔対超伝導機構によるト
ランジスタを得るのに問題が残る。
ランジスタを得るのに問題が残る。
その理由は、例えば、２次元電子層にコンタクトするソ
ース、ドレインの選択電極を形成し、電子を取出す構成
にした場合で考えると、正孔層には電極が形成されず正
孔流が取出されないために、正孔が正孔層内に局所的に
滞留、蓄積し、それにより正孔層内に電界が発生し、正
孔流を妨げる。
ース、ドレインの選択電極を形成し、電子を取出す構成
にした場合で考えると、正孔層には電極が形成されず正
孔流が取出されないために、正孔が正孔層内に局所的に
滞留、蓄積し、それにより正孔層内に電界が発生し、正
孔流を妨げる。
そのため、電子−正孔対超伝導が起り難くなる。
そこで、本発明においては、上記のように電子層または
正孔層のソース、ドレインの選択電極を形成しない方の
層にも選択電極を形成し、該層のキャリアにも外部バス
を形成し、キャリアの流れを容易にして、電子−正孔対
超伝導機構による超伝導が起り易くしている。そして、
その構成により、電子−正孔対超伝導機構が比較的高い
温度でも実現でき、トランジスタ動作が可能な素子が得
られる。
正孔層のソース、ドレインの選択電極を形成しない方の
層にも選択電極を形成し、該層のキャリアにも外部バス
を形成し、キャリアの流れを容易にして、電子−正孔対
超伝導機構による超伝導が起り易くしている。そして、
その構成により、電子−正孔対超伝導機構が比較的高い
温度でも実現でき、トランジスタ動作が可能な素子が得
られる。
Ｃ実施例〕
以下に、図面を用いて本発明の詳細な説明する。
第１図（Ａ）には本発明の実施例のトランジスタの要部
断面構成を示してあり、また、第１図（Ｂ）にはその上
面の電極配置を示している。
断面構成を示してあり、また、第１図（Ｂ）にはその上
面の電極配置を示している。
第１図（Ａ）において、各層は以下の如くである。
１・−半導体絶縁性（Ｓ Ｉ ） ＧａＡｓ基板１′−
ノンドープＧａＡｓ層（バッファ層）２・−ｐ ” −
ＧａＡｓプレーナドープ層Ｂｅ（ベリリウム）ドープ、
ドーピング濃度１、Ｉ Ｘ １０１３ｃｒａ−２ １）−ノンドープＧａＡｓＦｉ 厚味５人 ４・・−ノンドープＩＡｓ層 厚味９０人 １２− ノンドープＧａＡｓ層 厚味５人 ３−ｎ ” −ＧａＡｓプレーナドープ層Ｓｔ（シリコ
ン）ドープ、ドーピング濃度１、ｌＸ１０凰３ ｃｆｆ
ｌ−２ ５・＝ ｎ −ＧａＡｓ層 Ｓｔドープ、ドーピング濃度１×１０１″Ｃ１）−３厚
味３００人 これらの層はＭＢＥ（分子線エピタキシャル成長法）ま
たはＭＯＣＶＤ （有機金属気相成長法）等で順に形成
することができる。
ノンドープＧａＡｓ層（バッファ層）２・−ｐ ” −
ＧａＡｓプレーナドープ層Ｂｅ（ベリリウム）ドープ、
ドーピング濃度１、Ｉ Ｘ １０１３ｃｒａ−２ １）−ノンドープＧａＡｓＦｉ 厚味５人 ４・・−ノンドープＩＡｓ層 厚味９０人 １２− ノンドープＧａＡｓ層 厚味５人 ３−ｎ ” −ＧａＡｓプレーナドープ層Ｓｔ（シリコ
ン）ドープ、ドーピング濃度１、ｌＸ１０凰３ ｃｆｆ
ｌ−２ ５・＝ ｎ −ＧａＡｓ層 Ｓｔドープ、ドーピング濃度１×１０１″Ｃ１）−３厚
味３００人 これらの層はＭＢＥ（分子線エピタキシャル成長法）ま
たはＭＯＣＶＤ （有機金属気相成長法）等で順に形成
することができる。
次に、適当なマスクを用いて、第１図（Ａ）のようにエ
ツチングで３のｎ ” −ＧａＡｓプレーナドープ層ま
で選択的に除去しメサ１５を形成する。
ツチングで３のｎ ” −ＧａＡｓプレーナドープ層ま
で選択的に除去しメサ１５を形成する。
以下、各電極領域を次のように形成している。
６・−・ゲート電極（＾ｌデポジション）７．８・−ソ
ース、ドレイン電極 ＡｕＧｅ／Ａｕをデポジション後、合金化９．１０−一
一選択電橿形成用イオン注入領域注入イオンＳｅ（セレ
ン）、注入濃度 ピーク濃度で５ｘ １０１）１ ｃｍ−３１３−ｐ層引
出し用電極（ＡｕＺｎデポジション後合金化） １４・−ｐ層選択電極形成用イオン注入領域Ａｓ −Ｍ
ｇ注入、ピーク濃度ｌｘ １０” ｃｍ−３更に第１図
（Ｂ）に示した電極の平面構成を参照すると、トランジ
スタのソースＳ、ドレインＤ、ゲートＧの他に、外側に
Ｈと指示するｐ層引出し用電極（第１図（Ａ）の１３）
とショート用配線１５が形成されている。
ース、ドレイン電極 ＡｕＧｅ／Ａｕをデポジション後、合金化９．１０−一
一選択電橿形成用イオン注入領域注入イオンＳｅ（セレ
ン）、注入濃度 ピーク濃度で５ｘ １０１）１ ｃｍ−３１３−ｐ層引
出し用電極（ＡｕＺｎデポジション後合金化） １４・−ｐ層選択電極形成用イオン注入領域Ａｓ −Ｍ
ｇ注入、ピーク濃度ｌｘ １０” ｃｍ−３更に第１図
（Ｂ）に示した電極の平面構成を参照すると、トランジ
スタのソースＳ、ドレインＤ、ゲートＧの他に、外側に
Ｈと指示するｐ層引出し用電極（第１図（Ａ）の１３）
とショート用配線１５が形成されている。
次に、本実施例の素子のトランジスタ動作を説明する。
３のｎ ” −ＧａＡｓプレーナドープ層からの電子の
うち、１×１０Ｉ３ｃ１）−２は２のｐ” ＧａＡｓ
プレーナドープ層のアクセプタを埋めるためにフリーキ
ャリアとはならない。したがって、ｎ ” −ＧａＡｓ
プレーナドープ層３に１×１０１２ｃＩＩＩ−２の電子
、２のｐ＋＋−ＧａＡｓプレーナドープ層に１×１０１
３ｃｍ−２の正孔がそぞれフリーキャリアとして残る。
うち、１×１０Ｉ３ｃ１）−２は２のｐ” ＧａＡｓ
プレーナドープ層のアクセプタを埋めるためにフリーキ
ャリアとはならない。したがって、ｎ ” −ＧａＡｓ
プレーナドープ層３に１×１０１２ｃＩＩＩ−２の電子
、２のｐ＋＋−ＧａＡｓプレーナドープ層に１×１０１
３ｃｍ−２の正孔がそぞれフリーキャリアとして残る。
これら、２つの層は、１００人のノンドープ層、即ちノ
ンドープＧａＡｓ層１）．１２（厚味各５人）と４のノ
ンドープＡｌＡｓ層（厚味９０人）により隔てられるた
めに、先に述べた電子−正孔対超伝導機構によって、低
温下で超伝導となる。超伝導領域は、２．３の電子層お
よび正孔層のうち、選択電極形成用のイオン注入領域９
．１０に挾まれ、９．１０を除く部分である。
ンドープＧａＡｓ層１）．１２（厚味各５人）と４のノ
ンドープＡｌＡｓ層（厚味９０人）により隔てられるた
めに、先に述べた電子−正孔対超伝導機構によって、低
温下で超伝導となる。超伝導領域は、２．３の電子層お
よび正孔層のうち、選択電極形成用のイオン注入領域９
．１０に挾まれ、９．１０を除く部分である。
この超伝導により、電子と正孔は同一方向に運動し、全
体として電流はキャンセルされるから、トランジスタ動
作を可能にするためソース、ドレインの選択電極９，１
０により、電子による電流のみを取出している。そして
、この電子の濃度を、ゲート電極６により、５のｎ −
ＧａＡｓ層領域での空乏層をコントロールすることによ
り制御してトランジスタ動作を行なう。
体として電流はキャンセルされるから、トランジスタ動
作を可能にするためソース、ドレインの選択電極９，１
０により、電子による電流のみを取出している。そして
、この電子の濃度を、ゲート電極６により、５のｎ −
ＧａＡｓ層領域での空乏層をコントロールすることによ
り制御してトランジスタ動作を行なう。
以上の実施例において、ｐＦｉ引出し用電極１３と、シ
ョート用配線１５を設けたので、電子層３の電子はドレ
インの選択電極により外部回路に取出され、再びソース
の選択電極を介して電子チャネル３に戻るという閉ルー
プを持つのに対して、正孔層２の方にもｐ層引出し用電
極（第１図の１３またはＨ）とショート用配線１５を設
けておくので、電子層３と正孔層２は共に外部に引き出
され、外部を経由するループを持つことになるから、正
孔層の正孔流が流れ易くなり、電子−正孔対超伝導機構
による超伝導化が阻害されることがなくなり、超伝導が
起り易くなる。
ョート用配線１５を設けたので、電子層３の電子はドレ
インの選択電極により外部回路に取出され、再びソース
の選択電極を介して電子チャネル３に戻るという閉ルー
プを持つのに対して、正孔層２の方にもｐ層引出し用電
極（第１図の１３またはＨ）とショート用配線１５を設
けておくので、電子層３と正孔層２は共に外部に引き出
され、外部を経由するループを持つことになるから、正
孔層の正孔流が流れ易くなり、電子−正孔対超伝導機構
による超伝導化が阻害されることがなくなり、超伝導が
起り易くなる。
次に、本実施例において、プレーナドーピングを用いて
いる点を説明する。
いる点を説明する。
電子層３および正孔層２のドーピングを通常のドーピン
グにより行なうと、ｎ層からｐ層に電子が移るために、
キャリアの空乏層ができて電子層と正孔層の間隔が長く
なり、超伝導化しにくくなる。これに対して、本実施例
のようにプレーナドーピングを行なうと、ドーピング濃
度が極く高いため、空乏層ができないので、電子層と正
孔層はプレーナドーピングした面に残ることになり、絶
縁層を挾んで発生する電子と正孔対により電子−正孔対
超伝導機構による超伝導がおこるのである。
グにより行なうと、ｎ層からｐ層に電子が移るために、
キャリアの空乏層ができて電子層と正孔層の間隔が長く
なり、超伝導化しにくくなる。これに対して、本実施例
のようにプレーナドーピングを行なうと、ドーピング濃
度が極く高いため、空乏層ができないので、電子層と正
孔層はプレーナドーピングした面に残ることになり、絶
縁層を挾んで発生する電子と正孔対により電子−正孔対
超伝導機構による超伝導がおこるのである。
なお、以上の実施例では、電子層にソース、ドレインの
選択電極を形成した例を示したが、正孔層にソース、ド
レインの選択電極を形成するようにしても良い。また、
第１図のようにｐ層に対する選択電極とｐ層引出し用電
極１３をソース、ドレインの並ぶ方向に１対設はショー
ト用配線１５で短絡することに限らず、ソース、ドレイ
ンの並び方向に直角方向に１対のｐ層に対する選択電極
とｐ層引出し用電極を設けるようにしても良い。
選択電極を形成した例を示したが、正孔層にソース、ド
レインの選択電極を形成するようにしても良い。また、
第１図のようにｐ層に対する選択電極とｐ層引出し用電
極１３をソース、ドレインの並ぶ方向に１対設はショー
ト用配線１５で短絡することに限らず、ソース、ドレイ
ンの並び方向に直角方向に１対のｐ層に対する選択電極
とｐ層引出し用電極を設けるようにしても良い。
また、さらに、ソース、ゲート、ドレインを含む素子領
域を近接して囲むようにｐ層に対する選択電極とｐ層引
出し用電極を環状に形成しても良い。
域を近接して囲むようにｐ層に対する選択電極とｐ層引
出し用電極を環状に形成しても良い。
以上のように、本発明によれば、電子−正孔対超伝導機
構を利用したトランジスタの正孔の蓄積（正孔流を取出
す場合は電子の蓄積）を、正孔流（正孔流を取出す場合
は電子流）を選択電極により取出して、短絡することに
より防ぐことができ
構を利用したトランジスタの正孔の蓄積（正孔流を取出
す場合は電子の蓄積）を、正孔流（正孔流を取出す場合
は電子流）を選択電極により取出して、短絡することに
より防ぐことができ
第１図（Ａ）は本発明の実施例の断面図、第１図（Ｂ）
は実施例の電極の平面配置を示す図、第２図は実施例の
エネルギバンド図、第３図は従来例の要部断面構成図で
ある。 １ ・−半導体絶縁性（Ｓ Ｉ ） ＧａＡｓ基板１）
・−ノンドープＧａＡｓＦｆ ２−−− ｐ ” −ＧａＡｓプレーナドープ層３ ・
−ｎ ” −ＧａＡｓブレーナドープ層４− ノンドー
プＡｊ！Ａｓ層 ５−− ｎ −ＧａＡｓＦｉ ６−ゲート電極（Ａｎデポジション） ７．８−ｍ−ソース、ドレイン電極 ９．１０−一一選択電極形成用イオン注入領域１）．１
２−ｍ−ノンドープＧａＡｓ層１３−ｐ層引出し用電極 １４・・−ｐ層選択電橋形成用イオン注入領域１５・−
ショート用配線
は実施例の電極の平面配置を示す図、第２図は実施例の
エネルギバンド図、第３図は従来例の要部断面構成図で
ある。 １ ・−半導体絶縁性（Ｓ Ｉ ） ＧａＡｓ基板１）
・−ノンドープＧａＡｓＦｆ ２−−− ｐ ” −ＧａＡｓプレーナドープ層３ ・
−ｎ ” −ＧａＡｓブレーナドープ層４− ノンドー
プＡｊ！Ａｓ層 ５−− ｎ −ＧａＡｓＦｉ ６−ゲート電極（Ａｎデポジション） ７．８−ｍ−ソース、ドレイン電極 ９．１０−一一選択電極形成用イオン注入領域１）．１
２−ｍ−ノンドープＧａＡｓ層１３−ｐ層引出し用電極 １４・・−ｐ層選択電橋形成用イオン注入領域１５・−
ショート用配線
Claims (1)
- （１）プレーナドーピングによる近接した電子層および
正孔層からなる電子−正孔対超伝導体の電子層または正
孔層の一方の層に選択的にオーミック接触するソースお
よびドレイン用の選択電極と、該ソースおよびドレイン
電極に近接して設けられ、他方の層に選択的にオーミッ
ク接触し、該他方の層のキャリアに閉ループを与える他
の選択電極と、 該電子層または正孔層のキャリアの濃度を制御する制御
電極とを備えることを特徴とする高速半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61153487A JPH0770706B2 (ja) | 1986-06-30 | 1986-06-30 | 高速半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61153487A JPH0770706B2 (ja) | 1986-06-30 | 1986-06-30 | 高速半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS639983A true JPS639983A (ja) | 1988-01-16 |
| JPH0770706B2 JPH0770706B2 (ja) | 1995-07-31 |
Family
ID=15563643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61153487A Expired - Fee Related JPH0770706B2 (ja) | 1986-06-30 | 1986-06-30 | 高速半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770706B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0828296A3 (en) * | 1996-09-03 | 1998-03-18 | International Business Machines Corporation | High temperature superconductivity in strained Si/SiGe |
| JP2007535138A (ja) * | 2004-02-05 | 2007-11-29 | クリー インコーポレイテッド | 電荷移動誘起エネルギー障壁を有する窒化物へテロ接合トランジスタおよびその製造方法 |
| US9035354B2 (en) | 2004-02-05 | 2015-05-19 | Cree, Inc. | Heterojunction transistors having barrier layer bandgaps greater than channel layer bandgaps and related methods |
-
1986
- 1986-06-30 JP JP61153487A patent/JPH0770706B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0828296A3 (en) * | 1996-09-03 | 1998-03-18 | International Business Machines Corporation | High temperature superconductivity in strained Si/SiGe |
| KR100293400B1 (ko) * | 1996-09-03 | 2001-07-12 | 포만 제프리 엘 | 초전도체구조및이의응용장치 |
| JP2007535138A (ja) * | 2004-02-05 | 2007-11-29 | クリー インコーポレイテッド | 電荷移動誘起エネルギー障壁を有する窒化物へテロ接合トランジスタおよびその製造方法 |
| US9035354B2 (en) | 2004-02-05 | 2015-05-19 | Cree, Inc. | Heterojunction transistors having barrier layer bandgaps greater than channel layer bandgaps and related methods |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0770706B2 (ja) | 1995-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0144242B1 (en) | Compound semiconductor integrated circuit device | |
| US5179037A (en) | Integration of lateral and vertical quantum well transistors in the same epitaxial stack | |
| JPH05251713A (ja) | 横型共鳴トンネリングトランジスタ | |
| JP2571208B2 (ja) | 低温トンネル・トランジスタ | |
| EP0165798B1 (en) | Semiconductor device comprising n-channel and p-channel transistors and production method | |
| US4878095A (en) | Semiconductor device in particular a hot electron transistor | |
| JPH024140B2 (ja) | ||
| US4837178A (en) | Method for producing a semiconductor integrated circuit having an improved isolation structure | |
| JP2689057B2 (ja) | 静電誘導型半導体装置 | |
| JPH0350425B2 (ja) | ||
| JPS58130574A (ja) | 半導体装置 | |
| JPS639983A (ja) | 高速半導体装置 | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| JPS59181069A (ja) | 半導体装置 | |
| JPH0511656B2 (ja) | ||
| JPH0770705B2 (ja) | 高速半導体装置 | |
| JPS61268069A (ja) | 半導体装置 | |
| JP2655594B2 (ja) | 集積型半導体装置 | |
| JP2530806B2 (ja) | 相補型論理構造 | |
| JPH02246286A (ja) | 超電導トランジスタ | |
| JP2819673B2 (ja) | 電界効果トランジスタ | |
| JPS62224969A (ja) | 半導体装置 | |
| JPH01120871A (ja) | 半導体装置 | |
| JPH0131314B2 (ja) | ||
| JPS60201664A (ja) | シヨツトキ接合型電界効果トランジスタ及びその製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |