JPS641047B2 - - Google Patents

Info

Publication number
JPS641047B2
JPS641047B2 JP56203784A JP20378481A JPS641047B2 JP S641047 B2 JPS641047 B2 JP S641047B2 JP 56203784 A JP56203784 A JP 56203784A JP 20378481 A JP20378481 A JP 20378481A JP S641047 B2 JPS641047 B2 JP S641047B2
Authority
JP
Japan
Prior art keywords
layer
mask
apertures
etching
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56203784A
Other languages
English (en)
Other versions
JPS57139929A (en
Inventor
Moritsutsu Horugeru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS57139929A publication Critical patent/JPS57139929A/ja
Publication of JPS641047B2 publication Critical patent/JPS641047B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/202—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials for lift-off processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
    • H10P76/4085—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes characterised by the processes involved to create the masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H10W20/058—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches by depositing on sacrificial masks, e.g. using lift-off
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/143—Masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4076—Through-connections; Vertical interconnect access [VIA] connections by thin-film techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 本発明は、基板上の層中に開孔を形成及び充填
するための方法に係り、更に具体的に言えば、基
板上の第１材料の層上に所望の各開孔パターンに
対応しておりそして張出した側壁を有しているマ
スク開孔を有するマスクを設け、上記第１材料層
の表面に実質的に垂直に食刻を生ぜしめる方法に
より上記マスクを食刻マスクとして用いて上記第
１材料層中に開孔を食刻し、上記開孔を充填する
ための第２材料を上記第１材料層と略等しい厚さ
に全体的に付着し、上記マスクを上記マスク上に
付着されている上記第２材料とともにリフト・オ
フさせることを含む、基板上の第１材料層中に開
孔を形成及び充填するための方法に係る。
半導体素子を相互接続する導体路網の形成に一
般的に用いられている方法においては、始めに、
接点が半導体基板に形成されるべき領域において
半導体基板上の絶縁層中に開孔が食刻される。そ
れから導体層を好ましくは蒸着により表面全体に
付着してからフオトリソグラフイにより導体路網
を形成することによつて、又は導体路及び接点の
各パターンのネガテイブ像を有するフオトレジス
ト層を付着しそして導体路の材料を表面全体に付
着してから上記フオトレジスト層を該フオトレジ
スト層上に付着されている上記導体路の材料とと
もにリフト・オフさせることによつて、接点及び
導体路網が形成される。導体路が単一のプレーン
でなく２つのプレーン中に延びるべき場合には、
第１プレーンを形成するための上記処理工程が、
もう１つの絶縁層を付着した後に反復される。３
つ以上の導体路プレーンが形成されるべき場合に
は、絶縁層の付着に始まる上記処理工程が更にも
う１度又は数回にわたり反復される。それらの導
体層は全体的に付着された層上でなく開孔を有す
る層上に被覆されるので、それらは平坦でなく段
を有している。導体路プレーンの数が多くなる
程、それらの段の数及び／もしくは高さが大きく
なる。段の領域における導体層は基板表面に平行
に延びる領域の導体層よりも薄くなる。即ち、導
体層は、段の高さ及び段の傾斜の大きさが増すと
ともに益々薄くなる。略2μｍの段の高さ及び水
平領域において１乃至1.3μｍの厚さを有する導体
層を用いた場合には、その構成素子の製造中に又
は短時間のフイールド使用後にその段の領域に切
断部分が生じる結果となる。従つて、その構成素
子は少なくとも部分的に使用され得なくなる。上
記技術を用いた場合には、この問題は導体層の厚
さを増加させることによつてしか除かれ得ない。
導体路プレーンの数が増すとともに不規則性が増
すに従つて、後続の導体路プレーンの厚さは先行
する導体路プレーンの厚さよりも更に増加される
ことになる。しかしながら、導体層の厚さの増加
による大きな欠点は、導体路の最小線幅も増加す
ることであり、これは半導体分野における小型化
及び実装密度の高度化への傾向に逆行する。
ドイツ国特許公開公報第2729030号の明細書は、
不規則な導体層の外観を少なくとも部分的に除く
方法について記載している。その方法において
は、開孔が食刻されるべき絶縁層の領域に開孔を
有するフオトレジスト・マスクが上記絶縁層上に
付着される。上記フオトレジスト・マスクを食刻
マスクとして用いて、上記絶縁層中に開孔が食刻
され、次に上記フオトレジスト・マスクを蒸着マ
スクとして用いて、導電材が全体的に付着され、
最後に上記フオトレジスト・マスク及びその上に
付着されている導電材が適当な溶剤中に浸漬され
てリフト・オフされる。それから、導体路網のた
めの導電材が全体的に蒸着される。この方法は、
蒸着が食刻された開孔に“自己整合”により行な
われる点で有利であるが、始めに蒸着される層の
厚さが絶縁層の厚さよりも薄くされねばならぬ点
で不利である。それらの厚さが同一であつた場合
には、開孔中に蒸着された材料とフオトレジス
ト・マスク上に蒸着された材料との間にブリツジ
が形成され、従つてリフト・オフのプロセスにお
いて許容し得ない問題が生じることになる。従つ
て、その方法においては、開孔中の材料の厚さが
絶縁層の厚さよりも薄くされるべきであり、その
結果としてフオトレジストがリフト・オフされた
後に導体路網を形成するために付着された導体層
が不規則になる。更に、その方法においては、開
孔中の材料と開孔の側壁との間にギヤツプが存在
し、そのギヤツプも次に付着される導体層を不規
則にする原因となり、従つて上記方法はより小さ
いが前述の従来技術の場合と同一の問題を生じ
る。その方法は又、潜在的な問題として、フオト
レジストのリフト・オフに用いられた化学物質が
強い洗浄によつても上記ギヤツプから完全に除去
され得ず、後に腐食の問題を生じ得る危険を有す
る。
EPC国際特許出願第781002944号の明細書は、
上記ドイツ特許公開公報の明細書における方法と
同様な方法について記載しているが、この場合に
は開孔中の材料が絶縁層よりも薄くされる必要が
ない。この方法においては、絶縁層中への開孔の
食刻及びそれらの開孔を充填するための導電材の
気相付着に用いられるマスクは、張出した側壁即
ち絶縁層の表面からの距離が増すに従つて減少す
る横断面を有している開孔を有するシリコン・マ
スクである。その張出した形状は開孔中の材料と
マスク上の材料との間におけるブリツジの形成を
防ぎ、従つてその蒸着された層が絶縁層と全く同
一の厚さを有していても全く問題は生じない。し
かしながら、この方法においても、開孔中の材料
と開孔の側壁との間にギヤツプが生じ、従つてマ
スクのリフト・オフ後に付着された導体層が不規
則になる。そのギヤツプは、厚さが増すとともに
導電材がマスク開孔の端部を越えて益々横方向に
成長される結果としてマスク開孔が減少すること
によつて生じる。更に、上記シリコン・マスクは
極めて高価であり、従つて該マスクを用いて得ら
れる開孔パターンが極めて頻繁に用いられ得る。
従つて、本発明の目的は、層中に開孔を形成
し、そして上記開孔中に材料を、上記開孔が完全
に充填され且つ上記材料の表面が上記層の表面と
実際的に同一平面になる様に、付着するための比
較的簡単な方法を提供することである。
本発明の方法は、開孔中に材料が充填されると
きにマスク開孔が徐々に狭められる問題を除くた
めに、通常は不利であると考えられている、食刻
マスクを徐々に薄くすることを用いている。第１
材料として絶縁材が用いられそして第２材料とし
て金属が用いられるとき、本発明の方法は、従来
技術における開孔によつて生じる導体路網の不規
則性及びそれらの開孔の不完全な充填に関する問
題を除くので、単一層又は多層の導体路網の形成
に極めて適している。本発明の方法により得られ
る構造体は、最適な条件の下で形成されない場合
でも極めて有利であり、開孔下の材料が完全に平
坦でなくても、それらの不規則性は次の導体層が
付着された後には著しく減少されている。
マスク材料としてポジテイブ型フオトレジスト
が用いられると有利である。ポジテイブ型層フオ
トレジストによつて、張出した側壁を有する開孔
を有しているのでマスク・パターンが簡単に再現
可能に形成され得る。このマスクの形成について
は、ドイツ国特許公開公報第28557235号の明細書
に詳細に記載されている。
絶縁材はグロー放電中における反応性イオン食
刻によつて有利に食刻される。この食刻方法を用
いた場合には、本発明の方法において重要である
食刻速度比、即ちマスク材料及び開孔を形成され
る材料が食刻される速度の比、が食刻装置の形態
を考慮に入れて、食刻ガスの性質、ガスの圧力、
ガスの流量及び高周波エネルギによつて再現可能
に決定され得る。
次に、図面を参照して、本発明の方法をその好
実施例について更に詳細に説明する。第１図乃至
第９図に示されている本発明の方法の１実施例に
おいては、開孔がある層中に形成されそして或る
材料で完全に充填される。第６図に示されている
如く、この実施例においては、基板１１上に付着
された層１２は二酸化シリコンから成るが、特に
例えば窒化シリコン又はポリイミドの如き他の絶
縁材料等の他の材料から成つてもよい。層１２中
に形成されるべきパターンに対応する開孔を有す
るマスク３が層１２中に形成される。ポジテイブ
型フオトレジストがマスク材料として極めて適し
ているが、それは前述のドイツ国特許公開公報第
28557235号の明細書に記載されている方法に従つ
て張出した側壁を有する開孔のパターンを有して
いるマスクがポジテイブ型フオトレジストから再
現可能に容易に形成されそして又１つの食刻工程
において二酸化シリコンと同時に食刻され得るこ
とによる。ポジテイブ型フオトレジストは特に有
利なマスク材料ではあるが、本発明の方法の実施
がこの材料から成るマスクに限定されることはな
い。
次に、第１図乃至第５図を参照して、マスク３
の形成について述べる。始めに、ポジテイブ型レ
ジスト材料と交叉結合剤との混合物が形成され
る。適当なポジテイブ型レジスト材料は例えばジ
アゾナフトキノン抑制剤を含むフエノール−ホル
ムアルデヒド樹脂（ノボラツク）である。その様
なレジストについては、米国特許第3201239号の
明細書に記載されている。それらのポジテイブ型
レジストの適当な例としては、Shipley社製のAZ
−1350H及びＪ等が挙げられる。交叉結合剤とし
ては、一般式 を有する化合物が用いられ、Ｒは好ましくは７乃
至17個の炭素原子を含むアルキル基を表わす。こ
の化合物は、Mona社製のMonazoline Ｃ（商品
名）として一般に市販されている１−ヒドロキシ
−２−アルキルイミダゾリンから、１モルの
Monazoline Ｃが１モルの水と反応される加水分
解によつて、有利に形成され得る。所定量の上記
反応生成物が例えば酢酸セロソルブの如き少量の
溶剤中に溶解され、それから形成される混合物が
100mlの該混合物につき略１乃至略３ｇの交叉結
合剤を含む様な量のポジテイブ型フオトレジスト
と混合される。
レジスト層を形成するには、レジスト・マスク
の形成されるべき基板上に少量の上記混合物が好
ましくは回転被覆によつて付着される。第１図に
示されている付着されたレジスト層１の厚さは好
ましくは略1.5乃至6μｍである。その層の厚さは
回転被覆台の回転速度により制御される。
次に、レジスト層１が略85乃至略105℃の温度
において略10乃至略20分間プリベークされ、それ
からマスク・パターンを経て照射される。照射の
ための適当な手段は紫外線及び電子による放射で
ある。その照射中に、感光性化合物又は抑制剤
が、照射マスクで覆われていない領域において、
レジスト層１の表面から分解され始める。第２図
は、照射マスクを経て照射された後の層１を示し
ている。
マスク・パターンを経て照射されたレジスト層
は略95乃至略110℃の温度において略10乃至略60
分間加熱される。先に照射されたレジスト層の領
域２において、交叉結合剤を抑制剤が分解された
領域においてレジストの重合体分子と反応させて
先に可溶化されたレジスト層の領域を再び不溶化
させる交叉結合を生じる化学反応が生じる。第３
図は、これらの処理工程により領域２から形成さ
れた不溶性の領域３を示している。上記温度処理
には、±１℃の温度調節を可能にする比較的複雑
でない炉が用いられる。その温度処理は通常窒素
雰囲気中で行なわれる。
上記温度処理の後、レジスト層が全体的に照射
される。その照射には、上記パターン状の照射の
場合と同じ装置が用いられ得る。しかしながら、
例えば200Wの高圧水銀ランプの如き強度の大き
い紫外線ランプも用いられ得る。厚さ略2μｍの
レジスト層の場合には、200Wのランプで略50秒
間の照射時間が適当である。上記全体的照射にお
いて、抑制剤が第４図における先にパターン状に
照射されなかつた領域４において分解され、即ち
領域４はポジテイブ型レジストのために用いられ
るべき現像剤中に容易に溶解される。現像におい
て、照射パターンを経て照射された領域２が残さ
れ、覆われていた領域４が溶解される。従つて、
照射マスク・パターンのネガテイブ像がレジスト
層中に形成される。現像後に得られた領域２から
成るマスク３が第５図に示されている。現像に
は、ノボラツクを基材とするポジテイブ型レジス
トを現像するために通常用いられるすべてのアル
カリ性現像剤が用いられ得る。それらの例として
は、例えば燐酸水素ナトリウムと、メタ珪酸ナト
リウムと、水酸化ナトリウムとの水溶液、及びメ
タ燐酸ナトリウムと燐酸二水素ナトリウムとの水
溶液の如き、緩衝されたアルカリ水溶液等が挙げ
られる。上記２つの化学物質はShipley社製のAZ
現像剤（商品名）の本質的成分を構成し、それら
は１：１の比率で蒸留水により希釈されたとき、
同社製のポジテイブ型レジストを現像するために
特に適している。厚さ約2μｍのレジスト層を現
像するために必要な時間は略10分間である。
マスク３を形成するためには、次の処理工程が
用いられると有利である。
5gの交叉結合剤が25mlの酢酸セロソルブ中に
溶解され、この溶液に225mlのAZ−1350Jが混合
される。ポジテイブ型レジストは用いられる前に
必要量がフイルタを通される。
上記ポジテイブ型レジスト混合物が基板上に
2500rpmで30秒間回転被覆され、厚さ略2.0乃至
2.1μｍの層が形成される。それから、上記レジス
ト層が85℃において20分間乾燥される。
次に、上記レジスト層が照射マスク・パターン
を経て露光される。露光装置としては、Perkin
Elmer社製の“Micralign−PMA 100（商品名）”
が用いられ得る。この装置は投影露光で動作し、
照射マスクが１：１の比率で転写される。上記レ
ジスト・マスクの露光は縞状に行なわれる。テス
トの結果、ラスタ速度が025にセツトされたとき、
照射マスク・パターンに良好に対応するレジス
ト・マスクが得られることが示された。照射時間
は、幾つかの試料が異なる時間の間露光された後
に現像されて得られたマスク寸法が測定されそし
て照射マスク・パターンの寸法と比較されること
により決定される。照射時間は、照射マスクの寸
法からレジスト・マスクの寸法の所望の組織的偏
差（０又は±ｘ）の関数として決定される。上記
パターン状の露光後に、レジスト層が窒素雰囲気
中で100℃において略50分間温度処理される。そ
れから、上記レジスト層がこの場合にも
Micralign装置によりラスタ速度が025にセツト
されてガラス層を経て照射される。
レジスト層の現像には、１：１の比率で水によ
り希釈されそして略12.8のPH値を有するAZ現像
剤が用いられる。現像時間は略10分間である。
マスク３が形成された後に、一部が第６図にお
いて縦断面図により概略的に示されている構造体
が得られる。マスク３の示されている部分は張出
した側壁を有するマスク開孔１４を有している。
SiO2層１２及びマスク３の各々の厚さは略0.5乃
至4μｍ及び1.5乃至6μｍである。
次の処理工程において、マスク３を食刻マスク
として用いて開孔１５が二酸化シリコン層１２中
に食刻される。その食刻はグロー放電中における
反応性イオン食刻によつて行なわれることが好ま
しいが、食刻が層１２の表面に実質的に垂直に行
なわれそして二酸化シリコン及びポジテイブ型フ
オトレジスト（又は任意の他の材料の組合せ）が
同時に食刻される他の食刻方法を用いることも可
能である。反応性イオン食刻においては、食刻ガ
スとしてCF4が用いられることが好ましい。好ま
しい結果は、約13.3乃至66.6μbarのガス圧、約10
乃至約100cm3／分のガス流量、及び約0.1乃至
0.3W／cm2の高周波エネルギを用いて達成される。
これらの条件の下では、二酸化シリコンは略20乃
至略25μｍ／分の速度で溶解され、ポジテイブ型
フオトレジストは略15乃至略20μｍ／分の速度で
溶解される。食刻装置の形態は食刻速度に或る程
度影響を与える。特に有利な食刻のためのデータ
は、20cm3／分のガス流量、略40μbarのガス圧、
及び略0.2W／cm2の高周波エネルギである。開孔
１５が食刻された後も、マスク３は最小の厚さを
有していなければならないので、マスク３の厚さ
は食刻速度比及び食刻後の所望のマスクの最小の
厚さの関数として食刻前に決定されるべきであ
る。上記所与の食刻条件においては、マスク３の
厚さ（食刻前）と層１２の厚さとの比は略1.5の
指標値（guidevalue）が確実であることが解つ
た。第７図は、食刻後の構造体の一部を概略的に
縦断面図により示している。第７図においてマス
ク３上に点線で示されている領域は、食刻中に溶
解されたマスクの部分を表わしている。食刻中に
マスクが薄くされることにより、食刻を決定する
マスク開孔１４の縦断面が該開孔の側壁の張出し
の故に拡大され続ける。始めから食刻されている
層１２の領域においては、その材料が完全に除去
され、マスク開孔が徐々に拡大されることにより
食刻のプロセスの途中から食刻され始める領域に
おいては、部分的にしか除去されず、除去される
層の厚さはその層の個々の領域が食刻されていた
時間に比例する。その結果得られた開孔１５のプ
ロフイルが第７図に概略的に示されている。
次の工程において、開孔１５を充填するため
に、第７図の構造体上に材料が全体的に付着され
る。この場合には、その材料は気相付着された金
属である。しかしながら、開孔１５は又、他の材
料で、そして又層１２の表面に垂直な方向に該材
料を付着し得る他の方法により充填され得る。蒸
着中、フオトレジストは流動し始める程迄加熱さ
れるべきではない。従つて、蒸着中の基板温度は
略＜100℃であるべきである。蒸着は、蒸着され
た金属１６、例えばアルミニウムと銅との合金、
が層１２と略同一の厚さになるまで続けられる。
その蒸着材料はマスク３上に垂直にだけでなくマ
スク開孔１４の端部を越えて水平方向にも成長さ
れ、従つてマスクされた領域の縦断面はますます
減少される。従来技術（例えば、前述の欧州特許
出願第781002944号）においては、その様に縦断
面が徐々に減少することによつて、絶縁層中の開
孔が完全に充填され得ない。しかしながら、本発
明の方法においては、食刻中に形成された開孔の
プロフイルとマスクされた領域の縦断面の減少と
が蒸着中に相互に作用して、蒸着された金属１６
が層１２と同一の厚さになつたときに開孔１５が
ちようど完全に充填され、即ち金属１６が層１２
と実質的に同一平面になつて充填された金属と開
孔の側壁との間に何らギヤツプが生じない様に充
填が達成される。蒸着後に得られた構造体が第８
図において縦断面図により概略的に示されてい
る。第８図及び第９図に示されている如く、開孔
１５中に充填された金属１６が、例えば食刻及び
蒸着中に最適な条件が用いられなかつたために、
完全に平坦でなくとも、それはあまり問題になら
ない。以下に説明される如く、本発明の方法は導
体路網構造体の形成に用いられることが好まし
く、その場合には、本発明の方法により形成され
る構造体が完成された後に更に金属層が全体的に
付着されて、開孔１５中に充填された金属１６の
表面に存在する小さな不規則性が実際において補
償されてしまう。
最後の処理工程において、マスク３及びその上
に付着されている金属１６がリフト・オフされ
る。そのために、構造体が加熱された（100℃）
Ｎ−メチル・ピロリドン中に浸漬され、それから
アセトン及び脱イオン水中で洗浄され、最後に乾
燥される。この様にして得られた構造体が第９図
において縦断面図により概略的に示されている。
本発明の方法を用いて行なわれたテストにおい
て、直径3.5乃至5.5μｍのマスク開孔を用いて、
開孔が二酸化シリコン層中に食刻されそして充填
された。それらのすべてのテストにおいて、最後
的に形成された開孔の直径はマスク開孔の直径よ
りも0.3μｍだけ大きかつた。これは、本発明の方
法を用いた場合には、数μｍよりも大きくない直
径を有する充填された開孔が極めて小さい許容誤
差で再現可能に形成され得ることを示している。
従つて、この方法は、極めて高密度に実装された
集積回路の製造において用いられるに適してい
る。
本発明の方法は、集積回路装置において必要な
接続を設ける単一層又は多層の導体路網の形成に
極めて有利に用いられ得る。
単一層の導体路網の形成においては、半導体基
板中に半導体構成素子が形成されて上記半導体基
板が絶縁材で完全に覆われた後に、本発明の方法
が用いられる。この場合には、上記半導体基板は
第６図の基板１１に対応し、上記絶縁材は層１２
に対応する。本発明の方法によつて、絶縁層中に
接点開孔が形成され、それらの開孔が金属で充填
される。それから、その様にして得られた構造体
上に導体路網を形成するために、該構造体上に各
導体路網のネガテイブ像を有するフオトレジスト
層が、例えば前述のドイツ国特許公開公報第
28557235号の明細書に記載されている方法の如き
周知の方法で、形成される。それから、金属が全
体的に蒸着され、最後にフオトレジスト及びその
上に付着されている金属がリフト・オフされる。
金属が絶縁層上に全体的に付着され、それから各
導体路網パターンのポジテイブ像に対応するフオ
トレジスト・マスクが付着され、最後に露出され
ている金属領域が食刻されることによつても、導
体路網は形成され得る。単一層の導体路網におけ
る不規則性はあまり問題にならないので、本発明
の方法の代りに、開孔が充填されそして導体路網
のための材料が付着される１つの金属層の蒸着に
よる他の周知の方法を用いることも可能である。
しかしながら、本発明の方法が、２つ以上の層
を有する導体路網の形成において、周知の方法よ
りも有利であることは極めて明白であり、本発明
の方法は、周知の方法においては、２つの導体路
プレーンの間の絶縁層中の開孔の領域においてそ
れらの開孔によつて生じる不規則性を実質的に除
く。
本発明の方法が多層導体路網の形成に用いられ
る場合には、単一層の導体路網の形成の場合の如
き絶縁層を有しそして半導体素子を含む半導体基
板か、又は半導体基板上に既に第１導体路プレー
ンが周知の方法により形成されそして絶縁層で覆
われている構造体が始めに用いられる（それらの
絶縁層は第６図の層１２に対応し、それらの絶縁
層により覆われている領域は基板１１に対応す
る）。本発明の方法に従つて第９図の構造体に対
応する構造体が形成された後、第１又は第２の導
体路プレーンが上記方法の一方によつて形成され
る。更にもう１つ又は幾つかの導体路プレーンが
形成される場合には、本発明の方法及び導体路プ
レーンの形成が、各々の絶縁層の付着の後に１回
又は数回反復される。
高い段が存在する従来技術の場合と異なり、本
発明の方法による金属層は、より上方の層の導体
路網においても段を充分に覆うために必要以上に
より厚く形成される必要がない。これは、本発明
の方法を用いた場合には、より上方の層の導体路
網においても極めて幅の狭い高密度に実装された
導体路を形成することが可能であることを示して
いる。
【図面の簡単な説明】
第１図乃至第５図は本発明の方法において有利
に用いられ得るマスクの形成における種々の段階
を示している概略的縦断面図であり、第６図乃至
第９図は本発明の方法による第１材料層中におけ
る第２材料で充填された開孔の形成における種々
の段階を示している概略的縦断面図である。 １……レジスト層、２……パターン照射領域、
３……マスク、４……パターン非照射領域、１１
……基板、１２……二酸化シリコン層（第１材料
層）、１４……マスク開孔、１５……開孔、１６
……充填された金属（第２材料）。

Claims (1)

  1. 【特許請求の範囲】 １ 基板上の第１材料の層上に、所望の各開孔パ
    ターンに対応しておりそして張出した側壁を有し
    ているマスク開孔を有するマスクを設け、 上記第１材料層の表面に実質的に垂直に食刻を
    生ぜしめる方法により上記マスクを食刻マスクと
    して用いて上記第１材料層中に開孔を食刻し、 上記開孔を充填するための第２材料を全体的に
    付着し、 上記マスクを上記マスク上に付着されている上
    記第２材料とともにリフト・オフさせることを含
    み、 上記第１材料層が食刻される間に上記マスクも
    同時に薄くされることを特徴とする、基板上の第
    １材料層中に開孔を形成及び充填するための方
    法。 ２ 第１材料の層が絶縁材から成り、第２材料が
    金属から成り、マスクがポジテイブ型フオトレジ
    ストから成ることを特徴とする、特許請求の範囲
    第１項に記載の方法。 ３ 第１材料層及びマスクの食刻速度比及び厚さ
    の比が、上記第１材料層中に開孔が食刻された後
    もマスク３が上記第１材料層と少なくとも同一の
    厚さを有している様に、相互に適合されているこ
    とを特徴とする、特許請求の範囲第１項に記載の
    方法。
JP56203784A 1981-02-07 1981-12-18 Method of forming and filling hole Granted JPS57139929A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP81100884A EP0057738B1 (de) 1981-02-07 1981-02-07 Verfahren zum Herstellen und Füllen von Löchern in einer auf einem Substrat aufliegenden Schicht

Publications (2)

Publication Number Publication Date
JPS57139929A JPS57139929A (en) 1982-08-30
JPS641047B2 true JPS641047B2 (ja) 1989-01-10

Family

ID=8187566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56203784A Granted JPS57139929A (en) 1981-02-07 1981-12-18 Method of forming and filling hole

Country Status (4)

Country Link
US (1) US4378383A (ja)
EP (1) EP0057738B1 (ja)
JP (1) JPS57139929A (ja)
DE (1) DE3175488D1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4440804A (en) * 1982-08-02 1984-04-03 Fairchild Camera & Instrument Corporation Lift-off process for fabricating self-aligned contacts
FR2539556B1 (fr) * 1983-01-13 1986-03-28 Commissariat Energie Atomique Procede de fabrication de conducteurs pour circuits integres, en technologie planar
WO1985001414A1 (en) * 1983-09-21 1985-03-28 Allied Corporation Method of making a printed circuit board
US5094811A (en) * 1983-09-21 1992-03-10 Allied-Signal Method of making a printed circuit board
US5061438A (en) * 1983-09-21 1991-10-29 Allied-Signal Inc. Method of making a printed circuit board
JPS60502282A (ja) * 1983-09-21 1985-12-26 アライド　コ−ポレイシヨン プリント回路基板の製造方法
US4508815A (en) * 1983-11-03 1985-04-02 Mostek Corporation Recessed metallization
US4564584A (en) * 1983-12-30 1986-01-14 Ibm Corporation Photoresist lift-off process for fabricating semiconductor devices
US4568631A (en) * 1984-04-30 1986-02-04 International Business Machines Corporation Process for delineating photoresist lines at pattern edges only using image reversal composition with diazoquinone
DE3580192D1 (de) * 1984-06-02 1990-11-29 Fujitsu Ltd Verfahren zum herstellen eines kontaktes fuer eine halbleiteranordnung.
JPS61136226A (ja) * 1984-12-07 1986-06-24 Oki Electric Ind Co Ltd オ−ミツク電極の製造方法
DE3601319A1 (de) * 1985-01-18 1986-07-24 Mazda Motor Corp., Hiroshima Verfahren zum ausbilden einer abriebfesten gleitflaeche
US4624740A (en) * 1985-01-22 1986-11-25 International Business Machines Corporation Tailoring of via-hole sidewall slope
DE3571161D1 (en) * 1985-03-22 1989-07-27 Ibm Deutschland Lift-off mask production process and use of the mask
DE3519292A1 (de) * 1985-05-30 1986-12-04 Robert Bosch Gmbh, 7000 Stuttgart Abgabeanlage zur einleitung von verfluechtigtem kraftstoff in eine brennkraftmaschine
JP2581666B2 (ja) * 1985-09-06 1997-02-12 株式会社日立製作所 配線構造体の製造方法
US4808552A (en) * 1985-09-11 1989-02-28 Texas Instruments Incorporated Process for making vertically-oriented interconnections for VLSI devices
US5324536A (en) * 1986-04-28 1994-06-28 Canon Kabushiki Kaisha Method of forming a multilayered structure
JPS6318697A (ja) * 1986-07-11 1988-01-26 日本電気株式会社 多層配線基板
JPS63104425A (ja) * 1986-10-09 1988-05-09 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション バイアの形成方法
US4907066A (en) * 1986-12-05 1990-03-06 Cornell Research Foundation, Inc. Planar tungsten interconnect with implanted silicon
US4746621A (en) * 1986-12-05 1988-05-24 Cornell Research Foundation, Inc. Planar tungsten interconnect
US4837051A (en) * 1986-12-19 1989-06-06 Hughes Aircraft Company Conductive plug for contacts and vias on integrated circuits
FR2608839B1 (fr) * 1986-12-23 1989-04-21 Labo Electronique Physique Procede de realisation d'interconnexions et de croisements entre niveaux de metallisation d'un circuit integre
US4771017A (en) * 1987-06-23 1988-09-13 Spire Corporation Patterning process
US4827326A (en) * 1987-11-02 1989-05-02 Motorola, Inc. Integrated circuit having polyimide/metal passivation layer and method of manufacture using metal lift-off
US4933303A (en) * 1989-07-25 1990-06-12 Standard Microsystems Corporation Method of making self-aligned tungsten interconnection in an integrated circuit
JP2577488B2 (ja) * 1990-05-18 1997-01-29 株式会社東芝 半導体装置の製造方法
US5087322A (en) * 1990-10-24 1992-02-11 Cornell Research Foundation, Inc. Selective metallization for high temperature semiconductors
EP0496169A1 (en) * 1991-01-25 1992-07-29 AT&T Corp. Method of integrated circuit fabrication including filling windows with conducting material
US5661085A (en) * 1996-06-17 1997-08-26 Chartered Semiconductor Manufacturing Pte, Ltd. Method for forming a low contact leakage and low contact resistance integrated circuit device electrode
GB0110241D0 (en) * 2001-04-26 2001-06-20 Trikon Holdings Ltd A method of filling a via or recess in a semiconductor substrate

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3767490A (en) * 1971-06-29 1973-10-23 Ibm Process for etching organic coating layers
DE2432719B2 (de) * 1974-07-08 1977-06-02 Siemens AG, 1000 Berlin und 8000 München Verfahren zum erzeugen von feinen strukturen aus aufdampfbaren materialien auf einer unterlage und anwendung des verfahrens
NL7607298A (nl) * 1976-07-02 1978-01-04 Philips Nv Werkwijze voor het vervaardigen van een inrichting en inrichting vervaardigd volgens de werkwijze.
US4076575A (en) * 1976-06-30 1978-02-28 International Business Machines Corporation Integrated fabrication method of forming connectors through insulative layers

Also Published As

Publication number Publication date
EP0057738A2 (de) 1982-08-18
JPS57139929A (en) 1982-08-30
DE3175488D1 (en) 1986-11-20
EP0057738B1 (de) 1986-10-15
US4378383A (en) 1983-03-29
EP0057738A3 (en) 1984-06-13

Similar Documents

Publication Publication Date Title
JPS641047B2 (ja)
US5158860A (en) Selective metallization process
JPH0147008B2 (ja)
DE2754396A1 (de) Verfahren zum herstellen von duennfilmmustern
CA1155736A (en) Method of etching polyimide
JP2951215B2 (ja) 位相マスクレーザによる微細なパターンの電子相互接続構造の製造方法
JPS6331555B2 (ja)
US20010031425A1 (en) Patterning method in semiconductor device fabricating process
JP3563809B2 (ja) パターン形成方法
EP0178654A2 (en) Method of manufacturing a semiconductor device comprising a method of patterning an organic material
JPH03119720A (ja) リフトオフ加工用ホトレジスト、リフトオフ加工用ホトレジストのパターン形成方法及びリフトオフ方法
JPH03203390A (ja) プリント基板の製造方法
JPH02156244A (ja) パターン形成方法
JPS63177518A (ja) パタ−ン形成方法
JP2001196289A (ja) 半導体装置の製造方法
JPH0458170B2 (ja)
US5578186A (en) Method for forming an acrylic resist on a substrate and a fabrication process of an electronic apparatus
KR100206896B1 (ko) 바이폴라 소자의 컨택형성 방법
JPH09129604A (ja) 半導体装置の微細パターンの形成方法
JPS6066430A (ja) レジストパタ−ンの形成方法
JP2000040692A (ja) パタン形成法
KR20020022235A (ko) 포토레지스트 패턴 형성방법
JPH03147315A (ja) パターン形成方法
JPH03236216A (ja) 半導体装置の製造方法
JPS62200732A (ja) 半導体装置の製造方法