JPS64143U - - Google Patents
Info
- Publication number
- JPS64143U JPS64143U JP9494087U JP9494087U JPS64143U JP S64143 U JPS64143 U JP S64143U JP 9494087 U JP9494087 U JP 9494087U JP 9494087 U JP9494087 U JP 9494087U JP S64143 U JPS64143 U JP S64143U
- Authority
- JP
- Japan
- Prior art keywords
- fixed disk
- active
- fixed
- standby
- transmission device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007246 mechanism Effects 0.000 claims description 3
- 230000015654 memory Effects 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 claims description 2
- 230000009977 dual effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Description
第１図はこの考案による２重系情報伝送装置の
実施例のハードウエアブロツク構成図、第２図は
第１図に示す固定デイスク書き替え時のフローチ
ヤート、第３図は従来の装置のハードウエアブロ
ツク構成図、第４図は第３図のフローチヤートを
示す。 図において、１ａ，１ｂは中央処理装置、２ａ
，２ｂは固定デイスク制御装置、３ａ，３ｂは固
定デイスク、４ａ，４ｂは他系用固定デイスク制
御装置、５ａ，５ｂは固定デイスククロスコール
機構、６ａ，６ｂは計算機結合装置、７ａ，７ｂ
はマンマシンインタフエース、８ａ，８ｂは割込
み受信モジユール、９ａ，９ｂは主メモリ、１０
ａ，１０ｂはＤＡＭインタフエース、１１は固定
デイスクコントローラー、１２は固定デイスクク
ロスコール機構、１３ａ，１３ｂは割込み受信モ
ジユール、１４ａ，１４ｂは主メモリ、１５ａ，
１５ｂはＤＭＡコントローラーを示す。尚、各図
中、同一符号は同一又は相等部分を示す。
実施例のハードウエアブロツク構成図、第２図は
第１図に示す固定デイスク書き替え時のフローチ
ヤート、第３図は従来の装置のハードウエアブロ
ツク構成図、第４図は第３図のフローチヤートを
示す。 図において、１ａ，１ｂは中央処理装置、２ａ
，２ｂは固定デイスク制御装置、３ａ，３ｂは固
定デイスク、４ａ，４ｂは他系用固定デイスク制
御装置、５ａ，５ｂは固定デイスククロスコール
機構、６ａ，６ｂは計算機結合装置、７ａ，７ｂ
はマンマシンインタフエース、８ａ，８ｂは割込
み受信モジユール、９ａ，９ｂは主メモリ、１０
ａ，１０ｂはＤＡＭインタフエース、１１は固定
デイスクコントローラー、１２は固定デイスクク
ロスコール機構、１３ａ，１３ｂは割込み受信モ
ジユール、１４ａ，１４ｂは主メモリ、１５ａ，
１５ｂはＤＭＡコントローラーを示す。尚、各図
中、同一符号は同一又は相等部分を示す。
Claims (1)
- 独立した２系統の処理装置の他に現用・待機の
主メモリへ各系のデータを転送するＤＭＡコント
ローラーと、転送要求を受け付ける割込み受付け
モジユールと、現用・待機各系の固定デイスクを
制御する固定デイスククロスコール機構を備えた
固定デイスクコントローラーとを備えたことを特
徴とする２重系情報伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9494087U JPS64143U (ja) | 1987-06-19 | 1987-06-19 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9494087U JPS64143U (ja) | 1987-06-19 | 1987-06-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS64143U true JPS64143U (ja) | 1989-01-05 |
Family
ID=30958910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9494087U Pending JPS64143U (ja) | 1987-06-19 | 1987-06-19 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS64143U (ja) |
-
1987
- 1987-06-19 JP JP9494087U patent/JPS64143U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02289017A (ja) | コンピユータシステム内でデータ転送方法 | |
| JPH10187597A5 (ja) | ||
| JPS64143U (ja) | ||
| JPS6341103B2 (ja) | ||
| JPS63107042U (ja) | ||
| JPS5844427Y2 (ja) | 情報処理装置 | |
| JPS638500B2 (ja) | ||
| JPH0137782B2 (ja) | ||
| JP3043361B2 (ja) | 分散プロセッサ制御方式 | |
| JPH0236016B2 (ja) | ||
| JPS6256543B2 (ja) | ||
| JP2884943B2 (ja) | アドレス調停回路 | |
| JPH03121440U (ja) | ||
| JPS6121543A (ja) | デ−タ転送装置 | |
| JPH05298227A (ja) | ディスク装置 | |
| JPH06175970A (ja) | データ通信制御回路 | |
| JPH01251267A (ja) | データ転送システム | |
| JPS605539U (ja) | マルチプロセツサ間通信装置 | |
| JPH04132550U (ja) | マルチプロセツサシステム | |
| JPH11161620A (ja) | 通信方法及び通信装置 | |
| JPS6362068A (ja) | プロセツサ間のインタフエ−ス回路 | |
| JPS635501U (ja) | ||
| JPH0334148U (ja) | ||
| JPH01147652A (ja) | バス制御装置 | |
| JPS60180054U (ja) | 計算機装置 |