JPS642260B2 - - Google Patents
Info
- Publication number
- JPS642260B2 JPS642260B2 JP55023417A JP2341780A JPS642260B2 JP S642260 B2 JPS642260 B2 JP S642260B2 JP 55023417 A JP55023417 A JP 55023417A JP 2341780 A JP2341780 A JP 2341780A JP S642260 B2 JPS642260 B2 JP S642260B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- counter
- output
- slice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of DC offset
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、例えば伝送系・その他の回路等を通
過して歪みを受けた歪波信号のレベルに応じて前
記歪波信号を所望のスライスレベルでスライスし
元の信号に再生する波形整形回路に関する。
過して歪みを受けた歪波信号のレベルに応じて前
記歪波信号を所望のスライスレベルでスライスし
元の信号に再生する波形整形回路に関する。
従来より、波形整形回路は種々提案されている
が、その基本となるものは、歪波信号を所定のレ
ベル以上に増幅しておき、その増幅後の歪波信号
を一定レベルのバイアスを印加したスライス回路
等でスライスし、このスライス信号を以つて双安
定マルチバイブレータ等を駆動し正規の信号を再
生するようにしたものが多かつた。以上の構成に
なる波形整形回路は、前述の如くそのスライスレ
ベルが一定であるので、この回路に入力される歪
波信号のレベルが大きい場合と小さい場合とでス
ライス後の信号波形に相違が生じることになる。
この結果、波形整形回路で再生される信号波形と
元の信号波形とが異なることになる。
が、その基本となるものは、歪波信号を所定のレ
ベル以上に増幅しておき、その増幅後の歪波信号
を一定レベルのバイアスを印加したスライス回路
等でスライスし、このスライス信号を以つて双安
定マルチバイブレータ等を駆動し正規の信号を再
生するようにしたものが多かつた。以上の構成に
なる波形整形回路は、前述の如くそのスライスレ
ベルが一定であるので、この回路に入力される歪
波信号のレベルが大きい場合と小さい場合とでス
ライス後の信号波形に相違が生じることになる。
この結果、波形整形回路で再生される信号波形と
元の信号波形とが異なることになる。
一方、テレビジヨン放送等において、電波の有
効利用等の観点から文字が静止図形を在来のテレ
ビジヨン放送電波に多重して放送するテレビジヨ
ン多重型静止画放送が提案されている。
効利用等の観点から文字が静止図形を在来のテレ
ビジヨン放送電波に多重して放送するテレビジヨ
ン多重型静止画放送が提案されている。
このテレビジヨン多重型静止画放送は、送信側
において、文字信号・図形信号を一水平ライン毎
に分解して垂直ブランキング（VBL）期間内に
おける一水平ラインを用いて送出し、受信側にお
いて、この信号を抽出しメモリに蓄積してから受
像管上に表示するようにしたものである。このテ
レビジヨン多重型静止画放送では、多重化信号は
伝送系域いは受信機の高周波部及び／又は中間周
波増幅部を通る際に信号波形に歪を受けることに
なる。この歪波信号を前述の波形整形回路等を用
いてスライスし波形整形しても再現された信号波
形と元の信号波形とでは相違が生じてしまうた
め、スライスレベルを歪波信号に応じて微細に調
整する必要があつた。
において、文字信号・図形信号を一水平ライン毎
に分解して垂直ブランキング（VBL）期間内に
おける一水平ラインを用いて送出し、受信側にお
いて、この信号を抽出しメモリに蓄積してから受
像管上に表示するようにしたものである。このテ
レビジヨン多重型静止画放送では、多重化信号は
伝送系域いは受信機の高周波部及び／又は中間周
波増幅部を通る際に信号波形に歪を受けることに
なる。この歪波信号を前述の波形整形回路等を用
いてスライスし波形整形しても再現された信号波
形と元の信号波形とでは相違が生じてしまうた
め、スライスレベルを歪波信号に応じて微細に調
整する必要があつた。
本発明は、上述した点に鑑みてなされたもの
で、伝送系や各種回路等を信号が通過する際に歪
を受けた歪波信号を抽出し且つスライス等をして
波形を整形する波形整形回路において、歪波信号
のレベルが変動しても所望の信号が再生できるよ
うにスライスレベルが変動する波形整形回路を提
供することを目的とする。
で、伝送系や各種回路等を信号が通過する際に歪
を受けた歪波信号を抽出し且つスライス等をして
波形を整形する波形整形回路において、歪波信号
のレベルが変動しても所望の信号が再生できるよ
うにスライスレベルが変動する波形整形回路を提
供することを目的とする。
以下本発明に係る一実施例を図面を参照して説
明する。
明する。
第１図には、本発明に係る一実施例として、歪
波信号を入力する同期検出回路及び副搬送波
（fsc）分離回路の出力信号を分周するフエーズロ
ツクドループ回路（PLL）並びに前記両回路の
出力信号からゲート信号を形成するゲート信号発
生回路から構成されたゲート信号形成手段と、こ
のゲート信号形成手段のゲート信号により制御さ
れ且つスライス回路の出力信号及びクロツク発生
回路の出力信号を入力するアツプ／ダウンカウン
タとこのアツプ／ダウンカウンタの出力信号によ
つて出力電圧が可変するデイジタル−アナログ
（Ｄ／Ａ）変換回路から構成されるレベル制御手
段と、このレベル制御手段の出力信号に従つたス
ライスレベルで歪波信号をスライスするスライス
回路とを備えた波形整形回路のブロツク図が示さ
れている。
波信号を入力する同期検出回路及び副搬送波
（fsc）分離回路の出力信号を分周するフエーズロ
ツクドループ回路（PLL）並びに前記両回路の
出力信号からゲート信号を形成するゲート信号発
生回路から構成されたゲート信号形成手段と、こ
のゲート信号形成手段のゲート信号により制御さ
れ且つスライス回路の出力信号及びクロツク発生
回路の出力信号を入力するアツプ／ダウンカウン
タとこのアツプ／ダウンカウンタの出力信号によ
つて出力電圧が可変するデイジタル−アナログ
（Ｄ／Ａ）変換回路から構成されるレベル制御手
段と、このレベル制御手段の出力信号に従つたス
ライスレベルで歪波信号をスライスするスライス
回路とを備えた波形整形回路のブロツク図が示さ
れている。
第１図において、入力端子P1から入力された
歪波信号は、この歪波信号を所望のスライスレベ
ルでスライスするスライス回路１と、同期信号を
検出する同期検出回路２と、副搬送波（fsc）信
号を検出する副搬送波（fsc）分離回路３とに
夫々供給されるようにしてある。このfsc分離回
路３の出力は、この出力信号fscをｎ／ｍ倍（但
し、ｍ、ｎは任意の整数である）にするPLL回
路４を介してゲート信号発生回路５に供給される
ようにしてある。このゲート信号発生回路５に
は、他に同期検出回路２の出力信号が供給されて
いる。これら信号に基づきゲート信号発生回路５
において、歪波信号中の特定信号を抽出するため
のゲート信号（制御信号）を形成させるようにし
てある。以上の構成が（但し、スライス回路１を
除く）がゲート信号形成手段である。
歪波信号は、この歪波信号を所望のスライスレベ
ルでスライスするスライス回路１と、同期信号を
検出する同期検出回路２と、副搬送波（fsc）信
号を検出する副搬送波（fsc）分離回路３とに
夫々供給されるようにしてある。このfsc分離回
路３の出力は、この出力信号fscをｎ／ｍ倍（但
し、ｍ、ｎは任意の整数である）にするPLL回
路４を介してゲート信号発生回路５に供給される
ようにしてある。このゲート信号発生回路５に
は、他に同期検出回路２の出力信号が供給されて
いる。これら信号に基づきゲート信号発生回路５
において、歪波信号中の特定信号を抽出するため
のゲート信号（制御信号）を形成させるようにし
てある。以上の構成が（但し、スライス回路１を
除く）がゲート信号形成手段である。
次に、アツプダウン（Ｕ／Ｄ）カウンタ６に
は、アツプカウンタ又はダウンカウンタかを指令
する入力信号としてスライス回路１の出力信号が
入力されるようになつており、且つクロツク信号
としてクロツク発生回路７の出力信号がアンドゲ
ート８を介し入力されるようになつている。この
アンドゲート８の他方の入力端子には、カウンタ
６がオーバーフローするのを防止するためキヤリ
イとクロツク発生回路７の出力信号とでアンドを
とるようにしてある。更にゲート信号発生回路５
のゲート信号が、Ｕ／／Ｄカウンタ６に入力さ
れ、このゲート信号によつてＵ／Ｄカウンタ６が
動作又は不動作となるようになつている。この
Ｕ／Ｄカウンタ６の出力信号は、デイジタル−ア
ナログ変換回路９でアナログ信号に変換され、ス
ライスレベル用の信号となる。以上の構成がレベ
ル制御手段である。このレベル制御手段の出力信
号をスライス回路１に入力するようにしてある。
は、アツプカウンタ又はダウンカウンタかを指令
する入力信号としてスライス回路１の出力信号が
入力されるようになつており、且つクロツク信号
としてクロツク発生回路７の出力信号がアンドゲ
ート８を介し入力されるようになつている。この
アンドゲート８の他方の入力端子には、カウンタ
６がオーバーフローするのを防止するためキヤリ
イとクロツク発生回路７の出力信号とでアンドを
とるようにしてある。更にゲート信号発生回路５
のゲート信号が、Ｕ／／Ｄカウンタ６に入力さ
れ、このゲート信号によつてＵ／Ｄカウンタ６が
動作又は不動作となるようになつている。この
Ｕ／Ｄカウンタ６の出力信号は、デイジタル−ア
ナログ変換回路９でアナログ信号に変換され、ス
ライスレベル用の信号となる。以上の構成がレベ
ル制御手段である。このレベル制御手段の出力信
号をスライス回路１に入力するようにしてある。
スライス回路１の出力信号は、出力端子P0か
ら出力されるようになつている。
ら出力されるようになつている。
以上の構成になる本発明の動作を第２図及び第
３図を参照して以下に説明する。
３図を参照して以下に説明する。
第２図及び第３図には、第１図の動作を説明す
るための信号波形図が示されている。これらの図
において、横軸は夫々時間ｔが示されており、又
縦軸には第１図Ａ乃至Ｃで示す部分の信号波形が
夫々示されている。
るための信号波形図が示されている。これらの図
において、横軸は夫々時間ｔが示されており、又
縦軸には第１図Ａ乃至Ｃで示す部分の信号波形が
夫々示されている。
ところで、入力端子P1に供給された歪波信号
は、スライス回路１、同期検出回路２及びfsc分
離回路３に印加されると、この同期検出回路２の
同期信号とfsc分離回路３から分離したfsc信号を
PLL回路４でｎ／ｍ倍したｎ／ｍfsc信号とからデイ ジタル重畳信号の特定信号部分すなわち第２図に
示す如く、クロツクランイン（この部分は、
10101010というような繰り返し信号となつてい
る。）の部分を抽出できるような信号を前記ゲー
ト信号発生回路５で発生させている。そして、こ
のゲート信号は、Ｕ／Ｄカウンタ６をゲートして
能動状態にする。その結果、Ｕ／Ｄカウンタ６
は、このゲート信号が供給されている期間のみ動
作する。更に、第３図に示すようにＵ／Ｄカウン
タ６をアツプカウンタ状態にするのは前記クロツ
クランインの“１”の期間とし、逆にダウンカウ
ンタ状態にするのはクロツクランインの“０”の
期間としておくものとする。
は、スライス回路１、同期検出回路２及びfsc分
離回路３に印加されると、この同期検出回路２の
同期信号とfsc分離回路３から分離したfsc信号を
PLL回路４でｎ／ｍ倍したｎ／ｍfsc信号とからデイ ジタル重畳信号の特定信号部分すなわち第２図に
示す如く、クロツクランイン（この部分は、
10101010というような繰り返し信号となつてい
る。）の部分を抽出できるような信号を前記ゲー
ト信号発生回路５で発生させている。そして、こ
のゲート信号は、Ｕ／Ｄカウンタ６をゲートして
能動状態にする。その結果、Ｕ／Ｄカウンタ６
は、このゲート信号が供給されている期間のみ動
作する。更に、第３図に示すようにＵ／Ｄカウン
タ６をアツプカウンタ状態にするのは前記クロツ
クランインの“１”の期間とし、逆にダウンカウ
ンタ状態にするのはクロツクランインの“０”の
期間としておくものとする。
このようにすることによりスライスレベルが低
下するとＵ／Ｄカウンタ６はアツプ動作期間が多
くなり、カウンタ６のバイナリー出力は大きくり
Ｄ／Ａ変換回路９によつて高いスライスレベルが
スライス回路１に与えられる。そして、アツプカ
ウンタ期間とダウンカウンタ期間との幅がほぼ一
致したところにおちつき、Ｄ／Ａ変換回路９の出
力すなわちスライスレベルは、この値に保たれる
ことになる。
下するとＵ／Ｄカウンタ６はアツプ動作期間が多
くなり、カウンタ６のバイナリー出力は大きくり
Ｄ／Ａ変換回路９によつて高いスライスレベルが
スライス回路１に与えられる。そして、アツプカ
ウンタ期間とダウンカウンタ期間との幅がほぼ一
致したところにおちつき、Ｄ／Ａ変換回路９の出
力すなわちスライスレベルは、この値に保たれる
ことになる。
逆に、スライスレベルが高くなると、Ｕ／Ｄカ
ウンタ６はダウン動作期間が多くなり、カウンタ
６のバイナリー出力は小さくなる。その結果、
Ｄ／Ａ変換回路９によつて低いスライスレベルが
スライス回路１に与えられる。従つて、以後は、
アツプ・ダウンの各カウンタ期間の幅が一致した
ところにおちつくことになる。以上のように動作
するものである。
ウンタ６はダウン動作期間が多くなり、カウンタ
６のバイナリー出力は小さくなる。その結果、
Ｄ／Ａ変換回路９によつて低いスライスレベルが
スライス回路１に与えられる。従つて、以後は、
アツプ・ダウンの各カウンタ期間の幅が一致した
ところにおちつくことになる。以上のように動作
するものである。
又、Ｕ／Ｄカウンタ６のクロツク周波数をアツ
プカウンタの期間とダウンカウンタの期間とで変
えることにより、任意にデユーテイの出力が得ら
れるのでスライスレベルも任意のものが選択でき
るものである。
プカウンタの期間とダウンカウンタの期間とで変
えることにより、任意にデユーテイの出力が得ら
れるのでスライスレベルも任意のものが選択でき
るものである。
以上述べたように本発明によれば、歪波信号中
の特定信号を検出し且つこの特定信号に基づいて
スライスレベルを可変できるようにしてなるの
で、歪波信号のレベルが変動しても所望の信号を
再生できるという効果がある。
の特定信号を検出し且つこの特定信号に基づいて
スライスレベルを可変できるようにしてなるの
で、歪波信号のレベルが変動しても所望の信号を
再生できるという効果がある。
第１図は本発明に係る一実施例を示したブロツ
ク図、第２図及び第３図は第１図の実施例の動作
説明用波形図である。 １……スライス回路、２……同期検出回路、３
……副搬送波分離回路、４……フエーズロツクド
ループ回路、５……ゲート信号発生回路、６……
アツプダウンカウンタ、７……クロツク発生回
路、８……アンドゲート、９……デイジタル−ア
ナログ変換回路。
ク図、第２図及び第３図は第１図の実施例の動作
説明用波形図である。 １……スライス回路、２……同期検出回路、３
……副搬送波分離回路、４……フエーズロツクド
ループ回路、５……ゲート信号発生回路、６……
アツプダウンカウンタ、７……クロツク発生回
路、８……アンドゲート、９……デイジタル−ア
ナログ変換回路。
Claims (1)
- 【特許請求の範囲】 １ 受信信号を所定のスライスレベルでスライス
して２値信号に波形整形するスライス回路と、 このスライス回路から出力される受信信号中の
特定信号期間を示すゲート信号を形成するゲート
信号形成回路と、 前記特定信号の周波数よりも高周波数のクロツ
クを出力するクロツク発生回路と、 このクロツク発生回路から出力されたクロツク
を前記特定信号の極性に従つて前記ゲート信号期
間中にアツプ又はダウンカウントし、該特定信号
のデユーテイ比に従つてカウント値が制御される
アツプダウンカウンタと、 このアツプダウンカウンタから出力されるカウ
ント値をデイジタル・アナログ変換して、前記ス
ライス回路のスライスレベルとして出力するデイ
ジタル・アナログ変換回路とを具備したことを特
徴とする波形整形回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2341780A JPS56120246A (en) | 1980-02-28 | 1980-02-28 | Waveform shaping circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2341780A JPS56120246A (en) | 1980-02-28 | 1980-02-28 | Waveform shaping circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56120246A JPS56120246A (en) | 1981-09-21 |
| JPS642260B2 true JPS642260B2 (ja) | 1989-01-17 |
Family
ID=12109915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2341780A Granted JPS56120246A (en) | 1980-02-28 | 1980-02-28 | Waveform shaping circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56120246A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0311249U (ja) * | 1989-06-15 | 1991-02-04 | ||
| JPH08194373A (ja) * | 1995-01-13 | 1996-07-30 | Nec Corp | 電子写真装置の現像装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58161447A (ja) * | 1982-03-17 | 1983-09-26 | Sharp Corp | Ｐｃｍ信号の再生装置 |
| JPS59122031A (ja) * | 1982-12-28 | 1984-07-14 | Toshiba Corp | 光伝送方式 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5060113A (ja) * | 1973-09-26 | 1975-05-23 | ||
| JPS5394171A (en) * | 1977-01-28 | 1978-08-17 | Matsushita Electric Ind Co Ltd | Detector circuit for pulse signal |
| JPS586415B2 (ja) * | 1978-07-28 | 1983-02-04 | 日本電信電話株式会社 | デイジタル信号受信装置 |
-
1980
- 1980-02-28 JP JP2341780A patent/JPS56120246A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0311249U (ja) * | 1989-06-15 | 1991-02-04 | ||
| JPH08194373A (ja) * | 1995-01-13 | 1996-07-30 | Nec Corp | 電子写真装置の現像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56120246A (en) | 1981-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4095258A (en) | Apparatus for decoding scrambled television and similar transmissions | |
| US4310854A (en) | Television captioning system | |
| KR880001922B1 (ko) | 비데오 테이프의 복제불능 녹화방법 및 그 장치 | |
| US4626913A (en) | Chroma burst derived clock regenerator for teletext decoder | |
| KR890006090A (ko) | 디지탈 비디오 신호처리회로 | |
| US4639777A (en) | Apparatus for scrambling and descrambling communication signals | |
| JP2579998B2 (ja) | 同期信号再生回路 | |
| US3986204A (en) | Video synchronizing apparatus and method | |
| US3914536A (en) | Identifier for a pulse code modulated signal | |
| US3506780A (en) | Signal transducer systems | |
| US4198659A (en) | Vertical synchronizing signal detector for television video signal reception | |
| US4390899A (en) | Television signal processing system | |
| JPH0683434B2 (ja) | 自動利得制御装置 | |
| JPS592490A (ja) | Ｆｍテレビジヨン信号の受信回路 | |
| JPH0732465B2 (ja) | 同期信号検出回路 | |
| JP2606375Y2 (ja) | 輝度信号処理回路 | |
| JPH0158716B2 (ja) | ||
| JP2523010B2 (ja) | クランプパルス制御回路 | |
| JPH0523018Y2 (ja) | ||
| JPS581387A (ja) | サンプリングクロツク再生回路 | |
| JP2573213B2 (ja) | 水平同期信号再生回路 | |
| JPH0151119B2 (ja) | ||
| JPS5850670Y2 (ja) | 再生水平同期信号発生装置 | |
| JPH0552110B2 (ja) | ||
| JPH0157855B2 (ja) |