JPS642442Y2 - - Google Patents
Info
- Publication number
- JPS642442Y2 JPS642442Y2 JP1981176444U JP17644481U JPS642442Y2 JP S642442 Y2 JPS642442 Y2 JP S642442Y2 JP 1981176444 U JP1981176444 U JP 1981176444U JP 17644481 U JP17644481 U JP 17644481U JP S642442 Y2 JPS642442 Y2 JP S642442Y2
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- pattern
- semiconductor device
- marking
- markings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/926—Multiple bond pads having different sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
Description
【考案の詳細な説明】
この考案は、半導体装置、例えばパワートラン
ジスタ等の製造工程におけるペレツトと外部導出
リードとの間のワイヤボンデイング作業性向上を
図ることを目的とする。
ジスタ等の製造工程におけるペレツトと外部導出
リードとの間のワイヤボンデイング作業性向上を
図ることを目的とする。
半導体装置中のペレツト表面は、周知の通り外
部導出リードと接続するためにAlやAuの内部金
属細線を仲介させており、その内部金属細線を、
いわゆるワイヤボンデイング接続するために、ボ
ンデイングパツドとしてAl薄膜を蒸着形成して
いる。そしてペレツトは、ステム等の基板上に半
田付け固着させるのが一般的で、固着に先立つ
て、基板上まで移送して正確な位置決めを行うこ
とが望ましいが、現実には、次の理由で正確位置
決めを行つておらず、そのためワイヤボンデイン
グ作業性の向上が阻止されていた。すなわち、第
１図に示すように、マウント位置に溶融半田１を
載置した基板２上へ、ペレツト３を移送するに
は、真空吸着ペン４が用いられることが多く、ペ
レツト３を吸着時や溶融半田１上に載置のため吸
着ノズル５内の負圧を下げて吹き離し時に、ペレ
ツト３が微少回動したり、或いは吸着ペン４を保
持する装置のホルダーを高速動作させるために、
ペレツト位置決めが困難であり、その結果、固着
後のペレツト３の位置検出が厄介であつたのであ
る。
部導出リードと接続するためにAlやAuの内部金
属細線を仲介させており、その内部金属細線を、
いわゆるワイヤボンデイング接続するために、ボ
ンデイングパツドとしてAl薄膜を蒸着形成して
いる。そしてペレツトは、ステム等の基板上に半
田付け固着させるのが一般的で、固着に先立つ
て、基板上まで移送して正確な位置決めを行うこ
とが望ましいが、現実には、次の理由で正確位置
決めを行つておらず、そのためワイヤボンデイン
グ作業性の向上が阻止されていた。すなわち、第
１図に示すように、マウント位置に溶融半田１を
載置した基板２上へ、ペレツト３を移送するに
は、真空吸着ペン４が用いられることが多く、ペ
レツト３を吸着時や溶融半田１上に載置のため吸
着ノズル５内の負圧を下げて吹き離し時に、ペレ
ツト３が微少回動したり、或いは吸着ペン４を保
持する装置のホルダーを高速動作させるために、
ペレツト位置決めが困難であり、その結果、固着
後のペレツト３の位置検出が厄介であつたのであ
る。
そこで、出願人は、先に特願昭56−67218号に
て、基板に固着したペレツト上のワイヤボンデイ
ング位置に、パターン認識位置決め用の絶縁保護
膜製マーキングを設ける提案を行つたが、実装上
改善する余地があり、この考案を提示するに至つ
た。つまり、この考案は上述の先願では、ボンデ
イング作業上を向上させる反面、電極パターンが
犠牲となり、半導体装置としては、所望の電流値
が得られないといつた未解決問題があつた。この
考案は、この問題解決のために提案するもので、
ペレツトの表面パターン上に、任意の直角三角形
の頂点を構成する位置に、島状でパターン認識位
置決め用の絶縁保護膜製マーキングを設けること
を特徴としている。以下にこの考案の具体的実施
例を、先願の特願昭56−67218号と比較しながら
説明する。
て、基板に固着したペレツト上のワイヤボンデイ
ング位置に、パターン認識位置決め用の絶縁保護
膜製マーキングを設ける提案を行つたが、実装上
改善する余地があり、この考案を提示するに至つ
た。つまり、この考案は上述の先願では、ボンデ
イング作業上を向上させる反面、電極パターンが
犠牲となり、半導体装置としては、所望の電流値
が得られないといつた未解決問題があつた。この
考案は、この問題解決のために提案するもので、
ペレツトの表面パターン上に、任意の直角三角形
の頂点を構成する位置に、島状でパターン認識位
置決め用の絶縁保護膜製マーキングを設けること
を特徴としている。以下にこの考案の具体的実施
例を、先願の特願昭56−67218号と比較しながら
説明する。
この考案の実施例の前に、まず先願を略述する
と、第２図のとおりのペレツトパターンとなる。
つまり、第２図はパワートランジスタペレツトの
平面図で、幅広の柄部６と細長い指部７，７，…
…とからなる櫛歯形エミツタ部８、及びエミツタ
部８と離隔して、角落ち矩形状に設定したベース
部９とを、上面すなわちワイヤボンデイング面に
形成したものである。さらに、このパワートラン
ジスタでは、この発明の要旨となるパターン認識
位置決め用の絶縁保護膜製マーキングとしての点
状の島部１１，１２及び１３，１４を柄部６及び
ベース部９上に、Alワイヤを超音波溶接させる
寸法l1，l2にほぼ等しい距離だけ離隔して形成す
る。ついで１５はペレツト表面酸化保護膜として
のSio2被膜、１６はペレツト側面の絶縁保護膜で
ある。
と、第２図のとおりのペレツトパターンとなる。
つまり、第２図はパワートランジスタペレツトの
平面図で、幅広の柄部６と細長い指部７，７，…
…とからなる櫛歯形エミツタ部８、及びエミツタ
部８と離隔して、角落ち矩形状に設定したベース
部９とを、上面すなわちワイヤボンデイング面に
形成したものである。さらに、このパワートラン
ジスタでは、この発明の要旨となるパターン認識
位置決め用の絶縁保護膜製マーキングとしての点
状の島部１１，１２及び１３，１４を柄部６及び
ベース部９上に、Alワイヤを超音波溶接させる
寸法l1，l2にほぼ等しい距離だけ離隔して形成す
る。ついで１５はペレツト表面酸化保護膜として
のSio2被膜、１６はペレツト側面の絶縁保護膜で
ある。
さて、第３図は、この考案の半導体装置の実施
例として揚げたパワートランジスタペレツトの平
面図で、１７は同様な櫛歯形エミツタ部で、その
細長い指部１８，１８……の一つ先端部に丸型島
状のSio2被膜製のマーキング１９が設けられ、広
い柄部２０上の夫々の偶部にやはり丸型島状の
Sio2被膜製マーキング２１，２２が配設され、し
かも、各マーキング１９，２１，２２は直角三角
形の頂点を構成するように設定されている。２３
はベース部である。一点鎖線で示した２４及び２
５は内部金属細線であるAl線２６，２７を超音
波溶接させるためのボンデイングパツド部で、そ
れぞれエミツタ部１７及びベース部２３上の広域
箇所に選んである。
例として揚げたパワートランジスタペレツトの平
面図で、１７は同様な櫛歯形エミツタ部で、その
細長い指部１８，１８……の一つ先端部に丸型島
状のSio2被膜製のマーキング１９が設けられ、広
い柄部２０上の夫々の偶部にやはり丸型島状の
Sio2被膜製マーキング２１，２２が配設され、し
かも、各マーキング１９，２１，２２は直角三角
形の頂点を構成するように設定されている。２３
はベース部である。一点鎖線で示した２４及び２
５は内部金属細線であるAl線２６，２７を超音
波溶接させるためのボンデイングパツド部で、そ
れぞれエミツタ部１７及びベース部２３上の広域
箇所に選んである。
そこで、上記のマーキング１９，２１，２２を
配設したこの考案のパワートランジスタペレツト
は、第４図に夫々の点を、Ｐ，Ｑ，Ｒ点と呼ぶこ
とにして、直角頂点を形成する点Ｑと点Ｐとの間
の中点をＳ点、点Ｑと点Ｒとの間の中点をＴ点と
すれば、つぎのようにしてパターン認識ができ
る。つまり、ペレツトをTVカメラにより撮影し
このビデオ信号を２値化像に変換すると、エミツ
タ部１７やベース部２３がAl被膜である為に白
レベルとして現われるのに対して、光反射係数が
異るマーキング１９，２１，２２が、上記した直
角三角形パターンPQRとして黒レベルで現われ
る。よつて、初めに直角頂点である点Ｑを捜が
し、次に線分PQ又はRQの長さをチエツクし、最
後に線分STの長さを測れば、ペレツト上のマー
キングパターンが所望のマーキングを施したもの
である否かが判別でき、さらに、このPQRの位
置座標によりペレツトの基点からの位置づれ、回
動角度を知ることができる。よつて予めマイクロ
コンピユータ等を用いて、直角三角形パターン
PQRの各線分PQ，RQ，STの長さ及び基準線
Ｘ，Ｙに対する角度を記憶させて、TVカメラの
画像よりの測定データと比較照合させれば、基板
に固着されたペレツトの位置検出が可能となる。
配設したこの考案のパワートランジスタペレツト
は、第４図に夫々の点を、Ｐ，Ｑ，Ｒ点と呼ぶこ
とにして、直角頂点を形成する点Ｑと点Ｐとの間
の中点をＳ点、点Ｑと点Ｒとの間の中点をＴ点と
すれば、つぎのようにしてパターン認識ができ
る。つまり、ペレツトをTVカメラにより撮影し
このビデオ信号を２値化像に変換すると、エミツ
タ部１７やベース部２３がAl被膜である為に白
レベルとして現われるのに対して、光反射係数が
異るマーキング１９，２１，２２が、上記した直
角三角形パターンPQRとして黒レベルで現われ
る。よつて、初めに直角頂点である点Ｑを捜が
し、次に線分PQ又はRQの長さをチエツクし、最
後に線分STの長さを測れば、ペレツト上のマー
キングパターンが所望のマーキングを施したもの
である否かが判別でき、さらに、このPQRの位
置座標によりペレツトの基点からの位置づれ、回
動角度を知ることができる。よつて予めマイクロ
コンピユータ等を用いて、直角三角形パターン
PQRの各線分PQ，RQ，STの長さ及び基準線
Ｘ，Ｙに対する角度を記憶させて、TVカメラの
画像よりの測定データと比較照合させれば、基板
に固着されたペレツトの位置検出が可能となる。
ここで第３図に示したこの考案のパワートラン
ジスタペレツトと第２図に示した先願のそれとを
比較すれば、この考案のものは、マーキング設定
箇所が先願の四点に比べ三点と少くて済みかつ、
必ずしもボンデイングパツド上にある必要がない
為にエミツタやベースパターン上の実効面積が大
きく取れ、動作時の電流路断面積を大きく確保す
ることができる。しかもこの考案のものにおける
マーキングは、そのパターン中の直角頂点さえ把
握できれば、パターン認識が最も簡単かつ正確に
行える利点がある。
ジスタペレツトと第２図に示した先願のそれとを
比較すれば、この考案のものは、マーキング設定
箇所が先願の四点に比べ三点と少くて済みかつ、
必ずしもボンデイングパツド上にある必要がない
為にエミツタやベースパターン上の実効面積が大
きく取れ、動作時の電流路断面積を大きく確保す
ることができる。しかもこの考案のものにおける
マーキングは、そのパターン中の直角頂点さえ把
握できれば、パターン認識が最も簡単かつ正確に
行える利点がある。
尚上記実施例では、パワートランジスタペレツ
トパターンの例を示したが、この考案は勿論その
他の大電流動作を前提とする、例えば、第５図に
示すような、カソード部２８上にマーキング２
９，３０を、ゲート部３１上にマーキング３２を
夫々設けて、逆阻止型三端子サイリスタペレツト
へ適用してもよい。またこの考案は以上の説明か
ら明らかな通りマーキングの設定位置は任意でよ
く、一つの電極パターン上に揃えて配設しても何
らさしつかえない。
トパターンの例を示したが、この考案は勿論その
他の大電流動作を前提とする、例えば、第５図に
示すような、カソード部２８上にマーキング２
９，３０を、ゲート部３１上にマーキング３２を
夫々設けて、逆阻止型三端子サイリスタペレツト
へ適用してもよい。またこの考案は以上の説明か
ら明らかな通りマーキングの設定位置は任意でよ
く、一つの電極パターン上に揃えて配設しても何
らさしつかえない。
この考案は構成として最も簡単なマーキング配
置とし、ペレツトのワイヤボンデイング作業性向
上を図るとともに、個々の半導体装置の電極パタ
ーンの有効活用化を促して所要特性を低下させず
に済む、実用的効果がある。
置とし、ペレツトのワイヤボンデイング作業性向
上を図るとともに、個々の半導体装置の電極パタ
ーンの有効活用化を促して所要特性を低下させず
に済む、実用的効果がある。
第１図は、半導体装置製造におけるペレツトを
吸着する吸着ペン及び基板の断面図、第２図は、
この考案の前提となつた先願の半導体装置のペレ
ツトの平面図、第３図は、この考案の一実施例を
示す半導体装置ペレツトの平面図、第４図は、各
マーキングのパターン座標示図、第５図は、この
考案のその他の実施例を示す半導体装置ペレツト
の平面図である。 １９，２１，２２，２９，３０，３２……絶縁
保護膜製マーキング。
吸着する吸着ペン及び基板の断面図、第２図は、
この考案の前提となつた先願の半導体装置のペレ
ツトの平面図、第３図は、この考案の一実施例を
示す半導体装置ペレツトの平面図、第４図は、各
マーキングのパターン座標示図、第５図は、この
考案のその他の実施例を示す半導体装置ペレツト
の平面図である。 １９，２１，２２，２９，３０，３２……絶縁
保護膜製マーキング。
Claims (1)
- 基板に固着した半導体ペレツトの表面パターン
上に、任意の直角三角形の頂点を構成する位置
に、島状でパターン認識位置決め用の絶縁保護膜
製マーキングを設けたことを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981176444U JPS5881938U (ja) | 1981-11-26 | 1981-11-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981176444U JPS5881938U (ja) | 1981-11-26 | 1981-11-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5881938U JPS5881938U (ja) | 1983-06-03 |
| JPS642442Y2 true JPS642442Y2 (ja) | 1989-01-20 |
Family
ID=29969446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1981176444U Granted JPS5881938U (ja) | 1981-11-26 | 1981-11-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5881938U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2674212B2 (ja) * | 1989-05-31 | 1997-11-12 | 株式会社デンソー | 位置認識パターン |
-
1981
- 1981-11-26 JP JP1981176444U patent/JPS5881938U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5881938U (ja) | 1983-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20010051000A1 (en) | Pattern recognition method | |
| JPS6156608B2 (ja) | ||
| US5324977A (en) | Hybrid ferromagnetic integrated circuit device | |
| JPS6342416B2 (ja) | ||
| KR900000069B1 (ko) | 반도체 장치 | |
| JP2767980B2 (ja) | リード巾の計測方法 | |
| JPS57122542A (en) | Electrode structure for semiconductor element | |
| JPH03129862A (ja) | ガラス封止型半導体装置 | |
| JPS6344997Y2 (ja) | ||
| JPH0573973U (ja) | 磁気センサ | |
| JPS5930535Y2 (ja) | 半導体装置 | |
| JPH065729A (ja) | プリント配線板および半導体素子の位置合わせ方法 | |
| JPH03203337A (ja) | 半導体装置の製造方法 | |
| JPS6236287Y2 (ja) | ||
| JP3528366B2 (ja) | 集積回路装置 | |
| JPS6242241U (ja) | ||
| JPH01302824A (ja) | 半導体装置 | |
| JPS629734Y2 (ja) | ||
| JPS63170983U (ja) | ||
| JPS6355435U (ja) | ||
| JPS5881938U (ja) | 半導体装置 | |
| JPS5889936U (ja) | 半導体装置 | |
| JPH0476080U (ja) | ||
| JPS648733U (ja) | ||
| JPS5853160U (ja) | 非晶質半導体装置 |