JPS643090B2 - - Google Patents
Info
- Publication number
- JPS643090B2 JPS643090B2 JP21801982A JP21801982A JPS643090B2 JP S643090 B2 JPS643090 B2 JP S643090B2 JP 21801982 A JP21801982 A JP 21801982A JP 21801982 A JP21801982 A JP 21801982A JP S643090 B2 JPS643090 B2 JP S643090B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- filter
- operational amplifier
- capacitor
- input side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 35
- 230000010354 integration Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
この発明は入力信号を第１積分器で積分し、そ
の積分出力を入力側に帰還すると共に第２積分器
で積分し、その積分出力を入力側に帰還し、かつ
少くとも一方の積分器の負帰還路に接続されたコ
ンデンサを切替接続することによりフイルタの特
性を変化するようにした可変アクテイブフイルタ
に関する。
の積分出力を入力側に帰還すると共に第２積分器
で積分し、その積分出力を入力側に帰還し、かつ
少くとも一方の積分器の負帰還路に接続されたコ
ンデンサを切替接続することによりフイルタの特
性を変化するようにした可変アクテイブフイルタ
に関する。
＜従来技術＞
従来のこの種の可変アクテイブフイルタは第１
図に示すようにフイルタ入力端子１１よりの入力
信号がアナログ加算器１２に入力され、その加算
出力は積分器１３で積分され、その積分出力は反
転増幅器１４を通じてアナログ加算器１２に帰還
されてフイルタ入力端子１１の入力信号と加算さ
れる。また積分器１３の出力は積分器１５で積分
されてアナログ加算器１２に供給されて端子１１
の入力信号と加算されている。
図に示すようにフイルタ入力端子１１よりの入力
信号がアナログ加算器１２に入力され、その加算
出力は積分器１３で積分され、その積分出力は反
転増幅器１４を通じてアナログ加算器１２に帰還
されてフイルタ入力端子１１の入力信号と加算さ
れる。また積分器１３の出力は積分器１５で積分
されてアナログ加算器１２に供給されて端子１１
の入力信号と加算されている。
アナログ加算器１２は例えば入力端子１１が入
力抵抗器１６を通じて演算増幅器１７の反転入力
側に接続され、演算増幅器１７の出力側と反転入
力側との間に帰還抵抗器１８が接続され、非反転
入力側は共通電位点に接続され、かつ反転入力側
に反転増幅器１４及び積分器１５の各出力側が共
通に接続されている。
力抵抗器１６を通じて演算増幅器１７の反転入力
側に接続され、演算増幅器１７の出力側と反転入
力側との間に帰還抵抗器１８が接続され、非反転
入力側は共通電位点に接続され、かつ反転入力側
に反転増幅器１４及び積分器１５の各出力側が共
通に接続されている。
積分器１３において加算器１２の出力側が電圧
電流変換器１９を通じて演算増幅器２１の反転入
力側に接続され、演算増幅器２１の非反転入力側
は共通電位点に接続され、反転入力側と出力側と
の間にコンデンサ１1乃至１nがそれぞれスイツチ
２1乃至２nを通じて並列に接続されている。電圧
電流変換器１９は例えば抵抗器３1乃至３nに対し
それぞれスイツチ４1乃至４nが直列に接続された
ものが並列接続されて構成されている。
電流変換器１９を通じて演算増幅器２１の反転入
力側に接続され、演算増幅器２１の非反転入力側
は共通電位点に接続され、反転入力側と出力側と
の間にコンデンサ１1乃至１nがそれぞれスイツチ
２1乃至２nを通じて並列に接続されている。電圧
電流変換器１９は例えば抵抗器３1乃至３nに対し
それぞれスイツチ４1乃至４nが直列に接続された
ものが並列接続されて構成されている。
積分器１５も同様に積分器１３の出力側が電圧
電流抵抗器２２を通じて演算増幅器２３の反転入
力側に接続され、演算増幅器２３の非反転入力側
は共通電位点に接続され、演算増幅器２３の反転
入力側と出力側との間にコンデンサ５1乃至５nが
それぞれスイツチ６1乃至６nを通じて接続されて
構成される。電圧電流変換器２２も抵抗器７1乃
至７nがそれぞれスイツチ８1乃至８nと直列に接
続され、これらが並列に接続されて構成される。
電流抵抗器２２を通じて演算増幅器２３の反転入
力側に接続され、演算増幅器２３の非反転入力側
は共通電位点に接続され、演算増幅器２３の反転
入力側と出力側との間にコンデンサ５1乃至５nが
それぞれスイツチ６1乃至６nを通じて接続されて
構成される。電圧電流変換器２２も抵抗器７1乃
至７nがそれぞれスイツチ８1乃至８nと直列に接
続され、これらが並列に接続されて構成される。
加算器１２の出力側より出力端子２４を導出
し、これより出力を取り出すときは高域通過出力
が取り出され、積分器１３の出力側より出力端子
２５を導出すると、これより帯域通過出力が取り
出され、積分器１５の出力側より出力端子２６を
導出すると、これより低域通過出力が取り出され
る。これらフイルタの特性を変化するには積分器
１３におけるスイツチ２1乃至２n及びスイツチ４
１乃至４nを切替接続して積分器１３の積分定数を
変更することにより行うことができ、同様に積分
器１５の積分定数をスイツチ５1乃至５n，７1乃
至７nを制御して変更することによつてフイルタ
特性を変更できる。一般にこれら積分器１３，１
５の積分定数はほぼ等しい値とされている。なお
電圧電流変換器１９，２２はそれぞれ乗算型のデ
ジタル・アナログ変換器を構成しており、入力デ
ジタル値に応じてスイツチ４1乃至４n，７1乃至
７nを入力することによつて出力側にそのデジタ
ル値に応じたアナログ電流を出力し、その時の基
準電圧がその入力側、つまり加算器１２の出力或
は積分器１３の出力とされるものである。
し、これより出力を取り出すときは高域通過出力
が取り出され、積分器１３の出力側より出力端子
２５を導出すると、これより帯域通過出力が取り
出され、積分器１５の出力側より出力端子２６を
導出すると、これより低域通過出力が取り出され
る。これらフイルタの特性を変化するには積分器
１３におけるスイツチ２1乃至２n及びスイツチ４
１乃至４nを切替接続して積分器１３の積分定数を
変更することにより行うことができ、同様に積分
器１５の積分定数をスイツチ５1乃至５n，７1乃
至７nを制御して変更することによつてフイルタ
特性を変更できる。一般にこれら積分器１３，１
５の積分定数はほぼ等しい値とされている。なお
電圧電流変換器１９，２２はそれぞれ乗算型のデ
ジタル・アナログ変換器を構成しており、入力デ
ジタル値に応じてスイツチ４1乃至４n，７1乃至
７nを入力することによつて出力側にそのデジタ
ル値に応じたアナログ電流を出力し、その時の基
準電圧がその入力側、つまり加算器１２の出力或
は積分器１３の出力とされるものである。
このような可変アクテイブフイルタにおいてそ
のフイルタ特性を先に述べたようにスイツチ２1
乃至２n，５1乃至５nを切替接続することによつ
て制御するが、その際に演算増幅器２３の反転入
力側は仮想的に共通電位点に、つまり非反転入力
側と同じ電位点となつており、例えばスイツチ２
３をオンの状態からスイツチ２2をオンにするとコ
ンデンサ１2に対して演算増幅器２１の出力側よ
り充電電流が流れ、これにより演算増幅器２１の
反転入力側に電流が流れ込み、従つて演算増幅器
２１の出力側が変化する。積分器１５においてコ
ンデンサ５1〜５nの切替接続を行つた場合も同様
な現象が生じる。
のフイルタ特性を先に述べたようにスイツチ２1
乃至２n，５1乃至５nを切替接続することによつ
て制御するが、その際に演算増幅器２３の反転入
力側は仮想的に共通電位点に、つまり非反転入力
側と同じ電位点となつており、例えばスイツチ２
３をオンの状態からスイツチ２2をオンにするとコ
ンデンサ１2に対して演算増幅器２１の出力側よ
り充電電流が流れ、これにより演算増幅器２１の
反転入力側に電流が流れ込み、従つて演算増幅器
２１の出力側が変化する。積分器１５においてコ
ンデンサ５1〜５nの切替接続を行つた場合も同様
な現象が生じる。
このように従来の可変アクテイブフイルタにお
いては、このフイルタ特性を変更するため、コン
デンサを切替接続すると、その瞬間において出力
が瞬時的に変化し、雑音が発生し及び位相ジツタ
が生じる。従つて例えばこのようなアクテイブフ
イルタを通じて入力信号を取り入れ、その出力を
解析する場合において前記切替時の雑音や位相ジ
ツタが入力信号に存在するものとして誤つて解析
してしまう。
いては、このフイルタ特性を変更するため、コン
デンサを切替接続すると、その瞬間において出力
が瞬時的に変化し、雑音が発生し及び位相ジツタ
が生じる。従つて例えばこのようなアクテイブフ
イルタを通じて入力信号を取り入れ、その出力を
解析する場合において前記切替時の雑音や位相ジ
ツタが入力信号に存在するものとして誤つて解析
してしまう。
＜発明の概要＞
この発明の目的はフイルタ特性を変更した時に
雑音や位相ジツタが出力側に生じない可変アクテ
イブフイルタを提供することにある。
雑音や位相ジツタが出力側に生じない可変アクテ
イブフイルタを提供することにある。
この発明によれば可変アクテイブフイルタにお
ける少くとも一つの積分器において、そのフイル
タ特性変更用のコンデンサを切替接続するスイツ
チを、演算増幅器の反転入力側に挿入し、そのス
イツチとコンデンサとの各接続点をそれぞれ補助
スイツチを通じて共通電位点に接続する。このよ
うに構成しておくことによりフイルタ特性の切替
えに先立つて予め予想される次に接続されるべき
コンデンサに対する補助スイツチをオンとしてお
き、つまりそのコンデンサに対して予め充電を行
つておくことによつてそのコンデンサを演算増幅
器に切替接続したとき、フイルタの出力の状態が
何ら変化することなく新たなフイルタ特性とする
ことが可能となる。このように補助スイツチを予
めオンにしておくことは、一般にフイルタ特性を
制御する場合に例えばトラツキングフイルタのよ
うな場合、その追従して行くフイルタの遮断周波
数の方向が予想できるため従つて次に切替接続す
るコンデンサが予想でき、その補助スイツチをオ
ンとしておくことは容易である。
ける少くとも一つの積分器において、そのフイル
タ特性変更用のコンデンサを切替接続するスイツ
チを、演算増幅器の反転入力側に挿入し、そのス
イツチとコンデンサとの各接続点をそれぞれ補助
スイツチを通じて共通電位点に接続する。このよ
うに構成しておくことによりフイルタ特性の切替
えに先立つて予め予想される次に接続されるべき
コンデンサに対する補助スイツチをオンとしてお
き、つまりそのコンデンサに対して予め充電を行
つておくことによつてそのコンデンサを演算増幅
器に切替接続したとき、フイルタの出力の状態が
何ら変化することなく新たなフイルタ特性とする
ことが可能となる。このように補助スイツチを予
めオンにしておくことは、一般にフイルタ特性を
制御する場合に例えばトラツキングフイルタのよ
うな場合、その追従して行くフイルタの遮断周波
数の方向が予想できるため従つて次に切替接続す
るコンデンサが予想でき、その補助スイツチをオ
ンとしておくことは容易である。
＜実施例＞
第２図はこの発明による可変アクテイブフイル
タの一例を示し、第１図と対応する部分に同一符
号を付けてある。この実施例においては積分器１
３において、演算増幅器２１の反転入力側とコン
デンサ１1乃至１nとの間にスイツチ２1乃至２nを
挿入する。またこのスイツチ２1乃至２nとコンデ
ンサ１1乃至１nとの各接続点は補助スイツチ９1
乃至９nをそれぞれ通じて共通電位点に接続され
る。同様に積分器１５においてスイツチ６1乃至
６nを演算増幅器２３の反転入力側とコンデンサ
６1乃至６nとの間にそれぞれ挿入し、かつこれら
コンデンサ５1乃至５nとスイツチ６1乃至６nとの
各接続点を補助スイツチ１０1乃至１０nをそれぞ
れ通じて共通電位点に接続する。
タの一例を示し、第１図と対応する部分に同一符
号を付けてある。この実施例においては積分器１
３において、演算増幅器２１の反転入力側とコン
デンサ１1乃至１nとの間にスイツチ２1乃至２nを
挿入する。またこのスイツチ２1乃至２nとコンデ
ンサ１1乃至１nとの各接続点は補助スイツチ９1
乃至９nをそれぞれ通じて共通電位点に接続され
る。同様に積分器１５においてスイツチ６1乃至
６nを演算増幅器２３の反転入力側とコンデンサ
６1乃至６nとの間にそれぞれ挿入し、かつこれら
コンデンサ５1乃至５nとスイツチ６1乃至６nとの
各接続点を補助スイツチ１０1乃至１０nをそれぞ
れ通じて共通電位点に接続する。
またこの例においては電圧電流変換器１９及び
２２は、例えば第３図に示す乗算型DA変換器で
構成される。入力端子２７は、抵抗値Ｒの抵抗器
２８の直列接続の一端に接続され、その直列接続
の他端は抵抗値2Rの抵抗器２９を通じて共通電
位点に接続され、入力端子２７と各抵抗器２８
と、抵抗器２９との各接続点は抵抗値が2Rの抵
抗器２９をそれぞれ通じてスイツチS1乃至Snの
可動接点に接続され、スイツチS1乃至Snの各一
方の固定接点は共通電位点に接続され、他方の各
固定接点は出力端子３１に接続される。入力デジ
タル信号に応じてスイツチS1乃至Snが、その対
応したビツトによつて切替制御されて出力端子３
１にデジタル値に応じた出力が得られる。第２図
において電圧電流変換器１９，２２のデジタル入
力はそれぞれ端子３２，３３より入力される。
２２は、例えば第３図に示す乗算型DA変換器で
構成される。入力端子２７は、抵抗値Ｒの抵抗器
２８の直列接続の一端に接続され、その直列接続
の他端は抵抗値2Rの抵抗器２９を通じて共通電
位点に接続され、入力端子２７と各抵抗器２８
と、抵抗器２９との各接続点は抵抗値が2Rの抵
抗器２９をそれぞれ通じてスイツチS1乃至Snの
可動接点に接続され、スイツチS1乃至Snの各一
方の固定接点は共通電位点に接続され、他方の各
固定接点は出力端子３１に接続される。入力デジ
タル信号に応じてスイツチS1乃至Snが、その対
応したビツトによつて切替制御されて出力端子３
１にデジタル値に応じた出力が得られる。第２図
において電圧電流変換器１９，２２のデジタル入
力はそれぞれ端子３２，３３より入力される。
この第２図に示した構成において電圧電流変換
器１９，２２の各変換率をK1，K2とし、また演
算増幅器２１，２３にそれぞれ接続されているコ
ンデンサの容量の各和をC1，C2とすると、積分
器１３，１５の各積分係数はK1，C1及びK2，C2
となる。スイツチ２1乃至２n，６1乃至６nをそれ
ぞれ切替接続して演算増幅器２１，２３にそれぞ
れ接続されるコンデンサの総容量をそれぞれ変更
することによつてフイルタ特性を変更することが
できる。
器１９，２２の各変換率をK1，K2とし、また演
算増幅器２１，２３にそれぞれ接続されているコ
ンデンサの容量の各和をC1，C2とすると、積分
器１３，１５の各積分係数はK1，C1及びK2，C2
となる。スイツチ２1乃至２n，６1乃至６nをそれ
ぞれ切替接続して演算増幅器２１，２３にそれぞ
れ接続されるコンデンサの総容量をそれぞれ変更
することによつてフイルタ特性を変更することが
できる。
この発明においては補助スイツチ９1乃至９n，
１０1乃至１０nがそれぞれ設けられており、例え
ば積分器１３においてスイツチ２2がオンとなつ
てコンデンサ１2が演算増幅器２１に接続された
状態より、コンデンサ１1を演算増幅器２１に接
続する場合、その接続に先立つて新たに接続され
るべきコンデンサ１1に対する補助スイツチ９1を
オンとしておく。従つてコンデンサ１1は演算増
幅器２１の出力と共通電位点との間の電位差に応
じて充電が行われており、この状態でスイツチ２
１がオンにされ、補助スイツチ９1をオフとしても
演算増幅器２１の反転入力側は仮想的に共通電位
点となつており、従つてコンデンサ１1が演算増
幅器２１に接続された瞬間においてコンデンサ１
１に対する充放電は何ら行われず、演算増幅器２
１の入力側が変化せず、従つて演算増幅器２１の
出力も変化しない。つまりフイルタ特性の切替え
によつてフイルタ出力が急に変化することなく、
雑音や位相ジツタは発生しない。
１０1乃至１０nがそれぞれ設けられており、例え
ば積分器１３においてスイツチ２2がオンとなつ
てコンデンサ１2が演算増幅器２１に接続された
状態より、コンデンサ１1を演算増幅器２１に接
続する場合、その接続に先立つて新たに接続され
るべきコンデンサ１1に対する補助スイツチ９1を
オンとしておく。従つてコンデンサ１1は演算増
幅器２１の出力と共通電位点との間の電位差に応
じて充電が行われており、この状態でスイツチ２
１がオンにされ、補助スイツチ９1をオフとしても
演算増幅器２１の反転入力側は仮想的に共通電位
点となつており、従つてコンデンサ１1が演算増
幅器２１に接続された瞬間においてコンデンサ１
１に対する充放電は何ら行われず、演算増幅器２
１の入力側が変化せず、従つて演算増幅器２１の
出力も変化しない。つまりフイルタ特性の切替え
によつてフイルタ出力が急に変化することなく、
雑音や位相ジツタは発生しない。
例えばこのような可変アクテイブフイルタを、
入力信号の周波数に追従して遮断特性を変化する
いわゆるトラツキングフイルタとして使用する場
合において、入力信号周波数をカウンタで計数し
測定し、その測定した周波数に応じてスイツチ２
１乃至２n，５1乃至５n、更に端子３２，３３のデ
ジタル入力を自動的に切替接続してトラツキング
フイルタを構成することができるが、前記カウン
タの計数値に応じて新たに接続される側のコンデ
ンサと対応した補助スイツチが常にオンとなるよ
うにしておけばよい。コンデンサを演算増幅器か
ら切離す場合においては出力は変動しない。接続
されるコンデンサの容量和を増加する場合に、次
に接続するコンデンサに対する補助スイツチを予
めオンとするように構成することは容易である。
入力信号の周波数に追従して遮断特性を変化する
いわゆるトラツキングフイルタとして使用する場
合において、入力信号周波数をカウンタで計数し
測定し、その測定した周波数に応じてスイツチ２
１乃至２n，５1乃至５n、更に端子３２，３３のデ
ジタル入力を自動的に切替接続してトラツキング
フイルタを構成することができるが、前記カウン
タの計数値に応じて新たに接続される側のコンデ
ンサと対応した補助スイツチが常にオンとなるよ
うにしておけばよい。コンデンサを演算増幅器か
ら切離す場合においては出力は変動しない。接続
されるコンデンサの容量和を増加する場合に、次
に接続するコンデンサに対する補助スイツチを予
めオンとするように構成することは容易である。
なお補助スイツチを予めすべてオンにしておい
てコンデンサを演算増幅器に接続するに従つて対
応する補助スイツチを外すようにしてもよいが、
演算増幅器の出力によつてコンデンサを充電する
能力を充分大きくしておく必要があり、この点で
好ましくない。当然のことであるがこれらスイツ
チの切替えは入力信号周波数に比べて充分高速度
に行い、一般にこのようなスイツチとして
MOSFETを使用することができる。
てコンデンサを演算増幅器に接続するに従つて対
応する補助スイツチを外すようにしてもよいが、
演算増幅器の出力によつてコンデンサを充電する
能力を充分大きくしておく必要があり、この点で
好ましくない。当然のことであるがこれらスイツ
チの切替えは入力信号周波数に比べて充分高速度
に行い、一般にこのようなスイツチとして
MOSFETを使用することができる。
このような可変アクテイブフイルタの複数個の
順次縦続接続した場合にもこの発明は適用するこ
とができ、その場合例えば一つの可変アクテイブ
フイルタの低域通過出力と高域通過出力とを加算
回路で加算して、更に他の可変アクテイブフイル
タに入力するような場合にもこの発明を適用する
ことができる。また第２図において積分器１３の
出力を反転増幅器１４を通すことなく分圧回路を
通じて加算器１２の非反転入力側に供給するよう
にしてもよい。一般に第４図に示すようにフイル
タ入力端子１１よりの入力を積分器１５の出力と
加算し、またその加算出力を帰還回路１４の出力
と加算し、積分器１３の出力に供給し、積分器１
３の出力を帰還回路１４及び積分器１５に供給す
る構成をもつアクテイブフイルタにこの発明は適
用することができる。またフイルタの変化として
は、積分器１３，１５の少くとも一方は第２図に
示したような構成とし、他方はその他の構成でも
よく、例えば積分定数を変化しない場合でもよ
い。
順次縦続接続した場合にもこの発明は適用するこ
とができ、その場合例えば一つの可変アクテイブ
フイルタの低域通過出力と高域通過出力とを加算
回路で加算して、更に他の可変アクテイブフイル
タに入力するような場合にもこの発明を適用する
ことができる。また第２図において積分器１３の
出力を反転増幅器１４を通すことなく分圧回路を
通じて加算器１２の非反転入力側に供給するよう
にしてもよい。一般に第４図に示すようにフイル
タ入力端子１１よりの入力を積分器１５の出力と
加算し、またその加算出力を帰還回路１４の出力
と加算し、積分器１３の出力に供給し、積分器１
３の出力を帰還回路１４及び積分器１５に供給す
る構成をもつアクテイブフイルタにこの発明は適
用することができる。またフイルタの変化として
は、積分器１３，１５の少くとも一方は第２図に
示したような構成とし、他方はその他の構成でも
よく、例えば積分定数を変化しない場合でもよ
い。
第１図は従来の可変アクテイブフイルタの一例
を示す接続図、第２図はこの発明による可変アク
テイブフイルタの一例を示す接続図、第３図はそ
の電圧電流変換器の一例を示す接続図、第４図は
可変アクテイブフイルタの一般的構成を示すブロ
ツク図である。 １１：フイルタ入力端子、１２：アナログ加算
器、１３，１５：積分器、１４：帰還用反転増幅
器、１９，２２：電圧電流変換器、２1乃至２n，
６1乃至６n：コンデンサ切替接続用スイツチ、９
１乃至９n，１０1乃至１０n：補助スイツチ。
を示す接続図、第２図はこの発明による可変アク
テイブフイルタの一例を示す接続図、第３図はそ
の電圧電流変換器の一例を示す接続図、第４図は
可変アクテイブフイルタの一般的構成を示すブロ
ツク図である。 １１：フイルタ入力端子、１２：アナログ加算
器、１３，１５：積分器、１４：帰還用反転増幅
器、１９，２２：電圧電流変換器、２1乃至２n，
６1乃至６n：コンデンサ切替接続用スイツチ、９
１乃至９n，１０1乃至１０n：補助スイツチ。
Claims (1)
- １ フイルタ入力側に与えられた入力信号を第１
積分器で積分し、その積分出力をフイルタ入力側
に帰還すると共に第２積分器で積分し、その積分
出力を上記フイルタ入力側に帰還し、上記第１、
第２積分器の少くとも一方は演算増幅器とその負
帰還路に接続されたコンデンサとより成り、その
コンデンサが接続された演算増幅器の入力側は動
作時に仮想的に共通電位点となり、そのコンデン
サとして複数のものを切替接続してフイルタ特性
を変化するようにされた可変アクテイブフイルタ
において、上記コンデンサを切替接続するための
切替スイツチが上記演算増幅器の入力側に挿入さ
れ、その切替スイツチとコンデンサとの接続点と
共通電位点との間に補助スイツチがそれぞれ接続
されていることを特徴とする可変アクテイブフイ
ルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21801982A JPS59107622A (ja) | 1982-12-13 | 1982-12-13 | 可変アクテイブフイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21801982A JPS59107622A (ja) | 1982-12-13 | 1982-12-13 | 可変アクテイブフイルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59107622A JPS59107622A (ja) | 1984-06-21 |
| JPS643090B2 true JPS643090B2 (ja) | 1989-01-19 |
Family
ID=16713349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21801982A Granted JPS59107622A (ja) | 1982-12-13 | 1982-12-13 | 可変アクテイブフイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59107622A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2511411B2 (ja) * | 1986-05-07 | 1996-06-26 | リ−ダ−電子株式会社 | 可変フイルタ |
| JPH0346823A (ja) * | 1989-07-14 | 1991-02-28 | Yokogawa Medical Syst Ltd | Ｒｆ用ａｄ変換器 |
-
1982
- 1982-12-13 JP JP21801982A patent/JPS59107622A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59107622A (ja) | 1984-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5258760A (en) | Digitally dual-programmable integrator circuit | |
| US5245262A (en) | Hybrid control law servo co-processor integrated circuit | |
| US4651034A (en) | Analog input circuit with combination sample and hold and filter | |
| JP2715770B2 (ja) | 時定数検出回路及び時定数調整回路 | |
| JP3316038B2 (ja) | 演算トランスコンダクタンス増幅器・キャパシタ対用の周波数同調システム | |
| JP2977643B2 (ja) | アナログ‐ディジタル変換器 | |
| WO2009030743A2 (en) | Switched capacitor measurement circuit for measuring the capacitance of an input capacitor | |
| EP0163333A1 (en) | Filter arrangement | |
| US4009400A (en) | Digitally controlled variable conductance | |
| US3588531A (en) | Analog network based on sampling for universal applications filter | |
| JPS6218095B2 (ja) | ||
| JPS59107622A (ja) | 可変アクテイブフイルタ | |
| NL9002154A (nl) | Companderende stroom-modus transconductor-c integrator. | |
| US4563652A (en) | Dual-stage filter with feedback | |
| JP3189077B2 (ja) | Σδａｄ変換器 | |
| US4631501A (en) | Voltage controlled oscillator | |
| JPH0460372B2 (ja) | ||
| JPH03155211A (ja) | 時定数切換装置 | |
| JPH0310420A (ja) | アナログ・ディジタル変換器 | |
| JPH0132415Y2 (ja) | ||
| JP3232856B2 (ja) | アナログフィルタ | |
| JPH057117A (ja) | ハイパスフイルタ型自動利得制御増幅器 | |
| KR0169401B1 (ko) | 저항값이 변화 가능한 스위치드 커패시터 | |
| JPH0286310A (ja) | 積分回路 | |
| JPH0225290B2 (ja) |