JPS643224Y2

JPS643224Y2 -

Info

Publication number: JPS643224Y2
Application number: JP18820382U
Authority: JP
Priority date: 1982-12-13
Filing date: 1982-12-13
Publication date: 1989-01-27
Also published as: JPS5991031U

Description

【考案の詳細な説明】「産業上の利用分野」この考案は、ビデオ信号、オーデイオ信号等の
記録、再生装置に用いられるエンフアシス回路に
関する。

「背景技術とその問題点」従来のエンフアシス回路では、再生時に、記録
系の時定数回路を高利得増幅器の帰還ループにい
れる方式が一般的であつたが、ビデオ信号等の高
周波信号の場合には、安定性が悪く、実用上の問
題があつた。このため、記録系と再生系とで独立
にプリエンフアシス回路及びデイエンフアシス回
路を設けていた。そのため、時定数素子、非線形
インピーダンス素子が２倍必要となるため、素子
数、部品点数の点で問題があつた。

第１図は、従来のVTRの搬送色信号の記録系
に用いられる非線形プリエンフアシス回路を示す
ものである。第１図において、１は記録信号の入
力端子を示し、２は記録信号の出力端子を示し、
３は入力端子１とそのベースに接続されると共
に、出力端子２とそのコレクタが接続されたエミ
ツタ接地形のNPNトランジスタを示し、４は電
源端子を示す。トランジスタ３は、エミツタ抵抗
R₁を介して接地され、そのコレクタが抵抗値R₂
及びR₃を介して電源端子４と接続される。

この抵抗R₃と並列に、コンデンサ５及びコイ
ル６からなる直列共振回路と非線形インピーダン
ス素子Ｚが接続される。この直列共振回路の共振
周波数は、サブキヤリア周波数₀と一致してい
る。非線形インピーダンス素子Ｚは、入力信号の
レベルが小さいほどインピーダンスが大きくなる
ものである。入力信号が小レベルの場合には、第
２図に示すような搬送色信号のサイドバンド成分
に対するプリエンフアシス特性が得られる。

つまり、抵抗R₃とコンデンサ５とコイル６と
で構成される時定数回路の出力と、トランジスタ
３及び抵抗R₁，R₂により線形に増幅された成分
とが加算されることになる。したがつて、サブキ
ヤリア周波数₀におけるゲインがR₂／R₁となり、エンフアシスゲインがR₂＋R₃／R₂となる。また、入力信号が大レベルの場合には、非線形インピーダン
ス素子Ｚのインピーダンスが小さくなり、エンフ
アシスゲインが制限される。このように、入力信
号のレベルに応答してエンフアシスゲインが自動
的に可変されて非線形プリエンフアシス特性が得
られる。

再生時には、第３図に示すように、高ゲインの
増幅回路７の負帰還ループ中に共振及び非線形回
路８を挿入する非線形デイエンフアシス回路が用
いられる。増幅回路７のゲインをG₁、共振及び
非線形回路８の第２図に示す特性を生じさせる伝
達関数をF₁（Ｓ）とすると、入出力特性はｂ／ａ＝１／F₁（Ｓ）＋１／G₁≒１／F₁（Ｓ）となる。しかし、この第３図の構成は、増幅回路
７の位相特性により、発振しやすく、安定性が悪
いので、第４図に示す非線形デイエンフアシス回
路が用いられている。つまり、共振及び非線形回
路８として、抵抗R₃、コンデンサ５、コイル６
及び非線形インピーダンス素子Ｚを用いたもので
ある。トランジスタ１１のエミツタ及び接地間に
この回路８が挿入され、トランジスタ１１のコレ
クタが抵抗R₁を介して電源端子４に接続され、
トランジスタ１１のベース及びコレクタが夫々再
生信号の入力端子９及び再生信号の出力端子１０
として導出される。

上述の説明から理解されるように、従来のエン
フアシス回路は、プリエンフアシス回路及びデイ
エンフアシス回路が独立の構成とされているため
に、時定数素子、非線形インピーダンス素子が２
倍必要となり、必要とする部品点数が多くなる欠
点があつた。

「考案の目的」この考案は、プリエンフアシス及びデイエンフ
アシスとで、時定数素子、非線形インピーダンス
素子を共用化し、少ない素子数のエンフアシス回
路の提供を目的とするものである。

「考案の概要」この考案は、相補的な特性を有する２個のトラ
ンジスタの一方のトランジスタのコレクタと他方
のトランジスタのエミツタとが結合され、この結
合点に時定数素子が接続され、一方のトランジス
タがプリエンフアシス回路として動作する場合
は、該トランジスタのベースに入力が供給され、
コレクタから出力が取出され、他方のトランジス
タがカツトオフするように該トランジスタのベー
スに所定の電圧が印加されると共に、他方のトラ
ンジスタがデイエンフアシス回路として動作する
場合は、該トランジスタのベースに入力が供給さ
れ、コレクタから出力が取出され、一方のトラン
ジスタがカツトオフするように該トランジスタの
ベースに所定の電圧が印加されるものである。

「実施例」この考案をVTRの記録系及び再生系に設けら
れるクロマエンフアシスに対して適用した一実施
例について第５図を参照して説明する。

第５図において、１２はNPNトランジスタを
示し、１３はこのトランジスタと相補的な特性を
有するPNPトランジスタを示す。トランジスタ
１２のベースがスイツチ回路S₁の端子１４と接続
される。このスイツチ回路S₁の記録側端子１５が
記録信号の入力端子１に接続さ、その再生側端子
１６が接地される。このトランジスタ１２のエミ
ツタが抵抗R₄を介して接地され、そのコレクタ
が記録信号の出力端子２として導出されると共
に、共振及び非線形回路８を介して電源端子４に
接続される。

また、トランジスタ１２のコレクタとトランジ
スタ１３のエミツタとが接続され、トランジスタ
１３のコレクタが抵抗R₅を介して接地されると
共に、再生信号の出力端子１０として導出され
る。このトランジスタ１３のベースがスイツチ回
路S₂の端子１７に接続される。このスイツチ回路
S₂の記録側端子１８が電源端子４に接続され、そ
の再生側端子１９が再生信号の入力端子９と接続
される。

上述のこの考案の一実施例において、記録動作
時には、図示のように、スイツチ回路S₁の端子１
４及び記録側端子１５が接続され、スイツチ回路
S₂の端子１７及び記録側端子１８が接続される。
したがつて、トランジスタ１２が能動状態とな
り、トランジスタ１３がカツトオフする。入力端
子１及び出力端子２間に記録信号に対するプリエ
ンフアシス回路が構成される。この記録時のゲイ
ンＧは、共振及び非線形回路８の合成インピーダ
ンスをZ_aとすると、（Ｇ＝Z_a＋R₂／R₄）となる。

したがつて、このゲインの最小値G_nioは、記録
信号のレベルが大きく、非線形インピーダンス素
子Ｚの値が０となり、（R₂／R₄）となる。また、ゲインの最大値G_naxは、記録信号のレベルが小さ
く、非線形インピーダンス素子Ｚの値が∞とな
り、また、共振回路のインピーダンスも∞となる
ので、（R₂＋R₃／R₄）となる。したがつて、エンフアシスゲイン（G_nax／G_nio＝R₂＋R₃／R₂）となる。

また、再生時には、スイツチ回路S₁及びS₂の
夫々の端子１４及び１７が再生側端子１６及び１
９に接続される。したがつて、トランジスタ１２
がカツトオフし、トランジスタ１３が能動状態と
なり、入力端子９及び出力端子１０間に再生信号
に対するデイエンフアシス回路が構成される。こ
の時のゲインは、（R₅／Z_a）で表わされる。（R₄＝ R₅）とすることで、記録時のプリエンフアシス
特性と逆デイエンフアシス特性が得られる。

また、第６図は、この考案の他の実施例の構成
を示す。この例では、NPNトランジスタ１２の
エミツタ及び接地間に共振及び非線形回路８を接
続し、このトランジスタ１２及びPNPトランジ
スタ１３のコレクタを互いに接続している。そし
て、トランジスタ１２のベースにスイツチ回路S₂
が接続され、トランジスタ１３のベースにスイツ
チ回路S₁が接続される。このトランジスタ１２が
デイエンフアシス回路を構成し、トランジスタ１
３がエンフアシス回路を構成する。

更に、非線形インピーダンス素子Ｚが入力信号
のレベルに応じて変化することによつて非線形プ
リエンフアシス及び非線形デイエンフアシスの動
作がなされる。プリエンフアシスの場合には、入
力信号のレベルが大きいときには、非線形インピ
ーダンス素子Ｚの値が略々０となり、ゲインが小
さくなり、入力信号のレベルが小さいときには、
非線形インピーダンス素子Ｚの値がきわめて大き
くなり、ゲインが大きくなり、ダイナミツクレン
ジの圧縮がなされる。デイエンフアシスの場合に
は、上述と逆にダイナミツクレンジの伸長がなさ
れる。

第７図Ａに示す非線形インピーダンス素子Ｚと
しては、第７図Ｂに示すように、高コンダクタン
スのシヨツトキーダイオード２０，２１を逆方向
で並列接続した構成のものを用いることができ
る。このダイオード２０，２１の並列接続によつ
て、大振幅の信号が抑圧される。

シヨツトキーダイオード２０，２１の場合で
も、順方向電圧降下が0.3V程度あるので、より
低電圧動作を可能とするためには、第８図に示す
構成の非線形インピーダンス素子Ｚが用いられ
る。第８図Ａに示すように、電源端子４にその一
端が接続され、その他端が端子２２とされた非線
形インピーダンス素子Ｚは、第８図Ｂに示す回路
構成で実現される。

端子２２は、コンデンサ２３を介してトランジ
スタ２４のベースに接続され、トランジスタ２４
のエミツタが抵抗R₆を介して接地され、そのコ
レクタが抵抗R₇を介して電源端子４に接続され
ると共に、トランジスタ２５のベースに接続され
る。このトランジスタ２５のコレクタが電源端子
４に接続され、そのエミツタが抵抗R₈を介して
接地される。このトランジスタ２５のエミツタと
トランジスタ２４のベースとの間に、逆方向に接
続されたダイオード２６，２７とコイル２８との
並列回路が挿入される。

この第８図Ｂに示す構成において、直流的に
は、トランジスタ２４のエミツタ電流をI_Eとし、
トランジスタ２４，２５のベース・エミツタ間電
圧降下をV_BEとし、トランジスタ２４のコレクタ
電位をV_Cとし、電源端子４に加わる電源電圧を
V_ccとすると、次式の関係が成立する。

I_E＝V₁−V_BE／R₆ V_C＝V_cc−I_E・R₇ したがつて、トランジスタ２５のエミツタ電位
は V_cc（V₁−V_BE）×R₇／R₆−V_BE となり、このエミツタ電位がコイル２８を介して
トランジスタ２４のベース電位V₁となる。つま
りトランジスタ２４のベースは V₁＝V_cc＋V_BE（R₇／R₆−１）／１＋R₇／R₆ なる直流電位にバイアスされる。

また、交流ゲインは、（R₇／R₆）で表わされ、トランジスタ２５とダイオード２６，２７を帰還さ
れているため、トランジスタ２４のベースの交流
振幅は、このベースの交流成分をei、ダイオード
２６，２７の順方向電圧降下をV_BE′とすると｜ei＋R₇／R₆ei｜＜V_BE′ に制限される。例えば（R₇／R₆＝３）（V_BE′＝0.3V）とすると、トランジスタ２４のベースにおいて
は、ピークツウピーク値が0.15Vに制限された信
号を得ることができ、第７図に示す構成と比べ
て、より低い電源電圧で動作する非線形インピー
ダンス素子Ｚを実現することができる。

「応用例」この考案は、非線形インピーダンス素子Ｚが接
続されていないリニアエンフアシス回路に対して
も適用することができる。また、この考案は、電
界効果形トランジスタを用いても構成することが
できる。

「考案の効果」この考案に依れば、プリエンフアシス動作とデ
イエンフアシス動作とで所定の周波数特性を得る
ための時定数素子を共用することができ、回路素
子数の減少を図ることができる。また、この考案
は、高利得増幅器の負帰還ループにプリエンフア
シスにも用いられる時定数素子を挿入してデイエ
ンフアシス回路を構成するのと異なり、発振のお
それがない安定性の良い回路であり、ビデオ帯域
の信号処理に適用して有用なものである。

【図面の簡単な説明】

第１図及び第２図は従来のプリエンフアシス回
路の接続図及びその特性を示すグラフ、第３図及
び第４図は従来のデイエンフアシス回路の一例の
ブロツク図及びその他の例の接続図、第５図はこ
の考案の一実施例の接続図、第６図はこの考案の
他の実施例の接続図、第７図及び第８図はこの考
案に使用できる非線形インピーダンス素子の一例
及び他の例の接続図である。１……記録信号の入力端子、２……記録信号の
出力端子、４……電源端子、８……共振及び非線
形回路、９……再生信号の入力端子、１０……再
生信号の出力端子、１２……NPNトランジスタ、
１３……PNPトランジスタ。

Claims

【実用新案登録請求の範囲】

相補的な特性を有する２個のトランジスタの一
方のトランジスタのコレクタと他方のトランジス
タのエミツタとが結合され、この結合点に時定数
素子が接続され、上記一方のトランジスタがプリ
エンフアシス回路として動作する場合は、該トラ
ンジスタのベースに入力が供給され、コレクタか
ら出力が取出され、上記他方のトランジスタがカ
ツトオフするように該トランジスタのベースに所
定の電圧が印加されると共に、上記他方のトラン
ジスタがデイエンフアシス回路として動作する場
合は、該トランジスタのベースに入力が供給さ
れ、コレクタから出力が取出され、上記一方のト
ランジスタがカツトオフするように該トランジス
タのベースに所定の電圧が印加されることを特徴
とするエンフアシス回路。