JPS645261B2 - - Google Patents
Info
- Publication number
- JPS645261B2 JPS645261B2 JP54067955A JP6795579A JPS645261B2 JP S645261 B2 JPS645261 B2 JP S645261B2 JP 54067955 A JP54067955 A JP 54067955A JP 6795579 A JP6795579 A JP 6795579A JP S645261 B2 JPS645261 B2 JP S645261B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- comparator
- supply voltage
- voltage
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Measurement Of Current Or Voltage (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Description
【発明の詳細な説明】
この発明はデイジタルシステムの電源断検出回
路に関するものである。
路に関するものである。
従来この種の回路として第１図に示すものがあ
つた。図において１，２は抵抗、３はコンデンサ
ー、４はインバーターで、４ａはその入力端子、
４ｂは同出力端子、４ｃは同電源入力端子、５は
電源装置である。
つた。図において１，２は抵抗、３はコンデンサ
ー、４はインバーターで、４ａはその入力端子、
４ｂは同出力端子、４ｃは同電源入力端子、５は
電源装置である。
次に動作について説明する。電源電圧の立ち上
がり時インバーター４の入力は第２図にＡで示す
ように、抵抗１、コンデンサー３のRC回路によ
る時定数で充電されるので電源電圧Vccの立ち上
がりよりも更に遅れて立ち上がる。抵抗１，２及
びコンデンサー３はVccがインバーター４の動作
開始電圧Vsに達してからインバーター入力電圧
がスレシヨールド電圧VTHに達するように時定数
を考慮している。従つて電源電圧VccがVsに達
してからt1入力電圧がVTHに達するt2までの間イ
ンバーター４の出力は第２図にＢで示すように警
報出力される。
がり時インバーター４の入力は第２図にＡで示す
ように、抵抗１、コンデンサー３のRC回路によ
る時定数で充電されるので電源電圧Vccの立ち上
がりよりも更に遅れて立ち上がる。抵抗１，２及
びコンデンサー３はVccがインバーター４の動作
開始電圧Vsに達してからインバーター入力電圧
がスレシヨールド電圧VTHに達するように時定数
を考慮している。従つて電源電圧VccがVsに達
してからt1入力電圧がVTHに達するt2までの間イ
ンバーター４の出力は第２図にＢで示すように警
報出力される。
従来の電源断検知回路は以上のように構成され
ているので電源電圧降下時には警報出力されなか
つた。また長時間の電源断に関してはコンデンサ
ー３の放電が充分であるため電源オンリセツトパ
ルスを出力出来るが瞬断に対してはコンデンサー
の放電が不充分であるためインバーター４の入力
電圧がスレツシヨールド電圧VTH以下に降下せず
警報出力出来なかつた。このため電源装置の交流
入力電圧の瞬断（AC100V50Hzで0.5サイクル〜
数サイクル）時デイジタル機器の誤動作、誤出力
が生じた。第３図は交流入力電圧瞬断時の電源電
圧への影響を示したものである。また電源電圧
Vccの垂下特性が数ｍｓ程度と長い場合、デイジ
タル機器には様々の集積回路が使用されているの
で、ある集積回路は動作しある集積回路は動作し
ないという状態が生じ誤動作が生じることがあつ
た。
ているので電源電圧降下時には警報出力されなか
つた。また長時間の電源断に関してはコンデンサ
ー３の放電が充分であるため電源オンリセツトパ
ルスを出力出来るが瞬断に対してはコンデンサー
の放電が不充分であるためインバーター４の入力
電圧がスレツシヨールド電圧VTH以下に降下せず
警報出力出来なかつた。このため電源装置の交流
入力電圧の瞬断（AC100V50Hzで0.5サイクル〜
数サイクル）時デイジタル機器の誤動作、誤出力
が生じた。第３図は交流入力電圧瞬断時の電源電
圧への影響を示したものである。また電源電圧
Vccの垂下特性が数ｍｓ程度と長い場合、デイジ
タル機器には様々の集積回路が使用されているの
で、ある集積回路は動作しある集積回路は動作し
ないという状態が生じ誤動作が生じることがあつ
た。
この発明は上記のような従来のものの欠点を除
去するためになされたもので瞬断に対する警報出
力を提供するものである。
去するためになされたもので瞬断に対する警報出
力を提供するものである。
以下第４図に示すこの発明の一実施例について
説明する。第４図において第１図と同一符号は同
一或いは相当部分を示しており、６抵抗、７はコ
ンデンサー、８はダイオード、９は比較器であ
る。電源電圧を抵抗１ａ，２ａで分割し比較器の
正相入力端子９ａに接続する。逆相入力端子９ｂ
には抵抗１ｂ，２ｂで電源を分割し接続する。再
に抵抗２ｂにはコンデンサー３が並列接続されて
いる。比較器９の出力はインバータ４の入力端子
４ａに接続され、また比較器９は電源５にダイオ
ード８を介して接続された比較器９の電源入力端
子９ｃには抵抗６及びコンデンサー７が並列接続
されている。
説明する。第４図において第１図と同一符号は同
一或いは相当部分を示しており、６抵抗、７はコ
ンデンサー、８はダイオード、９は比較器であ
る。電源電圧を抵抗１ａ，２ａで分割し比較器の
正相入力端子９ａに接続する。逆相入力端子９ｂ
には抵抗１ｂ，２ｂで電源を分割し接続する。再
に抵抗２ｂにはコンデンサー３が並列接続されて
いる。比較器９の出力はインバータ４の入力端子
４ａに接続され、また比較器９は電源５にダイオ
ード８を介して接続された比較器９の電源入力端
子９ｃには抵抗６及びコンデンサー７が並列接続
されている。
次に動作を第５図に基き、説明する。
ここで、第５図において、Vccは電源電圧波形
を、Ｖは比較器９の電源入力端子９ｃの電圧波
形、CA（実線で示された波形）は比較器９の正相
入力波形、CB（破線で示された波形）は比較器９
の逆相入力の波形、Ｃはインバータ４の入力波
形、Ｄはインバータ４の出力波形である。電源電
圧Vccは正常時は比較器９の正相入力端子９ａ側
は逆相入力端子９ｂ側より高い値に設定されてお
り比較器９の出力は論理“Ｈ”である。今電源電
圧Vccが瞬時降下すると正相入力端子９ａの電圧
は電源電圧Vccに比例して降下するが逆相入力端
子９ｂの電圧はRC回路を形成しているので降下
が遅く正相入力端子９ａ側は逆相入力端子９ｂ側
より低くなり比較器９の出力は論理“Ｌ”とな
る。比較器の電源はダイオード８を通して供給さ
れ抵抗６、コンデンサー７が並列接続されている
ので電源電圧Vcc変動時コンデンサー７より電源
が供給され比較器はVcc変動の影響を余り受けな
い。このように比較器９の正相入力が逆相入力に
より低くなるとインバーター４を通して警報出力
される。
を、Ｖは比較器９の電源入力端子９ｃの電圧波
形、CA（実線で示された波形）は比較器９の正相
入力波形、CB（破線で示された波形）は比較器９
の逆相入力の波形、Ｃはインバータ４の入力波
形、Ｄはインバータ４の出力波形である。電源電
圧Vccは正常時は比較器９の正相入力端子９ａ側
は逆相入力端子９ｂ側より高い値に設定されてお
り比較器９の出力は論理“Ｈ”である。今電源電
圧Vccが瞬時降下すると正相入力端子９ａの電圧
は電源電圧Vccに比例して降下するが逆相入力端
子９ｂの電圧はRC回路を形成しているので降下
が遅く正相入力端子９ａ側は逆相入力端子９ｂ側
より低くなり比較器９の出力は論理“Ｌ”とな
る。比較器の電源はダイオード８を通して供給さ
れ抵抗６、コンデンサー７が並列接続されている
ので電源電圧Vcc変動時コンデンサー７より電源
が供給され比較器はVcc変動の影響を余り受けな
い。このように比較器９の正相入力が逆相入力に
より低くなるとインバーター４を通して警報出力
される。
電源電圧Vccがインバーター４の動作保証電圧
Vs以下に降下しない場合は比較器９の電源も比
較器９の動作保証電圧Vc以下に降下せず正常な
警報出力が得られる。一方電源電圧Vccがインバ
ーター４の動作保証電圧Vc以下に降下するよう
な瞬停に対しては電源電圧垂下特性がある傾斜を
もつているので第５図のCA，CBに示されるよう
に比較器９の正相入力と逆相入力とが反転した時
点t3からVccが動作保証電圧Vcに達する時点t4ま
での間警報出力が得られる。また比較器９は動作
保証電圧Vc以下になると論理“Ｌ”となるもの
が一般的であるので電源電圧Vcc立ち上がり時に
は電源電圧Vccがインバーターの動作保証電圧
Vsに達してから比較器９の動作保証電圧Vcに達
するまでの間警報出力が得られる。（t5よりt6ま
で） なお、上記実施例では比較器９の出力そのもの
を警報出力としていないが比較器９の出力を警報
出力とし計算機への異常割込入力として使用して
も良い。
Vs以下に降下しない場合は比較器９の電源も比
較器９の動作保証電圧Vc以下に降下せず正常な
警報出力が得られる。一方電源電圧Vccがインバ
ーター４の動作保証電圧Vc以下に降下するよう
な瞬停に対しては電源電圧垂下特性がある傾斜を
もつているので第５図のCA，CBに示されるよう
に比較器９の正相入力と逆相入力とが反転した時
点t3からVccが動作保証電圧Vcに達する時点t4ま
での間警報出力が得られる。また比較器９は動作
保証電圧Vc以下になると論理“Ｌ”となるもの
が一般的であるので電源電圧Vcc立ち上がり時に
は電源電圧Vccがインバーターの動作保証電圧
Vsに達してから比較器９の動作保証電圧Vcに達
するまでの間警報出力が得られる。（t5よりt6ま
で） なお、上記実施例では比較器９の出力そのもの
を警報出力としていないが比較器９の出力を警報
出力とし計算機への異常割込入力として使用して
も良い。
以上のようにこの発明によれば瞬断に対する警
報出力が得られるのでデイジタルシステムの誤動
作を防止することが出来る。
報出力が得られるのでデイジタルシステムの誤動
作を防止することが出来る。
第１図は従来の電源オンクリヤー回路の構成
図、第２図は第１図の説明図であり、Vccは電源
電圧波形図、Ａはインバーター４の入力電圧波形
図、Ｂは出力電圧波形図、第３図は従来のものを
説明するための説明図、第４図はこの発明の実施
例を示す構成図、第５図は第４図の説明図であ
り、Vccは電源電圧波形図、Ｖは比較器の電源電
圧波形図、CAは正相入力電圧波形図、CBは逆相
入力電圧波形図、Ｃはインバータゲートの入力波
形図、Ｄは出力波形図である。 図において、１，１ａ，１ｂ，２，２ａ，２
ｂ，６は抵抗、３，７はコンデンサー、８はダイ
オード、９は比較器、４はインバーター、５は電
源装置である。図中、同一符号は同一或いは相当
部分を示す。
図、第２図は第１図の説明図であり、Vccは電源
電圧波形図、Ａはインバーター４の入力電圧波形
図、Ｂは出力電圧波形図、第３図は従来のものを
説明するための説明図、第４図はこの発明の実施
例を示す構成図、第５図は第４図の説明図であ
り、Vccは電源電圧波形図、Ｖは比較器の電源電
圧波形図、CAは正相入力電圧波形図、CBは逆相
入力電圧波形図、Ｃはインバータゲートの入力波
形図、Ｄは出力波形図である。 図において、１，１ａ，１ｂ，２，２ａ，２
ｂ，６は抵抗、３，７はコンデンサー、８はダイ
オード、９は比較器、４はインバーター、５は電
源装置である。図中、同一符号は同一或いは相当
部分を示す。
Claims (1)
- １ 比較器を具備しその入力の一方に電源電圧を
抵抗分割して加え、他方に電源電圧を先記と異な
る割合で抵抗分割し加え抵抗の一方にコンデンサ
ーを並列接続し、先記比較器の電源をダイオード
を通し供給し、再に上記比較器の電源端子に抵抗
及びコンデンサーを接続し電源電圧降下時コンデ
ンサーから電源を供給することにより比較器を動
作させ警報出力することを特徴とする電源瞬断検
知回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6795579A JPS55159161A (en) | 1979-05-31 | 1979-05-31 | Detecting circuit of hit of electric power source |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6795579A JPS55159161A (en) | 1979-05-31 | 1979-05-31 | Detecting circuit of hit of electric power source |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55159161A JPS55159161A (en) | 1980-12-11 |
| JPS645261B2 true JPS645261B2 (ja) | 1989-01-30 |
Family
ID=13359880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6795579A Granted JPS55159161A (en) | 1979-05-31 | 1979-05-31 | Detecting circuit of hit of electric power source |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55159161A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3963554B2 (ja) * | 1997-06-17 | 2007-08-22 | セイコーエプソン株式会社 | 電子機器、時計および電子機器の消費電力制御方法 |
-
1979
- 1979-05-31 JP JP6795579A patent/JPS55159161A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55159161A (en) | 1980-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3189788A (en) | Power failure responsive circuits | |
| JPS645261B2 (ja) | ||
| GB2149984A (en) | Backup power source circuit for control circuit | |
| JPH0142002B2 (ja) | ||
| JP2857442B2 (ja) | 電源装置の低電圧検出装置 | |
| JPS6016129A (ja) | 電源リセツト回路 | |
| JPS5944852B2 (ja) | 電源装置 | |
| JPH0219856Y2 (ja) | ||
| KR880000768Y1 (ko) | 마이콤의 순간 정전시 오동작 방지회로 | |
| JPH0143650Y2 (ja) | ||
| JPH04308415A (ja) | 電源異常監視回路 | |
| JPS6134634B2 (ja) | ||
| JPS6318180Y2 (ja) | ||
| JPH063454Y2 (ja) | メモリ用バックアップ回路 | |
| JPH02189613A (ja) | マイクロコンピュータ・パワーオンリセット回路 | |
| JPH066627Y2 (ja) | センサの瞬時停電時の誤動作防止回路 | |
| JPS601642B2 (ja) | 瞬時停電保護回路 | |
| JPS5937867Y2 (ja) | 検出回路 | |
| JPH0453452B2 (ja) | ||
| JPS59146349A (ja) | マイクロコンピユ−タの自動復帰方式 | |
| KR840000475Y1 (ko) | 충방전 전지를 이용한 출력전원 제어회로 | |
| JPH0315766B2 (ja) | ||
| JPH0241748Y2 (ja) | ||
| JPH0363764B2 (ja) | ||
| KR890004676Y1 (ko) | 정전시 데이타 유지회로 |