JPH0453452B2 - - Google Patents
Info
- Publication number
- JPH0453452B2 JPH0453452B2 JP8978387A JP8978387A JPH0453452B2 JP H0453452 B2 JPH0453452 B2 JP H0453452B2 JP 8978387 A JP8978387 A JP 8978387A JP 8978387 A JP8978387 A JP 8978387A JP H0453452 B2 JPH0453452 B2 JP H0453452B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- voltage
- supply voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明はマイクロコンピユータを応用した装置
のリセツト回路に関するもので、さらに詳しくい
えば、瞬間的な電源電圧の低下が生じても、常に
一定パルス長のリセツト信号を得る回路に関する
ものである。
のリセツト回路に関するもので、さらに詳しくい
えば、瞬間的な電源電圧の低下が生じても、常に
一定パルス長のリセツト信号を得る回路に関する
ものである。
「従来の技術」
マイクロコンピユータを応用した装置では、電
源電圧の低下、瞬断、喪失を検出し、マイクロコ
ンピユータを確実に停止、再起動させることが重
要であり、この目的でリセツト回路が付加されて
いる。
源電圧の低下、瞬断、喪失を検出し、マイクロコ
ンピユータを確実に停止、再起動させることが重
要であり、この目的でリセツト回路が付加されて
いる。
第２図は従来のリセツト回路の一例であり、本
図を用いて従来の方式について説明する。このリ
セツト回路は電源電圧低下検出要素７と電源断検
出要素８の大きく２つの要素から構成されてお
り、OR回路６により両者の出力の論理和をとる
ことによりリセツト信号を得ている。
図を用いて従来の方式について説明する。このリ
セツト回路は電源電圧低下検出要素７と電源断検
出要素８の大きく２つの要素から構成されてお
り、OR回路６により両者の出力の論理和をとる
ことによりリセツト信号を得ている。
電源電圧低下検出要素７は電源電圧を検出する
分圧回路１とマイクロコンピユータ（図示略）の
動作が保証される最低電源電圧レベルに相当する
基準電圧を発生する基準電圧発生回路２と、両者
の出力を比較判定するコンパレータ３により構成
される。電源部の異常などにより電源電圧が連続
的に低下した場合は、このコンパレータ３の出力
によりリセツト信号を発生し、マイクロコンピユ
ータを停止させ不正動作を防止している。
分圧回路１とマイクロコンピユータ（図示略）の
動作が保証される最低電源電圧レベルに相当する
基準電圧を発生する基準電圧発生回路２と、両者
の出力を比較判定するコンパレータ３により構成
される。電源部の異常などにより電源電圧が連続
的に低下した場合は、このコンパレータ３の出力
によりリセツト信号を発生し、マイクロコンピユ
ータを停止させ不正動作を防止している。
また、電源断検出要素８は電源１０とアース１
１間に接続された抵抗４１とコンデンサ４２とか
らなるCR積分回路４と、ダイオード１２により
構成される。電源投入時はCR積分回路４の時定
数で決まる一定パルス長のリセツト信号を得ると
ともに、電源断時には電源１０に接続されたダイ
オード１２によりコンデンサ４２の充電電荷を急
速放電することにより、電源電圧の瞬断に対して
も一定パルス長のリセツト信号が得られるように
構成されている。
１間に接続された抵抗４１とコンデンサ４２とか
らなるCR積分回路４と、ダイオード１２により
構成される。電源投入時はCR積分回路４の時定
数で決まる一定パルス長のリセツト信号を得ると
ともに、電源断時には電源１０に接続されたダイ
オード１２によりコンデンサ４２の充電電荷を急
速放電することにより、電源電圧の瞬断に対して
も一定パルス長のリセツト信号が得られるように
構成されている。
第３図ａ，ｂ，ｃに従来回路の各部の波形を横
軸に時間ｔをとつて示す。第３図ａのＴ１からＴ
２の間に、分圧回路１の出力電圧が基準電圧Ｇよ
り低下するような電源電圧低下Ａが発生すると、
電源電圧低下検出要素７によりＴ１からＴ２の間
連続したリセツト信号Ｂが発生する。Ｔ３からＴ
４の間あるいはＴ５からＴ６の間に電源断Ｃおよ
びＤが発生すると、Ｔ３あるいはＴ５でコンデン
サ４２の充電電荷は急速放電されるため、Ｔ４あ
るいはＴ６で電源が復電すると、第３図ｂに示す
ように、コンデンサ４２はアース電位から充電が
開始され、第３図ｃに示すような一定パルス長Ｔ
のリセツト信号ＥおよびＦが発生する。ここでＳ
はOR回路６のスレツシヨルド電圧である。この
ように電源電圧低下時には電源電圧低下検出要素
７により連続したリセツト信号が得られ、電源断
時には電源断検出要素８により断時間の長短に拘
らず一定パルス長Ｔのリセツト信号Ｅ，Ｆが得ら
れる。
軸に時間ｔをとつて示す。第３図ａのＴ１からＴ
２の間に、分圧回路１の出力電圧が基準電圧Ｇよ
り低下するような電源電圧低下Ａが発生すると、
電源電圧低下検出要素７によりＴ１からＴ２の間
連続したリセツト信号Ｂが発生する。Ｔ３からＴ
４の間あるいはＴ５からＴ６の間に電源断Ｃおよ
びＤが発生すると、Ｔ３あるいはＴ５でコンデン
サ４２の充電電荷は急速放電されるため、Ｔ４あ
るいはＴ６で電源が復電すると、第３図ｂに示す
ように、コンデンサ４２はアース電位から充電が
開始され、第３図ｃに示すような一定パルス長Ｔ
のリセツト信号ＥおよびＦが発生する。ここでＳ
はOR回路６のスレツシヨルド電圧である。この
ように電源電圧低下時には電源電圧低下検出要素
７により連続したリセツト信号が得られ、電源断
時には電源断検出要素８により断時間の長短に拘
らず一定パルス長Ｔのリセツト信号Ｅ，Ｆが得ら
れる。
「発明が解決しようとする問題点」
マイクロコンピユータを応用した大・中規模の
装置では、機能単位に装置を分割し、複数の機能
ユニツトと共通電源により装置を構成することが
よく行われている。第４図に示す例では２つの機
能ユニツト＃１，＃２と共通電源２０により構成
されている。この場合、機能ユニツト＃１を運転
状態で機能ユニツト＃２の取替えなどにより電源
SWS２を再投入するとき、共通電源２０は機能
ユニツト＃２への突入電流により瞬間的な電圧低
下が発生し、機能ユニツト＃１のマイクロコンピ
ユータが暴走などの不正動作を起こすことが考え
られる。
装置では、機能単位に装置を分割し、複数の機能
ユニツトと共通電源により装置を構成することが
よく行われている。第４図に示す例では２つの機
能ユニツト＃１，＃２と共通電源２０により構成
されている。この場合、機能ユニツト＃１を運転
状態で機能ユニツト＃２の取替えなどにより電源
SWS２を再投入するとき、共通電源２０は機能
ユニツト＃２への突入電流により瞬間的な電圧低
下が発生し、機能ユニツト＃１のマイクロコンピ
ユータが暴走などの不正動作を起こすことが考え
られる。
この電圧低下の時間はマイクロコンピユータの
リセツト信号に必要な時間に比べて短い場合もあ
り、このとき前述した従来回路の電源電圧低下検
出要素７および電源断検出要素８では、十分な時
間長のリセツト信号が得られない欠点があつた。
リセツト信号に必要な時間に比べて短い場合もあ
り、このとき前述した従来回路の電源電圧低下検
出要素７および電源断検出要素８では、十分な時
間長のリセツト信号が得られない欠点があつた。
例えば分圧回路１の出力電圧を示す第５図ａの
Ｔ１１からＴ１２の間、あるいはＴ１３からＴ１
４の間に瞬間的な電源電圧の低下ＰおよびＨが発
生した場合を考える。
Ｔ１１からＴ１２の間、あるいはＴ１３からＴ１
４の間に瞬間的な電源電圧の低下ＰおよびＨが発
生した場合を考える。
電源電圧低下ＰおよびＨが発生しても、第５図
ｂに示すようにコンデンサ４２の電圧はアース電
位まで低下せず、コンデンサ４２の充電電荷は十
分に放電されない。このためＴ１２およびＴ１４
で電源が復電しても、コンデンサ４２の充電開始
からOR回路６のスレツシヨルド電圧まで充電さ
れる時間は、第３図ｃの一定パルス長Ｔより短
く、リセツト信号ＩおよびＪのパルス長は、第３
図のリセツト信号ＥおよびＦのパルス長と較べ短
いものとなる。
ｂに示すようにコンデンサ４２の電圧はアース電
位まで低下せず、コンデンサ４２の充電電荷は十
分に放電されない。このためＴ１２およびＴ１４
で電源が復電しても、コンデンサ４２の充電開始
からOR回路６のスレツシヨルド電圧まで充電さ
れる時間は、第３図ｃの一定パルス長Ｔより短
く、リセツト信号ＩおよびＪのパルス長は、第３
図のリセツト信号ＥおよびＦのパルス長と較べ短
いものとなる。
本発明はこのような点に鑑みて創案されたもの
で、従来回路の構成を一部変更するだけで瞬間的
な電圧低下に対しても、一定パルス長のリセツト
信号が得られるマイクロコンピユータのリセツト
回路を提供することを目的としている。
で、従来回路の構成を一部変更するだけで瞬間的
な電圧低下に対しても、一定パルス長のリセツト
信号が得られるマイクロコンピユータのリセツト
回路を提供することを目的としている。
「問題点を解決するための手段」
第１図にブロツク図で示したように１は電源電
圧を検出する分圧回路、２は基準電圧発生回路で
あり、分圧回路１の出力電圧と基準電圧発生回路
２の出力電圧はコンパレータ３で比較判定され
る。コンパレータ３の出力端子はOR回路６の１
つの入力端子６ａに接続される。また、電源１０
とアース１１間に接続された抵抗４１とコンデン
サ４２とからなるCR積分回路４はOR回路６のも
う１つの入力端子６ｂに接続され、リセツト信号
はOR回路６の出力端子６ｃから得られる。ダイ
オード５はコンデンサ４２の充電電荷を放電させ
るためのもので、コンパレーター３の出力端子に
接続される。
圧を検出する分圧回路、２は基準電圧発生回路で
あり、分圧回路１の出力電圧と基準電圧発生回路
２の出力電圧はコンパレータ３で比較判定され
る。コンパレータ３の出力端子はOR回路６の１
つの入力端子６ａに接続される。また、電源１０
とアース１１間に接続された抵抗４１とコンデン
サ４２とからなるCR積分回路４はOR回路６のも
う１つの入力端子６ｂに接続され、リセツト信号
はOR回路６の出力端子６ｃから得られる。ダイ
オード５はコンデンサ４２の充電電荷を放電させ
るためのもので、コンパレーター３の出力端子に
接続される。
「作用」
電源電圧の低下が生じた場合、コンパレータ３
の出力端子は電源電圧が基準電圧Ｇを下回る間、
時間遅れなしでローレベルとなり、コンデンサ４
２の充電電荷は、ダイオード５とコンパレータ３
の出力端子を介して急速放電される。従つて瞬間
的な電源電圧の低下に対しても、コンデンサ４２
はアース電位となり、電源電圧に低下レベルとは
無関係に、電源電圧が正常レベルに復帰後一定パ
ルス長のリセツト信号が得られる。
の出力端子は電源電圧が基準電圧Ｇを下回る間、
時間遅れなしでローレベルとなり、コンデンサ４
２の充電電荷は、ダイオード５とコンパレータ３
の出力端子を介して急速放電される。従つて瞬間
的な電源電圧の低下に対しても、コンデンサ４２
はアース電位となり、電源電圧に低下レベルとは
無関係に、電源電圧が正常レベルに復帰後一定パ
ルス長のリセツト信号が得られる。
「実施例」
第６図は本発明の実施例である。分圧回路１は
抵抗３１，３２とからなり、また基準電圧発生回
路２はツエナーダイオード２１と、抵抗２２，２
３，２４で構成されている。
抵抗３１，３２とからなり、また基準電圧発生回
路２はツエナーダイオード２１と、抵抗２２，２
３，２４で構成されている。
分圧回路１の分圧比は、リセツト信号を発生さ
せる電源電圧のしきい値と基準電圧の値との比か
ら決定される。
せる電源電圧のしきい値と基準電圧の値との比か
ら決定される。
第７図ａ，ｂ，ｃは本実施例の波形説明図であ
る。分圧回路１の電圧を示す第７図ａのＴ２１か
らＴ２２の間あるいはＴ２３からＴ２４の間に瞬
間的な電源電圧の低下ＫおよびＬが発生すると、
コンパレータ３の出力はその間ローレベルとな
り、第７図ｂに示すコンデンサ４２の充電電荷は
即時に放電され、Ｔ２２あるいはＴ２４で電源が
復電すると、電源断検出要素８のCR積分回路４
の時定数でコンデンサ４２は充電され、第７図ｃ
に示すような一定パルス長Ｔのリセツト信号Ｍお
よびＮを発生する。従つて電源電圧の低下レベル
とは無関係に、電源電圧が正常レベルに復帰後一
定パルス長のリセツト信号が得られる。
る。分圧回路１の電圧を示す第７図ａのＴ２１か
らＴ２２の間あるいはＴ２３からＴ２４の間に瞬
間的な電源電圧の低下ＫおよびＬが発生すると、
コンパレータ３の出力はその間ローレベルとな
り、第７図ｂに示すコンデンサ４２の充電電荷は
即時に放電され、Ｔ２２あるいはＴ２４で電源が
復電すると、電源断検出要素８のCR積分回路４
の時定数でコンデンサ４２は充電され、第７図ｃ
に示すような一定パルス長Ｔのリセツト信号Ｍお
よびＮを発生する。従つて電源電圧の低下レベル
とは無関係に、電源電圧が正常レベルに復帰後一
定パルス長のリセツト信号が得られる。
なお、電源電圧が連続的に低下した場合の動
作、および電源断時の動作は従来回路と同様であ
るのでその説明は省略する。
作、および電源断時の動作は従来回路と同様であ
るのでその説明は省略する。
「発明の効果」
以上述べてきたように、本発明によれば、従来
回路のダイオードの接続先を変更するだけで、瞬
間的な電源電圧の低下に対しても、一定パルス長
のリセツト信号を得ることができ、実用的には極
めて有用である。
回路のダイオードの接続先を変更するだけで、瞬
間的な電源電圧の低下に対しても、一定パルス長
のリセツト信号を得ることができ、実用的には極
めて有用である。
第１図は本発明のリセツト回路のブロツク図、
第２図は従来回路のブロツク図、第３図ａ，ｂ，
ｃ及び第５図ａ，ｂ，ｃは従来回路の波形説明
図、第４図はマイクロコンピユータを応用した装
置の装置構成例、第６図は本発明の実施例を示す
回路図、第７図ａ，ｂ，ｃは本発明の実施例にお
ける波形説明図である。 図において、１は分圧回路、２は基準電圧発生
回路、３はコンパレータ、４はCR積分回路、５
はダイオード、６はOR回路、１０は電源、１１
はアースである。
第２図は従来回路のブロツク図、第３図ａ，ｂ，
ｃ及び第５図ａ，ｂ，ｃは従来回路の波形説明
図、第４図はマイクロコンピユータを応用した装
置の装置構成例、第６図は本発明の実施例を示す
回路図、第７図ａ，ｂ，ｃは本発明の実施例にお
ける波形説明図である。 図において、１は分圧回路、２は基準電圧発生
回路、３はコンパレータ、４はCR積分回路、５
はダイオード、６はOR回路、１０は電源、１１
はアースである。
Claims (1)
- １ 電源電圧を検出する分圧回路１と、基準電圧
発生回路２と、前記分圧回路１の出力電圧と前記
基準電圧発生回路２の出力電圧とを比較するコン
パレータ３と、電源１０とアース１１間に接続さ
れたCR積分回路４と、該CR積分回路４の充電電
荷を放電するダイオード５と、前記コンパレータ
３の出力と前記CR積分回路４の出力の論理和を
とるOR回路６とからなり、前記ダイオード５を
前記コンパレータ３の出力端子に接続することに
より、瞬間的な電源電圧の低下に対しても常に一
定パルス長のリセツト信号を得るようにしたこと
を特徴とするマイクロコンピユータのリセツト回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8978387A JPS63256015A (ja) | 1987-04-14 | 1987-04-14 | マイクロコンピユ−タのリセツト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8978387A JPS63256015A (ja) | 1987-04-14 | 1987-04-14 | マイクロコンピユ−タのリセツト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63256015A JPS63256015A (ja) | 1988-10-24 |
| JPH0453452B2 true JPH0453452B2 (ja) | 1992-08-26 |
Family
ID=13980281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8978387A Granted JPS63256015A (ja) | 1987-04-14 | 1987-04-14 | マイクロコンピユ−タのリセツト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63256015A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2761687B2 (ja) * | 1991-12-19 | 1998-06-04 | 三菱電機株式会社 | 電圧レベル検出回路 |
| JPH05291918A (ja) * | 1992-04-07 | 1993-11-05 | Mitsubishi Electric Corp | 混成集積回路 |
| US5394104A (en) * | 1992-06-25 | 1995-02-28 | Xilinx, Inc. | Power-on reset circuit including dual sense amplifiers |
-
1987
- 1987-04-14 JP JP8978387A patent/JPS63256015A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63256015A (ja) | 1988-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4434403A (en) | Universal reset circuit for digital circuitry | |
| US5426776A (en) | Microprocessor watchdog circuit | |
| JPS59109955A (ja) | プロセツサ自動再始動回路 | |
| US4512019A (en) | Monitoring circuit for resetting malfunctioning electronic components, such as microprocessors | |
| JPH0453452B2 (ja) | ||
| KR100263924B1 (ko) | 리셋 신호 발생 장치 | |
| EP1083436B1 (en) | Method and circuit for testing the presence of multiple supply voltages in an integrated circuit | |
| JPH01223360A (ja) | 電圧監視回路 | |
| JPH04418Y2 (ja) | ||
| JPS60258625A (ja) | イニシヤルリセツト回路 | |
| JPH0334689B2 (ja) | ||
| KR920004986Y1 (ko) | 리세트 겸용 워치도그회로 | |
| KR0175619B1 (ko) | 순간 정전을 대비한 리셋 회로 | |
| JPH04417Y2 (ja) | ||
| JPS5837724A (ja) | マイクロプロセツサ用リセツト回路 | |
| JPS5824048B2 (ja) | 方向性パルス発信器 | |
| SU1474653A1 (ru) | Устройство дл включени и перезапуска микропроцессора при сбо х питани | |
| JPH0749422Y2 (ja) | 電圧監視回路 | |
| JPH04105727U (ja) | リセツト回路 | |
| JPS5827218A (ja) | 論理装置の電源確定信号発生回路 | |
| JPH04265012A (ja) | パワー・オン・リセット回路 | |
| JPS5856116A (ja) | リセツト回路 | |
| JPH069581Y2 (ja) | スイッチングレギュレータの発振器 | |
| JPS60113518A (ja) | リセツト信号発生装置 | |
| JPH0317474Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070826 Year of fee payment: 15 |