JPS645452B2 - - Google Patents
Info
- Publication number
- JPS645452B2 JPS645452B2 JP55105410A JP10541080A JPS645452B2 JP S645452 B2 JPS645452 B2 JP S645452B2 JP 55105410 A JP55105410 A JP 55105410A JP 10541080 A JP10541080 A JP 10541080A JP S645452 B2 JPS645452 B2 JP S645452B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- processing
- etching
- equipment
- wafers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
Description
【発明の詳細な説明】
本発明は、集積回路の自動製造装置特にその各
種工程装置のレイアウトに関する。
種工程装置のレイアウトに関する。
集積回路（IC）は半導体ウエハの各チツプ領
域に熱酸化、レジスト塗布およびそのパターニン
グ、エツチング、不純物拡散、電極配線の蒸着お
よびそのパターニングなど各種工程を施して作ら
れる。かゝるIC製造工程にも自動化が取入れら
れているが従来のIC自動製造設備は各工程の処
理装置が工程順に一列に配列され、各装置間をウ
エハが一方向にエヤートラツクなどにより搬送さ
れるというものである。第１図はこれを説明する
図で、１０，１２，……１８は前処理、酸化、…
…アニールなどの各工程の処理装置、２０は工程
順に並んだこれらの各装置を結ぶエアートラツ
ク、２２，２４はウエハの搬入、搬出台である。
このような製造設備では各装置が工程順に並んで
いるのでIC製造工程の順序変更、追加、削除な
どが厄介であり、少なく共搬送路２０の変更は免
がれず、追加などが大幅、多岐に亘る場合は本設
備の利用は不可能で新しく設備を作るか又は全面
的な入れ換えが必要になる。
域に熱酸化、レジスト塗布およびそのパターニン
グ、エツチング、不純物拡散、電極配線の蒸着お
よびそのパターニングなど各種工程を施して作ら
れる。かゝるIC製造工程にも自動化が取入れら
れているが従来のIC自動製造設備は各工程の処
理装置が工程順に一列に配列され、各装置間をウ
エハが一方向にエヤートラツクなどにより搬送さ
れるというものである。第１図はこれを説明する
図で、１０，１２，……１８は前処理、酸化、…
…アニールなどの各工程の処理装置、２０は工程
順に並んだこれらの各装置を結ぶエアートラツ
ク、２２，２４はウエハの搬入、搬出台である。
このような製造設備では各装置が工程順に並んで
いるのでIC製造工程の順序変更、追加、削除な
どが厄介であり、少なく共搬送路２０の変更は免
がれず、追加などが大幅、多岐に亘る場合は本設
備の利用は不可能で新しく設備を作るか又は全面
的な入れ換えが必要になる。
本発明はかゝる点を改善し、工程変更に対する
自由度が大きく、何段か前の工程で使用した装置
を後工程で再び使用することが簡単に実行でき、
こうして必要装置数を減少できるレイアウトを提
供するものである。即ち本発明は半導体ウエハの
各チツプ領域に不純物拡散、エツチング、電極配
線蒸着などの各種処理を施して集積回路を製造す
る設備において、被処理半導体ウエハを載置する
台部を中心に、ウエハ表面を洗浄する前処理、ウ
エハの酸化工程、露光現像を含むホト工程、被膜
成長工程、レジスト除去工程、被膜エツチング工
程、イオン注入工程及びアニール工程をそれぞれ
処理する装置を放射状に配置し、該台部と各処理
装置間は搬送装置で結合され、該中央台部と処理
装置との間に適宜ウエハ待機部が設けられ、ウエ
ハは該搬送装置により該中央台部から当該処理装
置へ搬入され、処理後は再び中央台部へ戻され、
該台部より次の処理装置へ運ばれるようにし、ウ
エハは処理の前又は後に該ウエハ待機部で適宜待
機するようにし、各種製品毎に異なる製造工程に
従つて上記各種工程の順番を決め、該順番に従つ
て該中央台部から前記処理装置への搬入、搬出が
行なわれてなることを特徴とするが、次に図面を
参照しながらこれを詳細に説明する。
自由度が大きく、何段か前の工程で使用した装置
を後工程で再び使用することが簡単に実行でき、
こうして必要装置数を減少できるレイアウトを提
供するものである。即ち本発明は半導体ウエハの
各チツプ領域に不純物拡散、エツチング、電極配
線蒸着などの各種処理を施して集積回路を製造す
る設備において、被処理半導体ウエハを載置する
台部を中心に、ウエハ表面を洗浄する前処理、ウ
エハの酸化工程、露光現像を含むホト工程、被膜
成長工程、レジスト除去工程、被膜エツチング工
程、イオン注入工程及びアニール工程をそれぞれ
処理する装置を放射状に配置し、該台部と各処理
装置間は搬送装置で結合され、該中央台部と処理
装置との間に適宜ウエハ待機部が設けられ、ウエ
ハは該搬送装置により該中央台部から当該処理装
置へ搬入され、処理後は再び中央台部へ戻され、
該台部より次の処理装置へ運ばれるようにし、ウ
エハは処理の前又は後に該ウエハ待機部で適宜待
機するようにし、各種製品毎に異なる製造工程に
従つて上記各種工程の順番を決め、該順番に従つ
て該中央台部から前記処理装置への搬入、搬出が
行なわれてなることを特徴とするが、次に図面を
参照しながらこれを詳細に説明する。
第２図は本発明のレイアウトを示す。３０は半
導体ウエハの搬入、搬出を行なう台部、３２，３
４……４８は各工程の処理装置で台部３０を中心
にして放射状に設置される。５０はエアートラツ
クなどのウエハ搬送装置、５２，５４……は中央
台部と処理装置との中間においてエアートラツク
５０に挿入され、ウエハの一時待機所となる補助
台である。ウエハは先ず中央台部３０上に置か
れ、それよりエアートラツク５０により補助台５
２を経て処理装置３２に運ばれて処理を受け、再
びエアートラツク５０により中央台部３０へ戻さ
れ、それよりまたエアートラツク５０により補助
台５４を経て処理装置３４へ運ばれ、他の処理を
受けたのち再びエアートラツク５０により中央台
部３０上へ戻され、以下同様にして処理装置３６
……４８の処理を受け、最後は中央台部３０から
搬出される。１枚の半導体ウエハが上記のように
して各種処理を受けている間に他の半導体ウエハ
が中央台部３０に搬入され、前のウエハと同様の
要領で処理を受け始める。各処理装置は処理に長
時間を要するもの、短時間で済むもの、１枚ずつ
でなく複数枚同時処理可能なものなどがあるから
その時間調整は補助台５２，５４……で行なう。
例えば複数枚同時処理を行なう装置の前の補助台
ではウエハを１時待機させて前段処理を済ませて
搬送されてきたウエハを溜め、所要枚数になつた
処で同時処理装置へ入れる。ある装置では処理に
長時間を要し、それが全体の生産速度を制限して
しまうような場合には、該装置を複数にして並行
動作させる等の手段で処理速度を高める。ウエハ
搬送、待機などの指令は計算機により出力させ
る。また放射状配置できる処理装置の数には制限
があるから、第３図に示すように第２図の処理装
置群を複数個配設し、所要の処理装置を収容す
る。これらの中央台間もエアートラツクなどの搬
送装置により連結する。
導体ウエハの搬入、搬出を行なう台部、３２，３
４……４８は各工程の処理装置で台部３０を中心
にして放射状に設置される。５０はエアートラツ
クなどのウエハ搬送装置、５２，５４……は中央
台部と処理装置との中間においてエアートラツク
５０に挿入され、ウエハの一時待機所となる補助
台である。ウエハは先ず中央台部３０上に置か
れ、それよりエアートラツク５０により補助台５
２を経て処理装置３２に運ばれて処理を受け、再
びエアートラツク５０により中央台部３０へ戻さ
れ、それよりまたエアートラツク５０により補助
台５４を経て処理装置３４へ運ばれ、他の処理を
受けたのち再びエアートラツク５０により中央台
部３０上へ戻され、以下同様にして処理装置３６
……４８の処理を受け、最後は中央台部３０から
搬出される。１枚の半導体ウエハが上記のように
して各種処理を受けている間に他の半導体ウエハ
が中央台部３０に搬入され、前のウエハと同様の
要領で処理を受け始める。各処理装置は処理に長
時間を要するもの、短時間で済むもの、１枚ずつ
でなく複数枚同時処理可能なものなどがあるから
その時間調整は補助台５２，５４……で行なう。
例えば複数枚同時処理を行なう装置の前の補助台
ではウエハを１時待機させて前段処理を済ませて
搬送されてきたウエハを溜め、所要枚数になつた
処で同時処理装置へ入れる。ある装置では処理に
長時間を要し、それが全体の生産速度を制限して
しまうような場合には、該装置を複数にして並行
動作させる等の手段で処理速度を高める。ウエハ
搬送、待機などの指令は計算機により出力させ
る。また放射状配置できる処理装置の数には制限
があるから、第３図に示すように第２図の処理装
置群を複数個配設し、所要の処理装置を収容す
る。これらの中央台間もエアートラツクなどの搬
送装置により連結する。
中央台、補助台、各種処理装置と搬送トラツク
５０との間のウエハの受け渡しは、ウエハを把持
または吸着して移動させる操作機械で行なう。ウ
エハを把持する方式では各ウエハを分離させて置
くと扱いやすいが、かゝる分離保持には第４図の
如きホルダを使用する。このホルダ６０は複数個
の溝６２を備え、各溝にウエハ６４が挿入され、
間隔ｇを置いて保持される。このホルダ６０は図
示の如く横置しまたは側面６０ａ，６０ｂを上下
にして立てて置き、かゝる状態で図示しない操作
機械によりウエハを把持または吸着して搬送機構
へ移載する。中央台３０、補助台５２、各種処理
装置３２と搬送トラツク５０の具体的接続部の一
例を第６図、第７図に示す。
５０との間のウエハの受け渡しは、ウエハを把持
または吸着して移動させる操作機械で行なう。ウ
エハを把持する方式では各ウエハを分離させて置
くと扱いやすいが、かゝる分離保持には第４図の
如きホルダを使用する。このホルダ６０は複数個
の溝６２を備え、各溝にウエハ６４が挿入され、
間隔ｇを置いて保持される。このホルダ６０は図
示の如く横置しまたは側面６０ａ，６０ｂを上下
にして立てて置き、かゝる状態で図示しない操作
機械によりウエハを把持または吸着して搬送機構
へ移載する。中央台３０、補助台５２、各種処理
装置３２と搬送トラツク５０の具体的接続部の一
例を第６図、第７図に示す。
本例では搬送トラツク５０を搬送ベルトにて実
現している。もちろん前述したとおりエアトラツ
クでも良い。第６図に示すように、ウエハ６４は
搬送ベルト５０により搬送され、待機部である補
助台５２のウエハカセツト６０に一旦収納され
る。そののち、処理部３２の方へ別の搬送ベルト
５０により送られ、例えば一枚づつウエハが処理
され再度補助部５２にもどつてくる。１ロツト分
の全てのウエハ６４の処理が終わると最初の搬送
ベルト５０により図示しない中央台３０へ向う。
現している。もちろん前述したとおりエアトラツ
クでも良い。第６図に示すように、ウエハ６４は
搬送ベルト５０により搬送され、待機部である補
助台５２のウエハカセツト６０に一旦収納され
る。そののち、処理部３２の方へ別の搬送ベルト
５０により送られ、例えば一枚づつウエハが処理
され再度補助部５２にもどつてくる。１ロツト分
の全てのウエハ６４の処理が終わると最初の搬送
ベルト５０により図示しない中央台３０へ向う。
中央台３０と搬送トラツク５０との関係は例え
ば第７図のようになる。中央台３０は例えば鉄道
線路における機関車の方向転換を行うターンテー
ブルと同様になつている。例えば第１の搬送トラ
ツク５０−１から来たウエハ６４は一旦中央台３
０に載置され、中央台３０が角度θ回転すること
により第２の搬送トラツク５０−２側を向き、中
央台３０のベルトが動くことで第２の搬送トラツ
ク５０−２側へ移動する。
ば第７図のようになる。中央台３０は例えば鉄道
線路における機関車の方向転換を行うターンテー
ブルと同様になつている。例えば第１の搬送トラ
ツク５０−１から来たウエハ６４は一旦中央台３
０に載置され、中央台３０が角度θ回転すること
により第２の搬送トラツク５０−２側を向き、中
央台３０のベルトが動くことで第２の搬送トラツ
ク５０−２側へ移動する。
このように、待機部５２に常にウエハ６４を待
機させ、中央台３０は単に方向転換のみとするこ
とで装置は簡単化する。各移動の変化は、制御部
７２からの信号に基づいてモータ７１等の回転方
向切換及び停止を行なうことにより実行される。
機させ、中央台３０は単に方向転換のみとするこ
とで装置は簡単化する。各移動の変化は、制御部
７２からの信号に基づいてモータ７１等の回転方
向切換及び停止を行なうことにより実行される。
以上のような一例は一般に市販されている各種
の装置を利用すれば容易に実現できる。例えばプ
ロセツシング・アセンブリ・アンド・テステイン
グ・セミコンダクタ・インタナシヨナルの1979年
１−２月号の第85頁に紹介されているMTi社の
マツドコータ、同1979年、４月号の第45頁に紹介
されているSiltec社のModel 2601A、同1980年５
月号の第23頁のETE社のプラズマフアブ4200、
同裏表紙の及び同1980年、６月号の表表紙にそれ
ぞれ紹介されているテンコー社のスノゲージソー
タ等がそうである。次に、ｎチヤンネルシリコン
ゲートMOS ICのウエハ処理工程を例にとつて本
発明を更に詳述する。先ずこのウエハ処理工程に
は次に示す各工程がある。なお括弧内の英数字は
各工程に付した符号である。
の装置を利用すれば容易に実現できる。例えばプ
ロセツシング・アセンブリ・アンド・テステイン
グ・セミコンダクタ・インタナシヨナルの1979年
１−２月号の第85頁に紹介されているMTi社の
マツドコータ、同1979年、４月号の第45頁に紹介
されているSiltec社のModel 2601A、同1980年５
月号の第23頁のETE社のプラズマフアブ4200、
同裏表紙の及び同1980年、６月号の表表紙にそれ
ぞれ紹介されているテンコー社のスノゲージソー
タ等がそうである。次に、ｎチヤンネルシリコン
ゲートMOS ICのウエハ処理工程を例にとつて本
発明を更に詳述する。先ずこのウエハ処理工程に
は次に示す各工程がある。なお括弧内の英数字は
各工程に付した符号である。
(1) 前処理：ウエハ表面の有機体物、重金属等を
除去する（１−Ａ）。この際ウエハ表面のSiO2
膜をエツチングする（１−Ｂ）、しない（１−
Ａ）の２種がある。処理はテフロン（商標名）
で作つた第４図のホルダ６０にウエハを複数枚
装填し、一括して行なう。この工程はSiO2の
エツチングの度合で区別を増やしてもよい。
除去する（１−Ａ）。この際ウエハ表面のSiO2
膜をエツチングする（１−Ｂ）、しない（１−
Ａ）の２種がある。処理はテフロン（商標名）
で作つた第４図のホルダ６０にウエハを複数枚
装填し、一括して行なう。この工程はSiO2の
エツチングの度合で区別を増やしてもよい。
(2) 酸化：厚さ1000Å以下のゲート酸化膜などの
薄い熱酸化（２−Ａ）とフイールド酸化膜など
の厚い熱酸化（２−Ｂ）とあり、前者はドライ
酸素プラス塩酸雰囲気でまた後者は湿潤雰囲気
中で行なう。いずれも石英製の第４図のホルダ
にウエハを複数枚装填し、一括処理する。熱処
理温度も一般に異なるので２−Ａと２−Ｂは別
装置で行なう。
薄い熱酸化（２−Ａ）とフイールド酸化膜など
の厚い熱酸化（２−Ｂ）とあり、前者はドライ
酸素プラス塩酸雰囲気でまた後者は湿潤雰囲気
中で行なう。いずれも石英製の第４図のホルダ
にウエハを複数枚装填し、一括処理する。熱処
理温度も一般に異なるので２−Ａと２−Ｂは別
装置で行なう。
(3) ホト工程：レジスト塗布、プリベーク、
露光（マスクを用いて光露光又は電子ビーム
を用いて直接描画、現像、ポストベークな
どからなる。はウエハ１枚毎、はホ
ルダに入れて処理してもよい。
露光（マスクを用いて光露光又は電子ビーム
を用いて直接描画、現像、ポストベークな
どからなる。はウエハ１枚毎、はホ
ルダに入れて処理してもよい。
(4) 窒化シリコン（Si3N4）成長：ホルダに入れ
又は１枚毎の平置きでリアクタ内で行なう。
又は１枚毎の平置きでリアクタ内で行なう。
(5) 多結晶シリコン成長：(4)と同様な方法で行な
う。
う。
(6) PSG層形成：メルト工程でリフローするよ
うにリン含有量が多いドープドPSG層の形成
（６−Ａ）と、耐湿性に比較的強いリン含有量
の少ないカバーPSG層の成長（６−Ｂ）との
２種がある。これらは同じリアクタで行なう。
うにリン含有量が多いドープドPSG層の形成
（６−Ａ）と、耐湿性に比較的強いリン含有量
の少ないカバーPSG層の成長（６−Ｂ）との
２種がある。これらは同じリアクタで行なう。
(7) アルミニウム蒸着：蒸着槽に入れて行なう。
ウエハは専用カセツトに設置され、ウエハ表面
の凹凸で影となる部分が生じないように、蒸着
中回転運動が与えられる。
ウエハは専用カセツトに設置され、ウエハ表面
の凹凸で影となる部分が生じないように、蒸着
中回転運動が与えられる。
(8) レジスト除去：ウエハをホルダに入れ、酸素
ガスで灰化処理して行なう。
ガスで灰化処理して行なう。
(9) Si3N4エツチング：ウエツトエツチングの場
合はウエハをホルダに入れてまたドライ（プラ
ズマ）エツチングの場合は平置きで行なうのが
よい。
合はウエハをホルダに入れてまたドライ（プラ
ズマ）エツチングの場合は平置きで行なうのが
よい。
(10) 多結晶シリコンエツチング：(9)とほゞ同じ。
但し液またはガスは変える。
但し液またはガスは変える。
(11) SiO2，PSGエツチング：(9)とほゞ同じ。但
し液またはガスは変える。熱酸化（SiO2）膜
とPSG膜ではエツチング速度が異なるのでエ
ツチング時間又は液質又はガス成分を変える。
し液またはガスは変える。熱酸化（SiO2）膜
とPSG膜ではエツチング速度が異なるのでエ
ツチング時間又は液質又はガス成分を変える。
(12) メルト：ウエハを例えば1100℃、窒素ガス中
に10分入れて行なう。
に10分入れて行なう。
(13) アニール：ウエハを例えば450℃水素ガス
中に30分間入れて行なう。
中に30分間入れて行なう。
(14) イオン注入：ウエハを専用カセツトに入
れ、ほう素（B+）またはヒ素（A+s）イオン
などを各々のドーズ量およびエネルギで注入す
る。
れ、ほう素（B+）またはヒ素（A+s）イオン
などを各々のドーズ量およびエネルギで注入す
る。
(15) アルミニウムのエツチング：ウエツト又は
ドライエツチングで行なう。かゝる工程の処理
装置のレイアウトを第５図に示す。各処理装置
と中央台部３０との間には待機用の補助台が必
要に応じて設けられるが、第５図では省略して
ある。この16装置からなる処理設備を用いて次
の41工程からなるシリコンゲートｎ−MOS IC
のウエハが処理され、大幅な処理装置の節減が
可能になる。使用ウエハはＰ型、（100）面の基
板で、比抵抗は10Ω・cmである。
ドライエツチングで行なう。かゝる工程の処理
装置のレイアウトを第５図に示す。各処理装置
と中央台部３０との間には待機用の補助台が必
要に応じて設けられるが、第５図では省略して
ある。この16装置からなる処理設備を用いて次
の41工程からなるシリコンゲートｎ−MOS IC
のウエハが処理され、大幅な処理装置の節減が
可能になる。使用ウエハはＰ型、（100）面の基
板で、比抵抗は10Ω・cmである。
台部３０へ搬入。（１−Ａ）前処理。（２−
Ａ）酸化、1000Å。(4)Si3N4成長、1500Å。(3)
Si3N4パターニング。(9)Si3N4エツチング。
（14）B+イオン注入、チヤンネルカツト。８レ
ジスト除去。（１−Ａ）前処理。（２−Ｂ）酸
化、0.6μｍ。(11)SiO2エツチング。(9)Si3N4エツ
チング。(11)SiO2エツチング。（１−Ａ）前処
理。（２−Ａ）ゲート酸化。（14）B2 +イオン注
入、閾値Vth制御。(5)多結晶シリコン成長。(3)
ゲートパターニング、(10)多結晶シリコンエツチ
ング。８レジスト除去。（14）A+sイオン注入、
ソース、ドレイン形成。（１−Ａ）前処理。（６
−Ａ）ドープトPSG成長。(3)コンタクトホー
ルパターニング。(11)PSG，SiO2エツチング。
(8)レジスト除去。（１−Ｂ）前処理。(5)多結晶
シリコン成長。（１−Ａ）前処理。(7)アルミニ
ウム蒸着。(3)アルミニウムのパターニング。
（15）アルミニウムエツチング。(10)多結晶シリ
コンエツチング。(8)レジスト除去。（１−Ｂ）
前処理。（６−Ｂ）カバーPSG成長。(3)パツド
パターニング。(11)PSGエツチング。(8)レジス
ト除去。（13）水素中アニール。台部３０より
搬出。
Ａ）酸化、1000Å。(4)Si3N4成長、1500Å。(3)
Si3N4パターニング。(9)Si3N4エツチング。
（14）B+イオン注入、チヤンネルカツト。８レ
ジスト除去。（１−Ａ）前処理。（２−Ｂ）酸
化、0.6μｍ。(11)SiO2エツチング。(9)Si3N4エツ
チング。(11)SiO2エツチング。（１−Ａ）前処
理。（２−Ａ）ゲート酸化。（14）B2 +イオン注
入、閾値Vth制御。(5)多結晶シリコン成長。(3)
ゲートパターニング、(10)多結晶シリコンエツチ
ング。８レジスト除去。（14）A+sイオン注入、
ソース、ドレイン形成。（１−Ａ）前処理。（６
−Ａ）ドープトPSG成長。(3)コンタクトホー
ルパターニング。(11)PSG，SiO2エツチング。
(8)レジスト除去。（１−Ｂ）前処理。(5)多結晶
シリコン成長。（１−Ａ）前処理。(7)アルミニ
ウム蒸着。(3)アルミニウムのパターニング。
（15）アルミニウムエツチング。(10)多結晶シリ
コンエツチング。(8)レジスト除去。（１−Ｂ）
前処理。（６−Ｂ）カバーPSG成長。(3)パツド
パターニング。(11)PSGエツチング。(8)レジス
ト除去。（13）水素中アニール。台部３０より
搬出。
以上説明したように本発明によればIC製造に
おけるウエハの流れを極めて合理的にすることが
でき、使用処理装置の数も低減できる。また処理
工程の変更が容易であり、これは単に中央台部か
ら放射状配置の処理装置群へ送出するその送出先
を変更するだけで実施できる。従つて製造技術の
進歩などにも直ちに適応できる。なおこの設備で
処理される各ウエハは同種又は同一ロツトのもの
は同じ処理を受けるので特に各々を識別する必要
はないが、異品種間などでは勿論識別の必要があ
り、かゝる場合は各ウエハにマークを付しまたそ
のマーク検知器を設けておくとよい。さらに半導
体プロセスの１つの特徴は各種工程が１つの製品
の製造工程中に何度もくり返し実行され、しかも
各処理は同じでも製品毎にその順番が異なつてい
るという点にあるが、本発明はそのような点を考
慮した最も自由度高くコントロールでき且つ必要
装置数を減少できる手段である。つまり放射状に
することでランダムな処理順番を組むことが可能
で、繰返し施こされる処理に対しても１つの装置
で対処することができ、適宜待機部を設けること
で、上記ランダムな処理順番及び繰返し処理し対
応することができるものである。
おけるウエハの流れを極めて合理的にすることが
でき、使用処理装置の数も低減できる。また処理
工程の変更が容易であり、これは単に中央台部か
ら放射状配置の処理装置群へ送出するその送出先
を変更するだけで実施できる。従つて製造技術の
進歩などにも直ちに適応できる。なおこの設備で
処理される各ウエハは同種又は同一ロツトのもの
は同じ処理を受けるので特に各々を識別する必要
はないが、異品種間などでは勿論識別の必要があ
り、かゝる場合は各ウエハにマークを付しまたそ
のマーク検知器を設けておくとよい。さらに半導
体プロセスの１つの特徴は各種工程が１つの製品
の製造工程中に何度もくり返し実行され、しかも
各処理は同じでも製品毎にその順番が異なつてい
るという点にあるが、本発明はそのような点を考
慮した最も自由度高くコントロールでき且つ必要
装置数を減少できる手段である。つまり放射状に
することでランダムな処理順番を組むことが可能
で、繰返し施こされる処理に対しても１つの装置
で対処することができ、適宜待機部を設けること
で、上記ランダムな処理順番及び繰返し処理し対
応することができるものである。
第１図は従来のIC自動製造設備の説明図、第
２図および第３図は本発明の製造設備の説明図、
第４図はホルダの説明図、第５図は本発明の一実
施例の説明図、第６図は処理装置、搬送トラツ
ク、補助台等の具体的構造の一例を示す斜視図、
第７図は搬送トラツクと中央台との関係の一例を
示す平面図である。 図面で６４は半導体ウエハ、３０は台部、３
２，３４……は各種処理装置、５０は搬送装置で
ある。
２図および第３図は本発明の製造設備の説明図、
第４図はホルダの説明図、第５図は本発明の一実
施例の説明図、第６図は処理装置、搬送トラツ
ク、補助台等の具体的構造の一例を示す斜視図、
第７図は搬送トラツクと中央台との関係の一例を
示す平面図である。 図面で６４は半導体ウエハ、３０は台部、３
２，３４……は各種処理装置、５０は搬送装置で
ある。
Claims (1)
- １ 半導体ウエハの各チツプ領域に不純物拡散、
エツチング、電極配線蒸着などの各種処理を施し
て集積回路を製造する設備において、被処理半導
体ウエハを載置する台部を中心に、ウエハ表面を
洗浄する前処理、ウエハの酸化工程、露光現像を
含むホト工程、被膜成長工程、レジスト除去工
程、被膜エツチング工程、イオン注入工程及びア
ニール工程をそれぞれ処理する装置を放射状に配
置し、該台部と各処理装置間は搬送装置で結合さ
れ、該中央台部と処理装置との間に適宜ウエハ待
機部が設けられ、ウエハは該搬送装置により該中
央台部から当該処理装置へ搬入され、処理後は再
び中央台部へ戻され、該台部より次の処理装置へ
運ばれるようにし、ウエハは処理の前又は後に該
ウエハ待機部で適宜待機するようにし、各種製品
毎に異なる製造工程に従つて上記各種工程の順番
を決め、該順番に従つて該中央台部から前記処理
装置への搬入、搬出が行なわれてなることを特徴
とする集積回路装置の自動製造設備。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10541080A JPS5730319A (en) | 1980-07-31 | 1980-07-31 | Automatic manufacturing equipment of integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10541080A JPS5730319A (en) | 1980-07-31 | 1980-07-31 | Automatic manufacturing equipment of integrated circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5730319A JPS5730319A (en) | 1982-02-18 |
| JPS645452B2 true JPS645452B2 (ja) | 1989-01-30 |
Family
ID=14406833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10541080A Granted JPS5730319A (en) | 1980-07-31 | 1980-07-31 | Automatic manufacturing equipment of integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5730319A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0594958U (ja) * | 1992-05-28 | 1993-12-24 | 三洋電機株式会社 | 回路基板装置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60176547U (ja) * | 1984-04-27 | 1985-11-22 | 富士通株式会社 | ウエハ−処理装置 |
| JPS60245236A (ja) * | 1984-05-21 | 1985-12-05 | Hitachi Ltd | 半導体製造装置 |
| JP2550081B2 (ja) * | 1987-07-08 | 1996-10-30 | 株式会社日立製作所 | 回路形成法 |
| JP2649822B2 (ja) * | 1988-03-31 | 1997-09-03 | 東京エレクトロン株式会社 | 処理装置 |
| CA2093994A1 (en) | 1992-04-16 | 1993-10-17 | Albert C. Chiang | Electrically conductive and semi-conductive polymers |
| US6111051A (en) | 1998-08-07 | 2000-08-29 | Mearthane Products Corporation | Preparation of conductive polyurethanes using a conductive quasi-solution |
| US5639847A (en) * | 1995-05-25 | 1997-06-17 | Mearthane Products Corp. | Preparation of conductive polyurethanes using a conductive quasi-solution |
| US6451438B1 (en) | 2000-11-30 | 2002-09-17 | Mearthane Products Corporation | Copolymerization of reactive silicone and urethane precursors for use in conductive, soft urethane rollers |
-
1980
- 1980-07-31 JP JP10541080A patent/JPS5730319A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0594958U (ja) * | 1992-05-28 | 1993-12-24 | 三洋電機株式会社 | 回路基板装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5730319A (en) | 1982-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5135608A (en) | Method of producing semiconductor devices | |
| JP2867194B2 (ja) | 処理装置及び処理方法 | |
| US7726891B2 (en) | Substrate processing apparatus and substrate processing method | |
| JPH03161929A (ja) | 連続処理エッチング方法及びその装置 | |
| US6467976B2 (en) | Coating and developing system | |
| KR101355693B1 (ko) | 기판 반송 처리 장치 | |
| JPS645452B2 (ja) | ||
| US20090253078A1 (en) | Double exposure lithography using low temperature oxide and uv cure process | |
| JPH02132840A (ja) | 処理装置及びレジスト処理装置及び処理方法及びレジスト処理方法 | |
| JP2627796B2 (ja) | 半導体製造装置 | |
| JPS6318855B2 (ja) | ||
| JPS58134430A (ja) | 半導体装置の製造方法 | |
| US5372647A (en) | Apparatus for forming thin film | |
| JP2926214B2 (ja) | 被処理基板の製造装置及び製造方法 | |
| JPS5651732A (en) | Exposure processing method | |
| JPH0766265A (ja) | 製造装置 | |
| JPH04262555A (ja) | 処理装置 | |
| JP2926593B2 (ja) | 基板処理装置及びレジスト処理装置及び基板処理方法及びレジスト処理方法 | |
| JP2002164407A (ja) | レーザアニール処理装置及び方法 | |
| JP3246659B2 (ja) | レジスト処理装置及び液処理装置及び基板処理装置 | |
| JP3029681B2 (ja) | 配線形成方法 | |
| US7489494B2 (en) | Guard wafer for semiconductor structure fabrication | |
| JPH10270301A (ja) | レジストパターンの作成方法、寸法補正方法および寸法補正装置、ならびに半導体集積回路装置の製造方法 | |
| JPH0590387A (ja) | 処理装置 | |
| JPH02164050A (ja) | 半導体製造装置 |