JPS646547B2 - - Google Patents
Info
- Publication number
- JPS646547B2 JPS646547B2 JP55087329A JP8732980A JPS646547B2 JP S646547 B2 JPS646547 B2 JP S646547B2 JP 55087329 A JP55087329 A JP 55087329A JP 8732980 A JP8732980 A JP 8732980A JP S646547 B2 JPS646547 B2 JP S646547B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor region
- semiconductor
- region
- refractive index
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
- H10F39/186—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors having arrangements for blooming suppression
Landscapes
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】
本発明は素子間分離を確実に図つた簡易で実用
的な複合アレイ構造の半導体光検出器に関する。
的な複合アレイ構造の半導体光検出器に関する。
第１図はpin型フオトダイオードの基本構成を
示す断面模式図で、基板であるn+層１上にｉ層
としてのn-層２を形成しn-層２上にp+層３をエ
ピタキシヤル成長させたpin構造を有する。上記
p+層３は受光面として機能し、その表面に反射
防止膜４を形成し、またその周囲にAl電極リー
ド５を配設している。前記n-層２上の上記p+層
３の周囲にはチヤンネルストツパとしてのp+層
６が形成され、その表面にはパツシベーシヨンと
してのSiO2からなる絶縁膜７が形成されている。
また図中８は前記p+層１の裏面に蒸着等によつ
て形成されたTi―Pt―Au電極リードで、これら
の電極リード５，８間に負荷抵抗RLを介して逆
バイアス電圧VBが印加されている。この逆バイ
アスにより前記n-層２が空乏層化され、n+層１
とp+層３との間に高い電界が加えられている。
しかして前記反射防止膜４からp+層３を介して
入射された光n-層２にて吸収されて電子正孔対
を発生させ、これらの電子正孔対が上記電界によ
つて加速されることによつて、前記n+層１およ
p+層３にそれぞれ運ばれる。これによつて誘起
電流が生じ、負荷抵抗RLの両端に前記入射光に
比例した電位差が生じる。
示す断面模式図で、基板であるn+層１上にｉ層
としてのn-層２を形成しn-層２上にp+層３をエ
ピタキシヤル成長させたpin構造を有する。上記
p+層３は受光面として機能し、その表面に反射
防止膜４を形成し、またその周囲にAl電極リー
ド５を配設している。前記n-層２上の上記p+層
３の周囲にはチヤンネルストツパとしてのp+層
６が形成され、その表面にはパツシベーシヨンと
してのSiO2からなる絶縁膜７が形成されている。
また図中８は前記p+層１の裏面に蒸着等によつ
て形成されたTi―Pt―Au電極リードで、これら
の電極リード５，８間に負荷抵抗RLを介して逆
バイアス電圧VBが印加されている。この逆バイ
アスにより前記n-層２が空乏層化され、n+層１
とp+層３との間に高い電界が加えられている。
しかして前記反射防止膜４からp+層３を介して
入射された光n-層２にて吸収されて電子正孔対
を発生させ、これらの電子正孔対が上記電界によ
つて加速されることによつて、前記n+層１およ
p+層３にそれぞれ運ばれる。これによつて誘起
電流が生じ、負荷抵抗RLの両端に前記入射光に
比例した電位差が生じる。
ところで、複合アレイ構造のpin型フオトダイ
オードは第２図に示すようにp+層３を相互に離
間配置することにより素子間分離されている。と
ころがn-層２には前記逆バイアスが略一様に加
わる為に横方向分布の一様な電界が生じている。
これ故空乏層内に発生したキヤリア（正孔と電
子）は前記電界によつて加速されたドリフト電流
を生じることのみならず、横方向への拡散電流も
生じさせる。上記拡散電流は素子間距離を100μm
程度としたシリコンの場合、ドリフト電流に比較
して殆んど無視することができ、クロストークを
−20dB乃至−30dB程度に押えることができる。
即ち、電子および正孔はそれらの移動度をμo，
μp、拡散係数をDo，Dpとしたとき、 Do＝kT／ｑμo，Dp＝kT／ｑμp 但し、ｋ：ボルツマン定数 Ｔ：絶対温度 ｑ：電子の電荷量 なる関係を有するので、入射光が連続光でその光
吸収が表面からの距離に移存しないと考えられる
範囲では、キヤリアの拡散が両極性となるのでク
ロストークが小さい。然乍ら、p+−n-−n+型の
表面近傍では正孔だけが残存して横方向電界が生
じるのでクロストークが大きくなる虞れがある。
オードは第２図に示すようにp+層３を相互に離
間配置することにより素子間分離されている。と
ころがn-層２には前記逆バイアスが略一様に加
わる為に横方向分布の一様な電界が生じている。
これ故空乏層内に発生したキヤリア（正孔と電
子）は前記電界によつて加速されたドリフト電流
を生じることのみならず、横方向への拡散電流も
生じさせる。上記拡散電流は素子間距離を100μm
程度としたシリコンの場合、ドリフト電流に比較
して殆んど無視することができ、クロストークを
−20dB乃至−30dB程度に押えることができる。
即ち、電子および正孔はそれらの移動度をμo，
μp、拡散係数をDo，Dpとしたとき、 Do＝kT／ｑμo，Dp＝kT／ｑμp 但し、ｋ：ボルツマン定数 Ｔ：絶対温度 ｑ：電子の電荷量 なる関係を有するので、入射光が連続光でその光
吸収が表面からの距離に移存しないと考えられる
範囲では、キヤリアの拡散が両極性となるのでク
ロストークが小さい。然乍ら、p+−n-−n+型の
表面近傍では正孔だけが残存して横方向電界が生
じるのでクロストークが大きくなる虞れがある。
そこで例えば特開昭54−146681号公報等に第３
図に示す如き半導体構造を採用してクロストーク
を減少させることが提唱されている。即ち、この
素子構造は第３図に示すように表面側のp+層３
間にその逆導電性であるn+層９を設け、上述し
た横方向へ拡散するキヤリアを上記n+層９で捕
捉して再結合させてしまうようにしたものであ
る。この場合、n+層９にp+層３に比して正なる
バイアスを加えておけば、このバイアスにより形
成される電界によつて横方向に拡散しようとする
電荷の担体（電子およびホール）が素子内に引戻
される作用を受けるので、クロストークの大幅な
減少効果が期待できる。例えば素子間距離を
10μmとして波長632.8mmのHe―Neレーザ光を
1μmスポツトとして素子端部に入射した場合、隣
接素子に生じるクロストーク出力は高さ−23dB
程度となる。
図に示す如き半導体構造を採用してクロストーク
を減少させることが提唱されている。即ち、この
素子構造は第３図に示すように表面側のp+層３
間にその逆導電性であるn+層９を設け、上述し
た横方向へ拡散するキヤリアを上記n+層９で捕
捉して再結合させてしまうようにしたものであ
る。この場合、n+層９にp+層３に比して正なる
バイアスを加えておけば、このバイアスにより形
成される電界によつて横方向に拡散しようとする
電荷の担体（電子およびホール）が素子内に引戻
される作用を受けるので、クロストークの大幅な
減少効果が期待できる。例えば素子間距離を
10μmとして波長632.8mmのHe―Neレーザ光を
1μmスポツトとして素子端部に入射した場合、隣
接素子に生じるクロストーク出力は高さ−23dB
程度となる。
ところが光学的周波数分析装置等に要求される
仕様は、素子ピツチが数μm、クロストークが−
50dB以上と極めて厳しいものである。これを第
３図に示す構造にて満す場合にはn+層９を可能
な限り深くし、下層であるn+層１と結合せしめ
ることが望まれる。然乍ら、第１にn+層１迄到
達る波長の長い光はn+層１内にてキヤリアを発
生させるが、n+層１は殆んど無電界である為に
上記キヤリアが隣接素子に拡散して空乏層に入り
込む可能性が大きい。特に金の如きキヤリアキラ
ー物質を拡散させるにしても拡散係数が大きく、
そのプロフイールの制御が非常に困難であるか
ら、この手法を採用することは不適当である。第
２にn+層９とn+層１とを結合させるには、不純
物の選択拡散とエピタキシーを多数繰返して行な
うか、あるいはn-層２を予め薄くしておくかの
必要がある。ところが前者は製作プロセスが複雑
である上n-層２を汚染する虞れが大であり、ま
た後者は基板（n+層１）からのオートドーピン
グがある為に所望の高抵抗のn-層２が得難い等
の不具合があつた。これ故、上述したクロストー
クの小さい微小ピツチの複合アレイ構造仕様を満
たすことが難しかつた。
仕様は、素子ピツチが数μm、クロストークが−
50dB以上と極めて厳しいものである。これを第
３図に示す構造にて満す場合にはn+層９を可能
な限り深くし、下層であるn+層１と結合せしめ
ることが望まれる。然乍ら、第１にn+層１迄到
達る波長の長い光はn+層１内にてキヤリアを発
生させるが、n+層１は殆んど無電界である為に
上記キヤリアが隣接素子に拡散して空乏層に入り
込む可能性が大きい。特に金の如きキヤリアキラ
ー物質を拡散させるにしても拡散係数が大きく、
そのプロフイールの制御が非常に困難であるか
ら、この手法を採用することは不適当である。第
２にn+層９とn+層１とを結合させるには、不純
物の選択拡散とエピタキシーを多数繰返して行な
うか、あるいはn-層２を予め薄くしておくかの
必要がある。ところが前者は製作プロセスが複雑
である上n-層２を汚染する虞れが大であり、ま
た後者は基板（n+層１）からのオートドーピン
グがある為に所望の高抵抗のn-層２が得難い等
の不具合があつた。これ故、上述したクロストー
クの小さい微小ピツチの複合アレイ構造仕様を満
たすことが難しかつた。
本発明はこのような事情を考慮してなされたも
ので、その目的とするところは、微小ピツチで配
列された素子間のクロストークを十分に小さくす
ることのできる簡易で実用性の高い構造を有する
半導体光検出器を提供せんことにある。
ので、その目的とするところは、微小ピツチで配
列された素子間のクロストークを十分に小さくす
ることのできる簡易で実用性の高い構造を有する
半導体光検出器を提供せんことにある。
即ち本発明は空乏層から基板の表裏に向う電界
を形成せしめてキヤリアの捕捉再結合を効果的に
行なわせ、これによつて上記キヤリアの隣接素子
空乏層への流れ込みを阻止することによつて上述
した目的を効果的に達成したものである。
を形成せしめてキヤリアの捕捉再結合を効果的に
行なわせ、これによつて上記キヤリアの隣接素子
空乏層への流れ込みを阻止することによつて上述
した目的を効果的に達成したものである。
以下、図面を参照して本発明の実施例につき説
明する。
明する。
第４図は実施例の基本構成を示す断面模式図
で、第５図はその平面構成を示す模式図である。
一導電性の第１の半導体領域であるp+層１１上
には逆導電性の第２の半導体領域であるn-層１
２が形成されている。このn-層１２の表面には
第３の半導体領域であるp+層１３が相互に離間
して複数個、所定ピツチで配設形成されている。
つまり各p+層１３と前記p+層１１とはn-層１２
を介してそれぞれ対向配置された構成となつてい
る。しかして上記第２の半導体領域であるn-層
１２の表面には各p+層１３をそれぞれ囲んでn-
層１２の不純物濃度の約10倍の不純物濃度のn+
層１４が形成されている。またこのn+層１４の
表面および前記各p+層１３の表面にはそれぞれ
独立してAl電極リード１５，１６が設けられ、
更に前記第１の半導体領域であるp+層１１（基
板）の裏面にはTi―Pt―Au電極リード１７が配
設形成されている。前記各p+層１３はそれぞれ
受光素子を形成するもので、その表面には後述す
る反射防止膜１８がコーテイング形成されてい
る。尚、図中１９は上記電極リード１５，１６を
電気的分離し、各電極リード１５，１６をn+層
１４およびp+層１３に接続するコンタクトホー
ルを備えたSiO2等からなる絶縁層である。
で、第５図はその平面構成を示す模式図である。
一導電性の第１の半導体領域であるp+層１１上
には逆導電性の第２の半導体領域であるn-層１
２が形成されている。このn-層１２の表面には
第３の半導体領域であるp+層１３が相互に離間
して複数個、所定ピツチで配設形成されている。
つまり各p+層１３と前記p+層１１とはn-層１２
を介してそれぞれ対向配置された構成となつてい
る。しかして上記第２の半導体領域であるn-層
１２の表面には各p+層１３をそれぞれ囲んでn-
層１２の不純物濃度の約10倍の不純物濃度のn+
層１４が形成されている。またこのn+層１４の
表面および前記各p+層１３の表面にはそれぞれ
独立してAl電極リード１５，１６が設けられ、
更に前記第１の半導体領域であるp+層１１（基
板）の裏面にはTi―Pt―Au電極リード１７が配
設形成されている。前記各p+層１３はそれぞれ
受光素子を形成するもので、その表面には後述す
る反射防止膜１８がコーテイング形成されてい
る。尚、図中１９は上記電極リード１５，１６を
電気的分離し、各電極リード１５，１６をn+層
１４およびp+層１３に接続するコンタクトホー
ルを備えたSiO2等からなる絶縁層である。
しかして前記各電極リード１５，１６間にはそ
れぞれ負荷抵抗RLを介して逆バイアス電圧VBが
印加され、各p+層１３とn-層１２およびn+層１
４との間にp+−n-−n+形のフオトダイオード
（PD）が形成されている。また前記n+層１４と基
板であるp+層１１との間には電極リード１５，
１７を介して逆バイアスVcが印加され、各々ダ
イオードが形成されている。
れぞれ負荷抵抗RLを介して逆バイアス電圧VBが
印加され、各p+層１３とn-層１２およびn+層１
４との間にp+−n-−n+形のフオトダイオード
（PD）が形成されている。また前記n+層１４と基
板であるp+層１１との間には電極リード１５，
１７を介して逆バイアスVcが印加され、各々ダ
イオードが形成されている。
ところで前記n-層１２は、例えば基板である
p+層１１上にエピタキシヤル成長させて形成さ
れるものであるが、あるいは高抵抗ｎ型ウエハの
バルクをn-層１２として採用し、その両面をド
ーピングしてp+層１１，１３を形成して第４図
に示す構造を得たものであつてもよい。さて、前
記n+層１４は素子の高密度化の観点からみれば
素子間分離に必要な程度に出来るだけ幅が狭く、
またp+層１３に比較して深く形成されたもので
あることが望ましい。同時に前記逆バイアスVc
は、n-層１２内に形成される空乏層（図中破線
で示す）がp+層１１からn+層１４の下端に達す
る程度に幅広く形成されるように印加する。また
逆バイアスVBは、n-層１２内をp+層１３から伸
びた空乏層がp+層１１とp+層１３との間をパン
チスルーしてしまうことのないように低く設定す
る必要がある。
p+層１１上にエピタキシヤル成長させて形成さ
れるものであるが、あるいは高抵抗ｎ型ウエハの
バルクをn-層１２として採用し、その両面をド
ーピングしてp+層１１，１３を形成して第４図
に示す構造を得たものであつてもよい。さて、前
記n+層１４は素子の高密度化の観点からみれば
素子間分離に必要な程度に出来るだけ幅が狭く、
またp+層１３に比較して深く形成されたもので
あることが望ましい。同時に前記逆バイアスVc
は、n-層１２内に形成される空乏層（図中破線
で示す）がp+層１１からn+層１４の下端に達す
る程度に幅広く形成されるように印加する。また
逆バイアスVBは、n-層１２内をp+層１３から伸
びた空乏層がp+層１１とp+層１３との間をパン
チスルーしてしまうことのないように低く設定す
る必要がある。
かくしてこのようなバイアス設定を施せば、空
乏層内で入射光を吸収して発生した正孔は、その
ドリフトによつてp+層１１および各素子のp+層
１３にそれぞれ到達し、また両空乏層の間のn-
層１２で発生した正孔は上記何れかの空乏層に入
り、p+層１１又は１３に到達して再結合する。
あるいは水平方向へ拡散したキヤリアはn+層１
４に入つて再結合することになる。この為、上記
空乏層中のキヤリアの横方向の拡散、あるいは下
層部で発生したキヤリアの拡散の悪影響は殆んど
なくなる。これによつて各素子間は略完全に信号
分離され、ここにクロストークの非常に小さいア
レイ構造のフオトダイオードが得られる。特に素
子がシリコンである場合、波長λが0.7μm以下の
短波長光に対して吸収係数が大きい為、その効果
が大きい。また長波長光に対しても素子空乏層を
厚くするような製造上の工夫により十分なる作用
効果が奏せられる。
乏層内で入射光を吸収して発生した正孔は、その
ドリフトによつてp+層１１および各素子のp+層
１３にそれぞれ到達し、また両空乏層の間のn-
層１２で発生した正孔は上記何れかの空乏層に入
り、p+層１１又は１３に到達して再結合する。
あるいは水平方向へ拡散したキヤリアはn+層１
４に入つて再結合することになる。この為、上記
空乏層中のキヤリアの横方向の拡散、あるいは下
層部で発生したキヤリアの拡散の悪影響は殆んど
なくなる。これによつて各素子間は略完全に信号
分離され、ここにクロストークの非常に小さいア
レイ構造のフオトダイオードが得られる。特に素
子がシリコンである場合、波長λが0.7μm以下の
短波長光に対して吸収係数が大きい為、その効果
が大きい。また長波長光に対しても素子空乏層を
厚くするような製造上の工夫により十分なる作用
効果が奏せられる。
さて、前記p+層１３の表面は光入射面となり、
量子効率ηの向上を期待する場合には光学的に遮
蔽されていないことが必要である。しかもその表
面が無反射であることが上記量子効率ηの向上を
散乱光によるクロストークの減少の為に望まし
い。従つて例えば石黒浩二著「光学」共立全書，
PP169〜170（昭和42年８月10日発行：初版13版）
等に紹介されるように、p+層１３の屈折率をｎ
としたとき、その平方根n0（＝√）なる屈折率
を有し、検知対象とする光の波長λ0に対して厚み
がλ0／4n0なる透明な膜を反射防止膜１８として
コーテイングすれば良い。このような反射防止膜
１８を形成すれば、無反射条件を満たして素子の
量子効率ηの向上を図り、且つ散乱光による悪影
響を未然に防ぐことができる。
量子効率ηの向上を期待する場合には光学的に遮
蔽されていないことが必要である。しかもその表
面が無反射であることが上記量子効率ηの向上を
散乱光によるクロストークの減少の為に望まし
い。従つて例えば石黒浩二著「光学」共立全書，
PP169〜170（昭和42年８月10日発行：初版13版）
等に紹介されるように、p+層１３の屈折率をｎ
としたとき、その平方根n0（＝√）なる屈折率
を有し、検知対象とする光の波長λ0に対して厚み
がλ0／4n0なる透明な膜を反射防止膜１８として
コーテイングすれば良い。このような反射防止膜
１８を形成すれば、無反射条件を満たして素子の
量子効率ηの向上を図り、且つ散乱光による悪影
響を未然に防ぐことができる。
また前記n+層１４はキヤリアの再結合を促進
し、素子間分離特性の向上を図るものであるか
ら、不純物（ドナー）密度ができる限り高いこと
が望ましい。従つて例えばPSG（リンケイ酸ガラ
ス）やPOCl3（オキシ塩化リン）等を拡散源とし
て不純物注入を行なえば1019〜1020cm-3程度の濃
度を容易に得ることができるから、上記要求（仕
様）を十分に満足できる。更にはイオン注入法に
よりn+層１４を形成するのであれば、横方向の
拡散を小さくすることができる利点がある上、加
速電圧の可変によりn+層１４の深さを制御する
ことができる等の利点がある。また深さを十分深
く設定するには上記不純物ドーピングとエピタキ
シーを交互に複数回繰返すことによつて容易に達
せられるので、本構造の光検出器を実現すること
が容易であり、格別の製造上の工夫を要しない。
尚、n+層１４とn-層１２の不純物濃度の比を少
なくとも10倍以上に設定すれば、その作用効果が
顕著に生じる。かくしてここに、素子間のピツチ
を小さくし、且つ素子間分離を十分になし得る簡
易な構造の半導体光検出器が実現される。
し、素子間分離特性の向上を図るものであるか
ら、不純物（ドナー）密度ができる限り高いこと
が望ましい。従つて例えばPSG（リンケイ酸ガラ
ス）やPOCl3（オキシ塩化リン）等を拡散源とし
て不純物注入を行なえば1019〜1020cm-3程度の濃
度を容易に得ることができるから、上記要求（仕
様）を十分に満足できる。更にはイオン注入法に
よりn+層１４を形成するのであれば、横方向の
拡散を小さくすることができる利点がある上、加
速電圧の可変によりn+層１４の深さを制御する
ことができる等の利点がある。また深さを十分深
く設定するには上記不純物ドーピングとエピタキ
シーを交互に複数回繰返すことによつて容易に達
せられるので、本構造の光検出器を実現すること
が容易であり、格別の製造上の工夫を要しない。
尚、n+層１４とn-層１２の不純物濃度の比を少
なくとも10倍以上に設定すれば、その作用効果が
顕著に生じる。かくしてここに、素子間のピツチ
を小さくし、且つ素子間分離を十分になし得る簡
易な構造の半導体光検出器が実現される。
ところで、先の第３図に示した構造を例えば第
６図に示すように本発明に適用することも可能で
ある。即ち第３図においてp-層１０はイオン注
入等によつて形成することが可能である。つまり
特にp+層１３が薄くその周辺部に電界が集中し
て絶縁破壊をおこす可能性がある場合に適用でき
る。例えばp-層１０をp+層１３よりも深くし、
且つn+層１４よりも浅く形成すれば隣接素子と
の電気的な遮断を行なわしむることができ、また
その接合面をn+層１４とp-層１０との界面とす
ることができるので急峻な接合部分がなくなるの
で絶耐圧の向上を図ることができる。従つて第６
図に示すようにp+層１３とn+層１４との間に第
５の半導体領域としてのp-層１０を形成し、そ
の不純物濃度をn-層１２より高く、且つp+層１
３に比して少なくとも1/5以下に定めれば先の実
施例と同様の効果が期待できる。またp-層１０
中の空乏層がp+層１３の周囲に到達する程度に
逆バイアスVcを印加しておけばよい。
６図に示すように本発明に適用することも可能で
ある。即ち第３図においてp-層１０はイオン注
入等によつて形成することが可能である。つまり
特にp+層１３が薄くその周辺部に電界が集中し
て絶縁破壊をおこす可能性がある場合に適用でき
る。例えばp-層１０をp+層１３よりも深くし、
且つn+層１４よりも浅く形成すれば隣接素子と
の電気的な遮断を行なわしむることができ、また
その接合面をn+層１４とp-層１０との界面とす
ることができるので急峻な接合部分がなくなるの
で絶耐圧の向上を図ることができる。従つて第６
図に示すようにp+層１３とn+層１４との間に第
５の半導体領域としてのp-層１０を形成し、そ
の不純物濃度をn-層１２より高く、且つp+層１
３に比して少なくとも1/5以下に定めれば先の実
施例と同様の効果が期待できる。またp-層１０
中の空乏層がp+層１３の周囲に到達する程度に
逆バイアスVcを印加しておけばよい。
また本発明は、次のように変形して実施するこ
とができる。先の実施例においてn-層１２の空
乏層がp+層１１とp+層１３との間をパンチスル
ーしない程度にそのバイアス条件が設定されるこ
とを述べた。この場合、２つの空乏層間の領域は
各素子の信号電流の通路として機能し、直列抵抗
として作用して出力信号を低下させる虞れがあ
る。従つて例えば第７図に示すように上記空乏層
間の領域の不純物濃度を少なくとも５倍以上に高
くして抵抗を下げることが有用である。即ち、こ
のように空乏層間の領域２０の不純物濃度を高め
るには、例えばn-層１２のエピタキシヤル成長
を行なつたウエハ表面に砒素（As）やアンチモ
ン（Sb）のようにリン（Ｐ）に比して拡散係数
の小さいｎ形の不純物を拡散し、しかる後所定領
域にリン（Ｐ）の選択的ドーピングおよびエピタ
キシーを交互に繰返して行なつてn+層１４を形
成し、その後p+層１３をドーピング形成すれば
本構造を構成することができる、尚、必要に応じ
てp-層１０をドーピング形成しても差支えない。
とができる。先の実施例においてn-層１２の空
乏層がp+層１１とp+層１３との間をパンチスル
ーしない程度にそのバイアス条件が設定されるこ
とを述べた。この場合、２つの空乏層間の領域は
各素子の信号電流の通路として機能し、直列抵抗
として作用して出力信号を低下させる虞れがあ
る。従つて例えば第７図に示すように上記空乏層
間の領域の不純物濃度を少なくとも５倍以上に高
くして抵抗を下げることが有用である。即ち、こ
のように空乏層間の領域２０の不純物濃度を高め
るには、例えばn-層１２のエピタキシヤル成長
を行なつたウエハ表面に砒素（As）やアンチモ
ン（Sb）のようにリン（Ｐ）に比して拡散係数
の小さいｎ形の不純物を拡散し、しかる後所定領
域にリン（Ｐ）の選択的ドーピングおよびエピタ
キシーを交互に繰返して行なつてn+層１４を形
成し、その後p+層１３をドーピング形成すれば
本構造を構成することができる、尚、必要に応じ
てp-層１０をドーピング形成しても差支えない。
このような第７図に示す構造を採用すれば、２
つの空乏層の伸びが上述した高不純物領域に達し
て低下するので前記したパンチスルーが効果的に
防止される。従つてパンチスルーによる素子機能
の破壊を招くことなしに、隣接素子間のクロスト
ークの大幅な減少を図ることができ、その効果は
非常に大きい。
つの空乏層の伸びが上述した高不純物領域に達し
て低下するので前記したパンチスルーが効果的に
防止される。従つてパンチスルーによる素子機能
の破壊を招くことなしに、隣接素子間のクロスト
ークの大幅な減少を図ることができ、その効果は
非常に大きい。
尚、上記各実施例はフオトダイオード（PD）
を対象として説明したが、第８図に示す如く、フ
オトトランジスタに適用することもできる。第８
図中２１は、ｐ層１３中に設けらたn+層で、こ
のn+層２１、p+層１３、n+層１４によつてn+−
p+−n+型のフオトトランジスタが構成される。
またこのようにフオトトランジスタを構成するこ
とのみならず、同一ペレツト上に増幅素子やスイ
ツチング素子、更には変調素子等をモノリシツク
に同時形成することも勿論可能である。またペレ
ツト上に入射光の導波路を形成した構造の光検出
器に適用することも可能であり、複数の受光素子
の配列構成等は仕様に応じて定めればよい。また
反対極性の半導体仕様であつても勿論よい。要す
るに本発明はその要旨を逸脱しない範囲で種々変
形して実施することができる。
を対象として説明したが、第８図に示す如く、フ
オトトランジスタに適用することもできる。第８
図中２１は、ｐ層１３中に設けらたn+層で、こ
のn+層２１、p+層１３、n+層１４によつてn+−
p+−n+型のフオトトランジスタが構成される。
またこのようにフオトトランジスタを構成するこ
とのみならず、同一ペレツト上に増幅素子やスイ
ツチング素子、更には変調素子等をモノリシツク
に同時形成することも勿論可能である。またペレ
ツト上に入射光の導波路を形成した構造の光検出
器に適用することも可能であり、複数の受光素子
の配列構成等は仕様に応じて定めればよい。また
反対極性の半導体仕様であつても勿論よい。要す
るに本発明はその要旨を逸脱しない範囲で種々変
形して実施することができる。
以上詳述したように本発明に係る半導体構造
は、素子間の配列ピツチを狭くすることができ、
且つ素子間のクロストークを十分に低減すること
ができる。その上、素子に入射光の波長選択性を
持たせることができ、特にSi素子の場合には短波
長側に検出感度のピークを設定することができ
る。また特殊な場合には視感度曲線に特性を近付
けることができるのでその利点は絶大である。従
つて画像フアイルメモリやフアクシミリ送信部等
のセンサとして有用であり、更に分光光検出器等
への応用も可能である等、実用的利点が極めて大
きく、前述した目的を効果的に達成することがで
きる。
は、素子間の配列ピツチを狭くすることができ、
且つ素子間のクロストークを十分に低減すること
ができる。その上、素子に入射光の波長選択性を
持たせることができ、特にSi素子の場合には短波
長側に検出感度のピークを設定することができ
る。また特殊な場合には視感度曲線に特性を近付
けることができるのでその利点は絶大である。従
つて画像フアイルメモリやフアクシミリ送信部等
のセンサとして有用であり、更に分光光検出器等
への応用も可能である等、実用的利点が極めて大
きく、前述した目的を効果的に達成することがで
きる。
第１図はpin型フオトダイオードの基本構成を
示す模式図、第２図は素子間分離の簡単な一例を
示す図、第３図は素子間分離を図つた従来構造の
一例を示す構成図、第４図は本発明の一実施例を
示す断面構成図、第５図は実施例の平面構成図、
第６図〜第８図はそれぞれ本発明の別の実施例を
示す断面構成図である。 １１……p+層（第１の半導体領域）、１２……
n-層（第２の半導体領域）、１３……p+層（第３
の半導体領域）、１４……n+層（第４の半導体領
域）、１５，１６，１７……電極リード、１８…
…反射防止膜、１９……絶縁層、２０……高濃度
領域（空乏層間領域）、２１……n+層、１０……
p-層（高濃度領域）。
示す模式図、第２図は素子間分離の簡単な一例を
示す図、第３図は素子間分離を図つた従来構造の
一例を示す構成図、第４図は本発明の一実施例を
示す断面構成図、第５図は実施例の平面構成図、
第６図〜第８図はそれぞれ本発明の別の実施例を
示す断面構成図である。 １１……p+層（第１の半導体領域）、１２……
n-層（第２の半導体領域）、１３……p+層（第３
の半導体領域）、１４……n+層（第４の半導体領
域）、１５，１６，１７……電極リード、１８…
…反射防止膜、１９……絶縁層、２０……高濃度
領域（空乏層間領域）、２１……n+層、１０……
p-層（高濃度領域）。
Claims (1)
- 【特許請求の範囲】 １ 一導電性の第１の半導体領域上に形成された
逆導電性の第２の半導体領域と、上記第１の半導
体領域と同一導電性を有し、前記第２の半導体領
域の表面に配列形成されてその表面を受光面とし
た複数の第３の半導体領域と、前記第２の半導体
領域と同一導電性で前記第２の半導体領域よりも
不純物濃度が高く、前記第３の半導体領域をそれ
ぞれ囲んで前記第２の半導体領域の表面に設けら
れた第４の半導体領域とを具備し、上記第１の半
導体領域と第４の半導体領域との間、および前記
第３の半導体領域と第４の半導体領域との間にそ
れぞれ逆バイアスを印加したことを特徴とする半
導体光検出器。 ２ 第３の半導体領域は、少なくともその表面を
第３の半導体領域の屈折率の平方根に略等しい屈
折率npを有し、所望受光波長λpに対して略λp／
4npなる厚みをなす透明膜でコーテイングしたも
のである特許請求の範囲第１項記載の半導体光検
出器。 ３ 第４の半導体領域は、第２の半導体領域の10
倍以上の不純物濃度を有し、上記第２の半導体領
域に不純物ドーピングおよびエピタキシを交互に
繰返して形成したものである特許請求の範囲第１
項記載の半導体光検出器。 ４ 第２の半導体領域は、その表面の第３および
第４の半導体領域の間に、第３の半導体領域より
深く、且つ第４の半導体領域より浅い領域に前記
第３の半導体領域と同一導電性の不純物濃度が1/
５以下の層を形成したものである特許請求の範囲
第１項記載の半導体光検出器。 ５ 第３の半導体領域は、第２の半導体領域の表
面に島状に複数個形成されてアレイ構造をなすも
のである特許請求の範囲第１項記載の半導体光検
出器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8732980A JPS5712571A (en) | 1980-06-27 | 1980-06-27 | Semiconductor photodetector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8732980A JPS5712571A (en) | 1980-06-27 | 1980-06-27 | Semiconductor photodetector |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5712571A JPS5712571A (en) | 1982-01-22 |
| JPS646547B2 true JPS646547B2 (ja) | 1989-02-03 |
Family
ID=13911824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8732980A Granted JPS5712571A (en) | 1980-06-27 | 1980-06-27 | Semiconductor photodetector |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5712571A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6138529A (ja) * | 1984-07-31 | 1986-02-24 | Shimadzu Corp | フオトダイオ−ドアレイセンサ− |
| JPS6166440U (ja) * | 1984-10-08 | 1986-05-07 | ||
| JPH0644618B2 (ja) * | 1986-04-03 | 1994-06-08 | 日産自動車株式会社 | 半導体受光装置 |
| JPH04246860A (ja) * | 1991-02-01 | 1992-09-02 | Fujitsu Ltd | 光電変換装置 |
| JPH11230784A (ja) * | 1998-02-12 | 1999-08-27 | Hamamatsu Photonics Kk | 光学式エンコーダ |
| WO2009151649A2 (en) | 2008-06-13 | 2009-12-17 | Parrella Michael J | System and method of capturing geothermal heat from within a drilled well to generate electricity |
| US8534069B2 (en) | 2008-08-05 | 2013-09-17 | Michael J. Parrella | Control system to manage and optimize a geothermal electric generation system from one or more wells that individually produce heat |
| US9423158B2 (en) | 2008-08-05 | 2016-08-23 | Michael J. Parrella | System and method of maximizing heat transfer at the bottom of a well using heat conductive components and a predictive model |
| JP4927136B2 (ja) * | 2009-09-03 | 2012-05-09 | 株式会社九州パワーサービス | 地熱発電装置 |
| CN102569310B (zh) * | 2010-12-31 | 2015-05-13 | 重庆鹰谷光电有限公司 | 无盲区、无光电串扰的硅象限光电探测器制作方法 |
| JP5917352B2 (ja) * | 2012-01-10 | 2016-05-11 | ジャパン・ニュー・エナジー株式会社 | 蒸気発生システム、地熱発電システム、蒸気発生方法及び地熱発電方法 |
-
1980
- 1980-06-27 JP JP8732980A patent/JPS5712571A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5712571A (en) | 1982-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5049962A (en) | Control of optical crosstalk between adjacent photodetecting regions | |
| EP0043734B1 (en) | Avalanche photodiodes | |
| EP0068652B1 (en) | Photo diodes | |
| EP0156156A1 (en) | Avalanche photodiodes | |
| US4213138A (en) | Demultiplexing photodetector | |
| KR950003950B1 (ko) | 수광소자 | |
| KR20080064761A (ko) | 반도체 장치 | |
| JPS646547B2 (ja) | ||
| JPH0732263B2 (ja) | ヘテロ接合フォトダイオードアレイ | |
| JPS60143668A (ja) | カラ−用イメ−ジセンサ | |
| US4323911A (en) | Demultiplexing photodetectors | |
| KR950004550B1 (ko) | 수광소자 | |
| US4488163A (en) | Highly isolated photodetectors | |
| JPH038117B2 (ja) | ||
| JP3108528B2 (ja) | 光位置検出半導体装置 | |
| EP0616374B1 (en) | A semiconductor light detecting device | |
| US7214971B2 (en) | Semiconductor light-receiving device | |
| JP2633234B2 (ja) | 光半導体素子 | |
| US4157560A (en) | Photo detector cell | |
| JPH07105522B2 (ja) | 半導体装置 | |
| KR940001293B1 (ko) | 반도체 광 검출장치 | |
| JP3238823B2 (ja) | 受光素子 | |
| JPH0157509B2 (ja) | ||
| JPH0494579A (ja) | 半導体受光装置 | |
| JPH06252436A (ja) | 受光素子 |