JPS64712B2 - - Google Patents

Description

【発明の詳細な説明】

本発明はグラフイツクデイスプレイの画面反転
方式に関するものである。 グラフイツクデイスプレイ例えばテレビゲーム
機は、CRTに画像を表示し、外部操作部材で画
像を動かしてゲームを行なうようになつている。
このテレビゲーム機には、縦型（アツプライト
型）とテーブル型とがある。 テーブル型テレビゲーム機では、画面を反転し
てテーブルの内側からゲームを行なうことができ
るようになつている。 この画面反転は、CRTの上下に配された２個
の垂直偏向コイルと、左右に配された２個の水平
偏向コイルとに印加される電圧をそれぞれ切り換
えてラスタを逆に描かせることにより行なつてい
る。しかしこの画面反転方式では、高圧の偏向電
圧をリレーで切り換えているため、このリレーの
接点がすぐに破損してしまうという難点がある。 本発明は上記欠点を解決するものであり、表示
RAMからパターンデータを読み出す際に、逆に
読み出すことによつて画面を反転させることがで
きるようにした画面反転方式を提供することを目
的とするものである。 本発明においては、CRTの他に発光体を多数
並設したデイスプレイ等にも利用することができ
る。 以下、図面を参照して本発明の実施例について
詳細に説明する。 第１図は本案装置の概略を示すブロツク図であ
る。ROM１には、テレビゲームのプログラムが
書き込まれている。このROM１を他の回路と離
して別の基板上に設け、これをコネクタ等で着脱
自在にすれば、ROM基板を取り換えるだけで別
のゲームを行なうことが可能である。 ROM２は、データを一時記憶させておくもの
である。CPU３は、ROM１に書かれたプログラ
ムを遂次実行し、データの処理を行なつたり、
CRUデコード部４との間でのデータのやりとり
を制御する。 CRU（ブラウン管）５は、１フレームが256本
の走査線で構成され、各走査線は256個のドツト
を含んでいる。したがつてCRT５の表示画面は、
走査線方向であるＸ方向に256、走査線方向と直
角なＹ方向に256、総計65536ドツトで１フレーム
を表示する。 これらの各ドツトに表示されるデータは、表示
RAM６に書き込まれている。表示RAM６は、
カラー表示を行なうためにプレーンが３組設けら
れている。表示RAM６の各プレーンには、８ビ
ツトのダイナミツクRAMが用いられており、少
なくとも8192個のアドレスがある。CRT５の表
示画面で考えると、Ｘ方向に32、Ｙ方向に256と
なり、これで区画したブロツク毎にアドレツシン
グされている。すなわち、Ｘ方向の位置を示す５
ビツトと、Ｙ方向の位置を示す８ビツトで表示
RAM６のアドレスが指定される。 前記表示RAM６に書かれているデータは、１
バイト毎に読み出され、並一直変換回路７に送ら
れる。この並一直変換回路７は、３組のパラレル
ラツチ回路から構成され、この各パラレルラツチ
回路は表示RAM６から転送されてきた１バイト
（８ビツト）のデータをラツチし、タイミングモ
ジユール８からの信号Ａによつて順次送り出して
直列信号に変換する。３組のパラレルラツチ回路
からそれぞれ出力された信号は、カラー変換用
PROMに入力され、ここでCRUデコード部４か
ら入力された３ビツトのカラーコード信号Ｂによ
り、青色、緑色、赤色の３色のカラービデオ信号
Ｃに変換される。この３色のカラービデオ信号Ｃ
と、同期回路９からの同期信号ＤとがCRT５に
入力され、表示画面にカラー画像を表示する。 パターンROM１０には、CRTに表示される
個々の画像パターン（例えば飛行機、自動車、ピ
ンポン玉）が転送順に書き込まれている。このパ
ターンROM１０には、８ビツトのEP−ROMが
用いられており、各バイト毎にアドレツシングさ
れている。 このパターンROM１０は、パターンROMア
ドレスカウンタ１１からのアドレス信号Ｅで読み
出すべきアドレスが指定される。このアドレス信
号Ｅは、13ビツトのコード信号である。読み出さ
れた８ビツトのデータＦは、シフタ１２を介して
表示RAMアドレスカウンタ１３で指定された表
示RAM６のアドレスに書き込まれる。 前記表示RAM６への書き込みは、バイト（８
ビツト）単位であるから、画像パターンの書込み
がバイト単位になつてしまう。そこで前記シフタ
１３を設けて、バイト内でのデータの位置を変え
るとともに、シフト量に応じて、前半と後半とに
分けて２度書きすることにより、画像パターンの
ドツト単位の移動を可能にしている。 前記パターンROMアドレスカウンタ１１に
は、CRUデコード部４から13ビツトのパターン
ROMスタートアドレス信号Ｇと、１ビツトのア
ドレスフイツクス信号Ｈとが入力され、またレン
グスカウンタ１４からの初期値セツト信号Ｉが入
力される。この初期値セツト信号Ｉは、表示
RAM６の書込みが２度書きであるため、パター
ンROMアドレスカウンタ１１と表示RAMアド
レスカウンタ１３に、ラツチされていた初期値を
再ロードするために用いられる。前記パターン
ROMスタートアドレス信号Ｇは、書き込みを行
なう画像パターンを記録したパターンROMの先
頭アドレスを指定し、レングスカウンタ１４から
のクロツク信号Ｊ（H4クロツク信号）Ｊによつて
カウントアツプし、パターンROM１０のデータ
を読み出す。パターンROMアドレスフイツクス
信号Ｈは、これが「１」のときにパターンROM
アドレスカウンタ１１の動作を停止し、そして
「０」のときにカウント動作を行なう。したがつ
て、画面を消去するときには、ブランクになつて
いるパターンROM１０のアドレスを指定し、パ
ターンROMアドレスフイツクス信号Ｈを「１」
にしておく。 表示RAMアドレスカウンタ１３は、書込時に
表示ROM６のアドレスを指定する。この表示
RAMアドレスカウンタ１３は、パターンROM
１０に書き込まれている画像パターンを表示
RAM６に書き込む際に、その書込む位置（アド
レス）を指定する。そしてこの書込時に、CRU
デコード部４から、先頭アドレスを指定する表示
RAMスタート信号Ｋと、二度書きであるため、
元のアドレスにスツトするための初期値セツト信
号Ｉも入力される。前記表示RAMスタートアド
レス信号ＫはCRUデコード部４から16ビツトで
出力され、そのうちの13ビツトが用いられ、残り
の３ビツトはシフタ１２に送られてビツト単位の
移動に使用される。 レングスカウンタ１４は、CRT５に表示され
る個々の画像パターンの大きさを指定するもので
あり、バイト数をカウントするＸカウンタと走査
線数をカウントするＹカウンタから構成されてい
る。このレングスカウンタ１４には、CRUデコ
ード部４から８ビツトのＸレングス信号Ｌと、８
ビツトのＹレングス信号Ｍとが入力される。また
CRUデコード部４から書込開始を指定するロー
ド信号Ｎが入力される。このレングスカウンタ１
４からは、指定された画像パターン（例えば一台
の自動車）の書込完了を示すBUSY信号Ｏが出
力され、この信号ＯがCRUデコード部４と表示
RAMカウンタ１５に送られる。 前記表示RAMカウンタ１５は、タイミングモ
ジユール８のクロツク信号ＰとCRUデコード部
４からのプレーンセレクト信号Ｑとを入力し、チ
ツプイネーブル信号Ｒとライトイネーブル信号Ｓ
とデータセツト信号Ｔを作る。チツプイネーブル
信号Ｒ、ライトイネーブル信号Ｓデータセツト信
号Ｔは、10、8MHz、５、4MHz、H1、H2を２進
→８進デコーダで分周して作られる。 チツプイネーブル信号Ｑは、表示モード時に、
３種類の表示RAM６の全てに出力されるが、書
込みモード時においては、プレーンセレクトが
「０」に指定されたプレーンの表示RAM６にの
み出力される。 ライトイネーブル信号Ｓは、書込モードと書込
み状態か否かでNANDをとり、として出力す
る。なお、アクセス可能な表示RAM６のアドレ
スは、2¹³であるから、表示RAMアドレスカウン
タ１３の2¹⁴のビツトが「１」になつたときに、
ライトイネーブルＳを止めて書込みを禁止する。 前記タイミングモジユール８は、10、8MHz、
５、4MHz、H1（２、7MHz）、H2、H4、H8、
H16、H32、H64、H128、V1、V2、V8、V16、
V32、V64、V128、のクロツク信号を出力する。
これらのクロツク信号は、10、8MHzの原発振を
１／２ずつ分周することによつて作られる。 表示・書込セレクタ１６は、タイミングモジユ
ール８からのクロツク信号H4によつて表示と書
込みの２種類のモードに切り換える。表示モード
のときには、タイミングモジユール８で指定され
たアドレス信号Ｕにより表示RAM６のアドレス
を指定し、これに書き込まれているデータを読み
出してCRT５に表示する。書込モードのときに
は、表示RAMアドレスカウンタ１３で指定され
たアドレス信号Ｖにより書込むべき表示RAM６
のアドレスを指定し、このアドレスにパターン
ROM１０からのデータを書き込む。 したがつて、書込時にはCRUデコード部４か
らのアドレス信号Ｖによつて画像パターンのデー
タを所望のアドレスに書き込み、読出時にはタイ
ミングモジユール８からのアドレス信号Ｕによつ
て表示RAM６の全てのアドレスをアドレツシン
グする。 テーブルタイプのテレビゲーム機では、テーブ
ルの両側にゲーム者がいるため、テレビ画面を反
転させる必要がある。これは、CRUデコード部
４からの反転信号Ｗを用い、表示RAMアドレス
カウンタ１３のアドレスを反転させ、かつ表示に
当つては並一直変換回路７での読出しを逆に、す
なわち最下位ビツトから読み出すことにより、画
像反転を行なうことができる。 第２図は本発明の要部を示すブロツク図であ
る。パターンROM１０から読み出したデータ
は、８個のシフトレジスタ１２ａ〜１２ｈに入力
され、その入力信号を選択することにより、デー
タがシフトされる。ビツト単位でシフトされたデ
ータは、チツプイネーブル信号Ｒによつて選択さ
れた３種類の表示RAMプレーン６ａ，６ｂ，６
ｃのいずれか１つに入力される。そして表示
RAMプレーン６ａ〜６ｃのアドレスは、表示・
書込セレクタ１６で選択されたアドレス信号Ｖで
指定される。なお書込時にはライトイネーブル信
号Ｓが「０」になり、表示時にはこれが「１」に
なる。 表示RAMスタートアドレス信号Ｋは、16ビツ
トであり、そのうちの３ビツトでデータビツト単
位の移動を行なう。すなわち、この３ビツトの信
号は、シフタ１２ａ〜１２ｈと、ROM２０の論
理表は次に示されている

【表】 このROM２０によつて、データの前半部と後
半部に２分される。すなわち、表示RAMスター
トアドレス信号Ｋのうち３ビツトの信号が「111」
のときには、ビツト単位の移動は行なわず、その
まま表示RAM６に書き込まれ、そして「000」
のときには移動が最も大きく、表示RAM６のス
タートアドレスには、データの最初の１ビツト分
が書き込まれ、そして残りは「256」だけずれた
アドレスに書き込まれる。 後述する1/2分周器３２の出力信号Ｘは、その
出力が１回目の書込時に「１」になり、２回目に
「１」「０」になる。BUSY信号Ｏは、書込時に
「１」となり、またH4クロツク信号は書込時に
「０」になる。 したがつて、８ビツトのうち後３ビツト分を表
示RAM６の256だけずれたアドレスに書き込む
場合は、ROM２０の出力端子Ｄ１〜Ｄ５が
「１」に、Ｄ６〜Ｄ８が「０」になるから、NOR
ゲート２１ａ〜２１の出力が「１」になり、
NORゲート２１ｆ〜２１ｈの出力が「０」にな
る。なお図面ではNORゲート２１ｂ〜２１ｇが
省略されている。この結果、チツプイネーブル信
号Ｒで選択された表示RAMプレーン例えば６ａ
のうち、NORゲート２１ｆ〜２１ｈが接続され
たチツプだけが最初に書込みが可能になる。そし
て、このときに、シフタ１２ａ〜１２ｈにより、
パターンROM１０の８ビツトのデータは、５番
目の入力端子を選択することによつて第３図のよ
うにシフトされている。すなわちシフタ１２ａの
出力が「０」、シフタ１２ｂが「０」、シフタ１２
ｃが「１」、シフタ１２ｄが「０」、シフタ１２ｅ
が「０」、シフタ１２ｇが「１」、シフタ１２ｈが
「１」になつている。 そこで、第１回目の書込みに際し、シフタ１２
ｄ〜１２ｈの出力が表示RAMプレーン６ａの所
定のチツプに書き込まれる。第２回目の書込みに
際しては、表示RAMプレーン６ａの々アドレス
が「256」だけ移動し、同時に1/2分周器３２の出
力信号Ｘが「０」になるから、NORゲート２１
ａ〜２１Ｃの出力が「０」になり、これに接続さ
れたチツプだけにシフタ１２ａ〜１２ｃの出力が
書き込まれる。これにより、バイト単位に記憶さ
れていたデータが、ビツト単位にシフトされて表
示RAM６に書き込まれる。 各表示RAMプレーン６ａ〜６ｃに書き込まれ
たデータはH4クロツク信号による読出しモード
時に、読み出され並一直変換回路７ａ〜７ｃにそ
れぞれ入力された後、直列信号に変換されて出力
される。この直列信号は、カラー変換用ROM２
２に入力され、ここでカラービデオ信号Ｃに変換
される。このカラー変換用ROM２２のコード表
は第２表に示されている。

【表】 ここでカラービデオ信号Ｂによつて表示される
色はつぎの通りである。

【表】 前記カラーコード信号Ｂは、CRUデコード部
４でラツチされているため、表示RAM６の出
力、すなわちどの表示RAMプレーンから出力さ
れるかによつて色相が決まつている。 画面の色相を変化させるときには、他のカラー
コード信号Ｂが出力されるから、同じ表示RAM
プレーンからの出力であつても色相が変化する。
したがつて同一の画像であつても、カラーコード
信号Ｂによつて別の色相となる。 カラー変換用ROM２２から出力されたカラー
ビ信号は、レジスタ２３にラツチされ、ドツト信
号に同期して作動するシフトレジスタ２４を介し
てCRT５に送られる。 テーブルタイプのものでは、テーブルの両側に
ゲーム者がいるため、画面を反転させて表示する
必要がある。そこで書込時にはそのまま書込み、
読出時にのみ逆に読み出して画面反転を行なつて
いる。 このため、複数の排他的ORゲートを用いた反
転信回路２４が設けられており、読出時のアドレ
スが反転される。さらに、並一直変換回路７ａ〜
７ｃに反転信号Ｗが入力され、下位ビツトから上
位ビツトへ向つて順次読み出す。この結果、画面
上で180゜ずれた対称位置にドツトが表示される。 第４図はレングスカウンタ部のブロツク図であ
る。走査線数をカウントするＹレングスカウンタ
３０はCRUデコード部４からのＹレングス信号
Ｍが入力され、H4クロツク信号Ｍで減算する。
このＹレングスカウンタ３０が零になると、遅延
された初期値セツト信号（ロード信号）ＩがＹレ
ングスカウンタ３０に入力され、再びＹレングス
信号Ｍがセツトされる。 前記Ｙレングスカウンタ３０が零になると、減
算信号が1/2分周器３２に入力される。この1/2分
周器３２の出力信号Ｘは、バイト数をカウントす
るＸレングスカウンタ３３の減算用端子に入力さ
れる。したがつてＹレングスカウンタ３０が２回
零になると、Ｘレングスカウンタ３３が１つ減算
される。 Ｘレングスカウンタ３３は、Ｘレングス信号Ｌ
を入力する。このＸレングスカウンタ３３を作動
させるロード信号Ｎは、フリツプフロツプ３４に
入力され、これをセツト状態にする。このフリツ
プフロツプ３４がセツトされると、出力端子Ｑか
ら書込中を示すBUSY信号Ｏが出力される。 ＹおよびＸレングスカウンタ３０と３３とが零
になつて、画像パターン例えば１台の自動車を表
示RAM６の所望のアドレスに書き込むと、
NANDゲート３５が「１」になるから、フリツ
プフロツプ３４がリセツトされる。 第５図は表示RAMアドレスカウンタ部のブロ
ツク図である。表示RAMスタートアドレス信号
Ｋは、セレクタラツチ４０を経て表示RAMアド
レスカウンタ１３に入力される。この表示RAM
アドレスカウンタ１３は、H4クロツク信号によ
つて減算される。 全加算器４１は、1/2分周器３２の出力信号Ｘ
の立上りによつて、表示RAMアドレスカウンタ
１３の内容から全走査線数である「256」を減算
する。信号Ｘの立上り時以外のときには、カウン
タの内容をセレクタラツチ４０に入力する。そし
て表示RAMアドレスカウンタ１３は、前記遅延
回路３１から遅延されたロード信号Ｉによつてセ
レクタラツチ４０のアドレスを入力する。なお、
セレクタラツチ４０は、最切にCRUデコード部
４からのスタートアドレス信号Ｋを通し、つぎは
全加算器４１からの信号を通すように切り換わ
る。 第６図はパターンROMアドレスカウンタ部の
ブロツク図である。パターンROMスタートアド
レス信号Ｇは、セレクタラツチ５０を経てパター
ンROMアドレスカウンタ１１に入力され、H4ク
ロツク信号によつて減算される。そしてＹレング
スだけ減算されると、その内容がゲート回路５１
を介してセレクタラツチ５０にラツチされ、ロー
ド信号ＩによつてパターンROMアドレスカウン
タ１１に読み込まれる。 ゲート回路５１は、1/2分周器３２からの出力
信号Ｘの立ち下がりで開く。一方前記全加算回路
４１は、出力信号Ｘの立上りで「256」の減算を
行なう。したがつて表示RAMアドレスカウンタ
１３とパターンROMアドレスカウンタ１１は、
あるアドレス区間を２度に亘つてアドレツシング
するが、次のアドレス区間への移動は交互に行な
われる。 第７図は表示RAMのタイミングチヤートを示
すものであり、H4クロツク信号が「０」のとき
に、タイミングモジユール８のクロツク信号で指
定された表示RAM６のデータが読み出され、こ
の８ビツトのデータが直列信号に変換されCRT
５に送られる。 第８図は書込みのためのワード構成を示すもの
である。１ワードは16ビツトからなり、これらは
ROM１に記憶されている。書込時に、まずａに
示すプレーンセレクトＱと、パターンROMスタ
ートアドレス信号Ｇとを組み合わせたデータが出
力され、つぎにｂに示す表示RAMスタートアド
レスＫを示すデータが出力され、書込みを開始す
るアドレスが指定される。最後にｃに示すような
表示RAM６へ書き込むべき大きさを示すXYレ
ングスが出力される。 第９図ないし第１１図は、パターンROM１０
に記憶されている画像パターンのデータを表示
RAM６に書き込む場合を示すものである。第８
図に示すように、パターンROMスタートアドレ
ス信号Ｇと、表示RAMスタートアドレス信号
Ｋ、およびレングス信号Ｌ，Ｍが与えられると、
パターンROM１０と表示RAM６とのアドレス
が特定される。 ここでは、パターンROM１０のアドレスＮ〜
Ｎ＋９までに記憶されている５ライン２バイトの
データを、表示RAM６のアドレスＭをスタート
アドレスとして５ビツトずらして書き込む場合に
ついて説明する。なお、画像パターンの大きさを
示す５ライン２バイトのデータはレングス信号
Ｌ，Ｍで指定される。 表示RAMスタートアドレス信号Ｋの第９ビツ
トから第11ビツトはシフト信号として用いられ、
アドレスＭにおけるビツト単位の移動に用いられ
る。このシフト信号によりアドレスＮのデータが
５ビツトだけシフトされ、実線で示した上位３ビ
ツトのデータが、表示RAM６のアドレスＭの下
位３ビツトに書き込まれる。そしてH4クロツク
信号によつて表示RAMアドレスカウンタ１３と
パターンROMアドレスカウンタ１１とがカウン
トアツプすると、パターンROM１０のＮ＋１の
データのうち上位３ビツト分が表示RAM６のア
ドレスＭ＋１の下３ビツトに書き込まれる。 そしてパターンROM１０のアドレスがＮ＋４
まで進むと、Ｙレングスカウンタが零になる。 そして1/2分周器３２によつて、ゲート回路は
閉じたままであるから、セレクタラツチにラツチ
されていたアドレスが再ロードされ、パターン
ROMアドレスカウンタ１１が、アドレスＮに戻
る。一方表示RAMアドレスカウンタ１３は1/2
分周器３２からの出力によつて全加算器４１が作
動し、ライン数である「256」を減算して、その
アドレスが「Ｍ−256」にセツトされる。２回目
の書込みのときには、先ずＹレングスカウンタ３
０が再ロードされる。次に表示RAM６は上５ビ
ツト分だけが書込み可能になるから、アドレスＮ
のうち点線で示した下５ビツト分のデータが表示
RAM６のアドレス「Ｍ−256」に書き込まれる。
以下同様にして表示RAM６のアドレス「Ｍ−
252」まで書き込みが行なわれる。 ２回目の書込みによつて、パターンROM１０
のＮ〜Ｎ＋４の全てのデータが書き込まれると、
Ｙレングスカウンタ３０が再び零になる。このＹ
レングスカウンタ３０が再度零になると1/2分周
器３２によつてＸレングスカウンタ３３が減算さ
れる。同時に1/2分周器３２の出力信号Ｘによつ
てゲート回路５１が開くから、パターンROMア
ドレスカウンタ１１はアドレスがＮ＋４にセツト
され、前記と同様に２回の書込みでＮ＋４〜Ｎ＋
９までのデータが表示RAM６のＭ−256〜Ｍ−
252、およびＭ−512〜Ｍ−508に書き込まれる。 上記のようにして表示RAM６に多数の画像パ
ターンを書き込み、そしてＸ方向にアドレツシン
グして書き込んだデータを読み出しCRT５に表
示する。 これらの画像パターンの一部は、ハンドル、ボ
タン等によつて移動されるが、このハンドル、ボ
タン等からの信号はCRUデコード部４を経て
CPU３に入力される。 上記したように、本発明はアドレス信号を反転
させてデータを逆に読み出すとともに、並一直変
換を逆に行なうようにしたから、従来の画面反転
方式のようにリレーの接点が破損する等の欠点が
ない。

【図面の簡単な説明】

第１図は本発明を適用したテレビゲーム機の概
略図、第２図は要部のブロツク図、第３図はパタ
ーンROMとシフタから出力されるデータを示す
説明図、第４図はレングスカウンタ部のブロツク
図、第５図は表示RAMアドレスカウンタ部のブ
ロツク図、第６図はパターンアドレスカウンタ部
のブロツク図、第７図は表示RAMのタイミング
チヤート、第８図はワード構成を示す説明図、第
９図はパターンROMのデータを示す説明図、第
１０図は書込完了時の表示RAMを示す説明図、
第１１図はパターンROMと表示RAMのデータ
転送を示すタイミングチヤートである。

Claims (1)

【特許請求の範囲】
1. １ パターンROMから読み出されたパターンデ
   ータがＮビツトごとに書き込まれる表示RAM
   と、表示RAMからＮビツトごとにパターンデー
   タを読み出してゆく際に、表示RAMのアドレス
   指定方向を正、逆のいずれかに選択する選択手段
   と、この選択手段によつて表示RAMのアドレス
   指定方向が逆に設定されたときには、表示RAM
   から並列的に読み出されたＮビツトのパターンデ
   ータを、前記パターンROMからの読み出し時と
   は逆向きに配列して出力する並一直変換手段とを
   設けたことを特徴とするグラフイツクデイスプレ
   イにおける画面反転方式。