JPS648512B2 - - Google Patents
Info
- Publication number
- JPS648512B2 JPS648512B2 JP57121605A JP12160582A JPS648512B2 JP S648512 B2 JPS648512 B2 JP S648512B2 JP 57121605 A JP57121605 A JP 57121605A JP 12160582 A JP12160582 A JP 12160582A JP S648512 B2 JPS648512 B2 JP S648512B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- phase
- counter
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001360 synchronised effect Effects 0.000 claims description 14
- 230000033228 biological regulation Effects 0.000 claims description 7
- 230000001960 triggered effect Effects 0.000 claims description 5
- 238000001514 detection method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 6
- 230000005764 inhibitory process Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Television Systems (AREA)
Description
【発明の詳細な説明】
本発明は周波数では一定なる関係にあるが位相
に於ては夫々独立している２つの信号間における
位相の一致を判定する回路、特にテレビジヨン信
号を異なる基準同期系の信号に変換するフレーム
シンクロナイザ（フレーム結合装置）において用
いる位相一致判定回路に関する。
に於ては夫々独立している２つの信号間における
位相の一致を判定する回路、特にテレビジヨン信
号を異なる基準同期系の信号に変換するフレーム
シンクロナイザ（フレーム結合装置）において用
いる位相一致判定回路に関する。
フレームシンクロナイザにおいては、映像信号
に含まれるバースト信号に同期したクロツクパル
スを用いてカウンタを動作させるが、このカウン
タのスタート位相は水平同期信号を基準としてい
る（このスタート位相を定める信号をスタート位
相規定パルスと称する）。ところが、ノイズ及び
同期分離回路等に起因して、映像信号から分離後
の水平同期信号はジツター量が、しばしば１クロ
ツク周期以上になる。この場合カウンタスタート
位相がその度に変化してしまう。すると、フレー
ムシンクロナイザはこのカウンタ出力により書込
アドレスを定めるから、フレームシンクロナイザ
から読出した映像がちらつく。それを避ける為に
カウンタ出力をデコードして、中心がカウンタス
タート位相にあり、時間幅がクロツク周期の数倍
であるパルス（禁止パルス）を作成し、そのパル
スでスタート位相規定パルスを禁止していた（も
ちろん、スタート位相規定パルスが禁止されてい
る間もカウンタは自己のセルフクリアパルスによ
り所定の周期でスタート位相に戻つている）。
に含まれるバースト信号に同期したクロツクパル
スを用いてカウンタを動作させるが、このカウン
タのスタート位相は水平同期信号を基準としてい
る（このスタート位相を定める信号をスタート位
相規定パルスと称する）。ところが、ノイズ及び
同期分離回路等に起因して、映像信号から分離後
の水平同期信号はジツター量が、しばしば１クロ
ツク周期以上になる。この場合カウンタスタート
位相がその度に変化してしまう。すると、フレー
ムシンクロナイザはこのカウンタ出力により書込
アドレスを定めるから、フレームシンクロナイザ
から読出した映像がちらつく。それを避ける為に
カウンタ出力をデコードして、中心がカウンタス
タート位相にあり、時間幅がクロツク周期の数倍
であるパルス（禁止パルス）を作成し、そのパル
スでスタート位相規定パルスを禁止していた（も
ちろん、スタート位相規定パルスが禁止されてい
る間もカウンタは自己のセルフクリアパルスによ
り所定の周期でスタート位相に戻つている）。
この様な従来方式では禁止パルスを広くすれば
するほどカウンタのスタート位相は水平同期信号
のジツターに対して安定になる。しかし、禁止パ
ルスをクロツク周期のｎ倍にとれば、電源投入時
等において、クロツク周期を位相差単位としてｎ
個のカウンタスタート位相が出来てしまうから、
フレームシンクロナイザから読出した映像にもｎ
個のスタート位相ができて読出し映像のアドレス
が一義的に定まらないという欠点があつた。さら
に、禁止パルス幅以上のジツターが水平同期信号
に瞬時でも発生すれば、カウンタスタート位相は
変化してしまい、フレームシンクロナイザからの
読出し映像がちらつくという欠点もある。
するほどカウンタのスタート位相は水平同期信号
のジツターに対して安定になる。しかし、禁止パ
ルスをクロツク周期のｎ倍にとれば、電源投入時
等において、クロツク周期を位相差単位としてｎ
個のカウンタスタート位相が出来てしまうから、
フレームシンクロナイザから読出した映像にもｎ
個のスタート位相ができて読出し映像のアドレス
が一義的に定まらないという欠点があつた。さら
に、禁止パルス幅以上のジツターが水平同期信号
に瞬時でも発生すれば、カウンタスタート位相は
変化してしまい、フレームシンクロナイザからの
読出し映像がちらつくという欠点もある。
本発明の目的は、フレームシンクロナイザから
読出す映像を安定させ、しかも読出した映像のア
ドレスが一義的に定まるフレームシンクロナイザ
用位相一致判定回路の提供にある。
読出す映像を安定させ、しかも読出した映像のア
ドレスが一義的に定まるフレームシンクロナイザ
用位相一致判定回路の提供にある。
本発明によるフレームシンクロナイザ用位相一
致判定回路は、クロツクパルスを計数するカウン
タのスタート位相に同期した禁止パルスと水平同
期信号に同期したパルスとの位相の不一致を検出
する回路と、この不一致検出回路の出力でトリガ
される第１の再トリガ単安定マルチバイブレータ
と、この第１の再トリガ単安定マルチバイブレー
タの出力でトリガされる第２の再トリガ単安定マ
ルチバイブレータと、前記不一致検出回路の出力
並びに前記第１及び第２の再トリガ単安定マルチ
バイブレータの出力が一致したとき前記カウンタ
に対しスタート位相規定パルスを供給する回路と
を備えて構成される。
致判定回路は、クロツクパルスを計数するカウン
タのスタート位相に同期した禁止パルスと水平同
期信号に同期したパルスとの位相の不一致を検出
する回路と、この不一致検出回路の出力でトリガ
される第１の再トリガ単安定マルチバイブレータ
と、この第１の再トリガ単安定マルチバイブレー
タの出力でトリガされる第２の再トリガ単安定マ
ルチバイブレータと、前記不一致検出回路の出力
並びに前記第１及び第２の再トリガ単安定マルチ
バイブレータの出力が一致したとき前記カウンタ
に対しスタート位相規定パルスを供給する回路と
を備えて構成される。
次に図面を参照して本発明を詳細に説明する。
第１図は、本発明の一実施例を示すブロツク図
である。但し、本図には、位相一致判定回路５０
の他に、映像信号１０１を受ける端子１、映像信
号１０１に含まれるバースト信号に同期したクロ
ツク信号１０２を発生させるクロツクパルス発生
器２、このクロツク信号１０２を計数するカウン
タ（リングカウンタ）４及び映像信号１０１に含
まれる水平同期信号に同期したパルス（Ｈパルス
と称する）１０３を生ずるＨパルス発生器３とが
示してある。禁止パルス発生器５は、カウンタ４
のスタート位相に同期した（スタート位相をパル
スの時間幅内に含む）禁止パルス１０５をカウン
タ出力１０４から作り出す。ゲート回路８は禁止
パルス１０５とＨパルス１０３との位相がずれた
時のみＨパルス１０３と同波形のトリガパルス１
０６を出力する。再トリガ単安定マルチバイブレ
ータ１０は、安定状態においてトリガパルス１０
６を受けると、Ｈパルス１０３の周期Ｔ１の２〜
３倍の時間幅Ｔ２を持つ矩形波信号１０７を出力
する。次の再トリガ単安定マルチバイブレータ１
２は、安定状態においてトリガパルス（再トリガ
単安定マルチバイブレータ１０の出力）１０７を
受けると、時間幅Ｔ３がＴ２の２倍以上である矩
形波信号１０８を生じる。ゲート回路１４は信号
１０６，１０７及び１０８が一致した時間だけス
タート位相規定パルス１０９をカウンタ４へ送
る。
である。但し、本図には、位相一致判定回路５０
の他に、映像信号１０１を受ける端子１、映像信
号１０１に含まれるバースト信号に同期したクロ
ツク信号１０２を発生させるクロツクパルス発生
器２、このクロツク信号１０２を計数するカウン
タ（リングカウンタ）４及び映像信号１０１に含
まれる水平同期信号に同期したパルス（Ｈパルス
と称する）１０３を生ずるＨパルス発生器３とが
示してある。禁止パルス発生器５は、カウンタ４
のスタート位相に同期した（スタート位相をパル
スの時間幅内に含む）禁止パルス１０５をカウン
タ出力１０４から作り出す。ゲート回路８は禁止
パルス１０５とＨパルス１０３との位相がずれた
時のみＨパルス１０３と同波形のトリガパルス１
０６を出力する。再トリガ単安定マルチバイブレ
ータ１０は、安定状態においてトリガパルス１０
６を受けると、Ｈパルス１０３の周期Ｔ１の２〜
３倍の時間幅Ｔ２を持つ矩形波信号１０７を出力
する。次の再トリガ単安定マルチバイブレータ１
２は、安定状態においてトリガパルス（再トリガ
単安定マルチバイブレータ１０の出力）１０７を
受けると、時間幅Ｔ３がＴ２の２倍以上である矩
形波信号１０８を生じる。ゲート回路１４は信号
１０６，１０７及び１０８が一致した時間だけス
タート位相規定パルス１０９をカウンタ４へ送
る。
第２図は、第１図の実施例においてカウンタス
タート位相の変更が必要でない場合における各部
信号のタイミング図である。Ｈパルス１０３がジ
ツター等の理由で短い期間（Ｔ３未満）禁止パル
ス１０５の位相と一致しない時（時点Ｐ，Ｑ）が
あつても、ゲート回路１４の出力にはスタート位
相規定パルス１０９が現われないから、カウンタ
４のスタート位相は変わらない（再トリガ単安定
マルチバイブレータ１２は時点Ｑでトリガされ準
安定状態となる）。
タート位相の変更が必要でない場合における各部
信号のタイミング図である。Ｈパルス１０３がジ
ツター等の理由で短い期間（Ｔ３未満）禁止パル
ス１０５の位相と一致しない時（時点Ｐ，Ｑ）が
あつても、ゲート回路１４の出力にはスタート位
相規定パルス１０９が現われないから、カウンタ
４のスタート位相は変わらない（再トリガ単安定
マルチバイブレータ１２は時点Ｑでトリガされ準
安定状態となる）。
第３図は、第１図の実施例においてカウンタス
タート位相が変更される場合の各部信号のタイミ
ング図である。禁止パルス１０５とＨパルス１０
３との位相が長い期間（Ｔ３以上）にわたつてず
れた場合は、最初のずれから再トリガ単安定マル
チバイブレータ１２で設定された時間Ｔ３が経過
した後に、ゲート回路１４の出力にスタート位相
規定パルス１０９が初めて出力され、カウンタ４
のスタート位相を変更する（第３図の時点Ｂ）。
第３図の時点Ｃではカウンタ４のスタート位相が
時点Ｂに変更された結果、次のＨパルス１０３と
禁止パルス１０５の位相が一致している。
タート位相が変更される場合の各部信号のタイミ
ング図である。禁止パルス１０５とＨパルス１０
３との位相が長い期間（Ｔ３以上）にわたつてず
れた場合は、最初のずれから再トリガ単安定マル
チバイブレータ１２で設定された時間Ｔ３が経過
した後に、ゲート回路１４の出力にスタート位相
規定パルス１０９が初めて出力され、カウンタ４
のスタート位相を変更する（第３図の時点Ｂ）。
第３図の時点Ｃではカウンタ４のスタート位相が
時点Ｂに変更された結果、次のＨパルス１０３と
禁止パルス１０５の位相が一致している。
再トリガ単安定マルチバイブレータ１０におけ
る１回のトリガでの出力幅Ｔ２をＨパルス１０３
のパルス間隔Ｔ１の２〜３倍としたのは、第３図
の時点Ａに示す様に水平同期信号のジツター等で
たまたま禁止パルス１０５とＨパルス１０３との
位相が１回一致したがために再トリガ単安定マル
チバイブレータ１０が安定状態（出力１０７が低
レベル）になつてしまうと、いつまでもスタート
位相規定パルス１０９が出ないことを避ける為で
ある。
る１回のトリガでの出力幅Ｔ２をＨパルス１０３
のパルス間隔Ｔ１の２〜３倍としたのは、第３図
の時点Ａに示す様に水平同期信号のジツター等で
たまたま禁止パルス１０５とＨパルス１０３との
位相が１回一致したがために再トリガ単安定マル
チバイブレータ１０が安定状態（出力１０７が低
レベル）になつてしまうと、いつまでもスタート
位相規定パルス１０９が出ないことを避ける為で
ある。
第４図は第１図の実施例を用いて構成したフレ
ームシンクロナイザのブロツク図である。異種同
期系テレビジヨン映像信号２０は、アナログ信号
入力端子１９に入り、入力側ローパスフイルター
２１で信号中のクロツク周波数（14MHz）の半分
以上の信号成分が除去されてから、Ａ／Ｄコンバ
ータ２３でクロツク周波数でサンプリングされ、
PCMデータ２４に変換される。一方テレビジヨ
ン映像信号２０中のカラーバーストに同期した書
込クロツクパルス３１が書込クロツクパルス発生
器３０で作られ、さらにテレビジヨン映像信号２
０の同期信号に同期した書込アドレス３３が書込
アドレス発生器３２で作られる。そしてPCMデ
ータ２４の１フレーム期間の情報はデジタルメモ
リー２５に書込アドレス３３によつて決められた
場所に書込まれる。
ームシンクロナイザのブロツク図である。異種同
期系テレビジヨン映像信号２０は、アナログ信号
入力端子１９に入り、入力側ローパスフイルター
２１で信号中のクロツク周波数（14MHz）の半分
以上の信号成分が除去されてから、Ａ／Ｄコンバ
ータ２３でクロツク周波数でサンプリングされ、
PCMデータ２４に変換される。一方テレビジヨ
ン映像信号２０中のカラーバーストに同期した書
込クロツクパルス３１が書込クロツクパルス発生
器３０で作られ、さらにテレビジヨン映像信号２
０の同期信号に同期した書込アドレス３３が書込
アドレス発生器３２で作られる。そしてPCMデ
ータ２４の１フレーム期間の情報はデジタルメモ
リー２５に書込アドレス３３によつて決められた
場所に書込まれる。
一方、読出タイミング基準信号（ブラツクバー
スト信号）３８のカラーバーストに同期した読出
クロツクパルス３１′が読出クロツク発生器３
０′で作られ、読出タイミング基準信号３８の同
期信号に同期した読出アドレス３３′が読出アド
レス発生器３２′で作られる。そして読出アドレ
ス３３′と読出クロツクパルス３１′によりメモリ
ー２５内のPCMデータが読出され、Ｄ／Ａコン
バータ２７でPAM信号に変換され、出力側ロー
パスフイルター２１′でクロツク周波数の半分以
上の周波数成分が除去され、読出タイミング基準
信号３８に同期した、即ち同期変換されたテレビ
ジヨン信号２９が得られる。
スト信号）３８のカラーバーストに同期した読出
クロツクパルス３１′が読出クロツク発生器３
０′で作られ、読出タイミング基準信号３８の同
期信号に同期した読出アドレス３３′が読出アド
レス発生器３２′で作られる。そして読出アドレ
ス３３′と読出クロツクパルス３１′によりメモリ
ー２５内のPCMデータが読出され、Ｄ／Ａコン
バータ２７でPAM信号に変換され、出力側ロー
パスフイルター２１′でクロツク周波数の半分以
上の周波数成分が除去され、読出タイミング基準
信号３８に同期した、即ち同期変換されたテレビ
ジヨン信号２９が得られる。
書込アドレス発生器３２と読出アドレス発生器
３２′はＨアドレス部とＶアドレス部とに分かれ
ており、夫々テレビジヨン映像信号の同期信号と
読出タイミング基準信号３８によりアドレス０番
地が決められる。Ｖアドレス０番地はＶ同期位相
とＨ同期位相とで安定して求められるが、Ｈアド
レス０番地は、水平同期信号のジツター量が最悪
状態ではクロツク周期以上（70nsec以上）あると
考えなければならないから、しばしば変化すると
考えなければならない。その結果フレームシンク
ロナイザ出力２９は入力２０では縦にまつすぐな
線がＨアドレス０番地がずれた所だけまがつてし
まう。この様な欠点を位相一致判定回路５０，５
０′を挿入することによりＨアドレス０番地が安
定になり、解決できる。尚、第１図のクロツクパ
ルス発生器２は本図の書込（読出）クロツク発生
器３０，３０′に相当し、カウンタ４は書込（読
出）アドレス発生器３２，３２′に含まれている。
３２′はＨアドレス部とＶアドレス部とに分かれ
ており、夫々テレビジヨン映像信号の同期信号と
読出タイミング基準信号３８によりアドレス０番
地が決められる。Ｖアドレス０番地はＶ同期位相
とＨ同期位相とで安定して求められるが、Ｈアド
レス０番地は、水平同期信号のジツター量が最悪
状態ではクロツク周期以上（70nsec以上）あると
考えなければならないから、しばしば変化すると
考えなければならない。その結果フレームシンク
ロナイザ出力２９は入力２０では縦にまつすぐな
線がＨアドレス０番地がずれた所だけまがつてし
まう。この様な欠点を位相一致判定回路５０，５
０′を挿入することによりＨアドレス０番地が安
定になり、解決できる。尚、第１図のクロツクパ
ルス発生器２は本図の書込（読出）クロツク発生
器３０，３０′に相当し、カウンタ４は書込（読
出）アドレス発生器３２，３２′に含まれている。
以上詳述したように、本発明によれば、フレー
ムシンクロナイザから読出す映像を安定させ、し
かも読出した映像のアドレスが一義的に定まるフ
レームシンクロナイザ用位相一致判定回路を得る
ことができる。
ムシンクロナイザから読出す映像を安定させ、し
かも読出した映像のアドレスが一義的に定まるフ
レームシンクロナイザ用位相一致判定回路を得る
ことができる。
第１図は本発明の一実施例を示すブロツク図、
第２図はカウンタスタート位相の変更が必要でな
い場合における第１図実施例の各部信号タイミン
グ図、第３図はカウンタスタート位相が変更され
る場合における第１図実施例の各部信号タイミン
グ図、第４図は第１図の実施例を用いて構成した
フレームシンクロナイザのブロツク図である。 １……映像信号入力端子、５０，５０′……位
相一致判定回路。
第２図はカウンタスタート位相の変更が必要でな
い場合における第１図実施例の各部信号タイミン
グ図、第３図はカウンタスタート位相が変更され
る場合における第１図実施例の各部信号タイミン
グ図、第４図は第１図の実施例を用いて構成した
フレームシンクロナイザのブロツク図である。 １……映像信号入力端子、５０，５０′……位
相一致判定回路。
Claims (1)
- １ クロツクパルスを計数するカウンターのスタ
ート位相に同期した禁止パルスと水平同期信号に
同期したパルスとの位相の不一致を検出する回路
と、この不一致検出回路の出力でトリガされる第
１の再トリガ単安定マルチバイブレータと、この
第１の再トリガ単安定マルチバイブレータの出力
でトリガされる第２の再トリガ単安定マルチバイ
ブレータと、前記不一致検出回路の出力並びに前
記第１及び第２の再トリガ単安定マルチバイブレ
ータの出力が一致したとき前記カウンターに対し
スタート位相規定パルスを供給する回路とを備え
るフレームシンクロナイザ用位相一致判定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57121605A JPS5912672A (ja) | 1982-07-13 | 1982-07-13 | フレ−ムシンクロナイザ用位相一致判定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57121605A JPS5912672A (ja) | 1982-07-13 | 1982-07-13 | フレ−ムシンクロナイザ用位相一致判定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5912672A JPS5912672A (ja) | 1984-01-23 |
| JPS648512B2 true JPS648512B2 (ja) | 1989-02-14 |
Family
ID=14815388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57121605A Granted JPS5912672A (ja) | 1982-07-13 | 1982-07-13 | フレ−ムシンクロナイザ用位相一致判定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5912672A (ja) |
-
1982
- 1982-07-13 JP JP57121605A patent/JPS5912672A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5912672A (ja) | 1984-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6236430B2 (ja) | ||
| JPS6051312B2 (ja) | 水平走査周波数逓倍回路 | |
| JPH09130823A (ja) | 映像信号処理装置 | |
| US5206726A (en) | Time base corrector for eliminating time base fluctuations in a composite video signal | |
| JPS5838011B2 (ja) | 発振回路 | |
| SU1105132A3 (ru) | Система обработки цветового телевизионного сигнала | |
| JPS648512B2 (ja) | ||
| JPH05130448A (ja) | 水平ａｆｃ回路 | |
| JPS6161308B2 (ja) | ||
| US4751575A (en) | Method of timing sampling frequency pulses for digitizing and storing color television signals reproduced from magnetic tape | |
| JPS6145915B2 (ja) | ||
| JP2643247B2 (ja) | デジタル同期検出装置 | |
| JPS6156585A (ja) | 時間軸補正装置のクロツク発生回路 | |
| JPH0218636B2 (ja) | ||
| JPH03119881A (ja) | クロック発生回路 | |
| JP3258715B2 (ja) | 水平同期回路 | |
| JP2865673B2 (ja) | ディジタル位相同期回路 | |
| JP2501815Y2 (ja) | ビデオ信号発生器 | |
| JP2801292B2 (ja) | クロック発生回路 | |
| JPH01222592A (ja) | 同期信号作成装置 | |
| JPH0335675A (ja) | ビデオ信号のｐｌｌ回路 | |
| JPH09186976A (ja) | 周波数変換回路 | |
| JPS625550B2 (ja) | ||
| JPS58129864A (ja) | 位相変調信号の復調装置 | |
| JPS6126871B2 (ja) |