JPS648860B2 - - Google Patents
Info
- Publication number
- JPS648860B2 JPS648860B2 JP58202151A JP20215183A JPS648860B2 JP S648860 B2 JPS648860 B2 JP S648860B2 JP 58202151 A JP58202151 A JP 58202151A JP 20215183 A JP20215183 A JP 20215183A JP S648860 B2 JPS648860 B2 JP S648860B2
- Authority
- JP
- Japan
- Prior art keywords
- fault
- failure
- information
- pseudo
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
発明の属する技術分野
本発明はデータ処理装置に関し、特に擬似障害
による障害処理確認手段を有するデータ処理装置
に関する。
による障害処理確認手段を有するデータ処理装置
に関する。
従来技術
情報処理システムの複雑化高度化に伴ないシス
テムの障害に対する処理機能も複雑多岐となり、
その信頼度を同上維持することが必要となつてき
ている。そこで、擬似障害を発生させてその処理
機能が正しく作動するか否かを調べる方法がとら
れている。
テムの障害に対する処理機能も複雑多岐となり、
その信頼度を同上維持することが必要となつてき
ている。そこで、擬似障害を発生させてその処理
機能が正しく作動するか否かを調べる方法がとら
れている。
従来においては、擬似障害を実際の回路に与え
るか、または擬似障害信号を障害検出回路に直接
与える等の方法によつて障害検出回路を用いて検
出し、しかる後にこの回路を介して障害が発生し
たことを報知する信号を障害処理機能へ与え、関
連する各回路を起動せしめている。すなわち、各
回路毎に擬似障害を付与するための付与回路(例
えば論理和回路等)の付加を必要とし、障害処理
確認のためのハードウエアの増加を招来するとい
う欠点がある。
るか、または擬似障害信号を障害検出回路に直接
与える等の方法によつて障害検出回路を用いて検
出し、しかる後にこの回路を介して障害が発生し
たことを報知する信号を障害処理機能へ与え、関
連する各回路を起動せしめている。すなわち、各
回路毎に擬似障害を付与するための付与回路(例
えば論理和回路等)の付加を必要とし、障害処理
確認のためのハードウエアの増加を招来するとい
う欠点がある。
発明の目的
本発明の目的は障害処理確認のためのハードウ
エアを減少せしめたデータ処理装置を提供するこ
とにある。
エアを減少せしめたデータ処理装置を提供するこ
とにある。
発明の構成
本発明によるデータ処理装置は、装置の各機能
の障害をそれぞれ検出して記憶する障害記憶手段
と、障害発生に応答して装置の状態情報を主記憶
手段へ書込む書込手段と、この書込みの終了後に
装置の初期設定を行い主記憶手段に書込まれてい
る状態情報を解析して所定の障害処理をなす処理
手段とを有するデータ処理装置であつて、その特
徴とするところは、指定された時刻に書込手段を
起動せしめる起動手段と、この起動手段により起
動された書込手段の書込動作時に予め指定された
少なくとも1つの書込データに対し修飾をなす状
態情報修飾手段とを有することにある。
の障害をそれぞれ検出して記憶する障害記憶手段
と、障害発生に応答して装置の状態情報を主記憶
手段へ書込む書込手段と、この書込みの終了後に
装置の初期設定を行い主記憶手段に書込まれてい
る状態情報を解析して所定の障害処理をなす処理
手段とを有するデータ処理装置であつて、その特
徴とするところは、指定された時刻に書込手段を
起動せしめる起動手段と、この起動手段により起
動された書込手段の書込動作時に予め指定された
少なくとも1つの書込データに対し修飾をなす状
態情報修飾手段とを有することにある。
発明の実施例
次に本発明について図面を参照して詳細に説明
する。
する。
第1図を参照すると、本発明の一実施例は情報
処理の演算を行なう処理部100と、プログラム
やデータを格納する主記憶200と、主記憶20
0へのアクセスを制御するメモリアクセス制御部
300と、障害処理、保守等を行なうサービスプ
ロセツサ部400とから構成されている。
処理の演算を行なう処理部100と、プログラム
やデータを格納する主記憶200と、主記憶20
0へのアクセスを制御するメモリアクセス制御部
300と、障害処理、保守等を行なうサービスプ
ロセツサ部400とから構成されている。
処理部100は、複数のパツケージ1,2およ
び3とこれらのパツケージの診断等を行なう診断
制御部4とからなる。パツケージ1には所定の機
能を果す複数の回路11,12および13が搭載
されており、各回路の出口にはそれぞれエラー検
出ラツチ回路14,15および16が付加されて
おり、各出力のエラーを監視し、エラー発生時に
はそれを検出してフリツプフロツプ回路に記憶す
ると同時にオアゲート17を介して診断制御部4
へ論理「1」を送り障害発生を報知する。パツケ
ージ2および3は障害検知に関してはパツケージ
1と同様の回路を搭載している。
び3とこれらのパツケージの診断等を行なう診断
制御部4とからなる。パツケージ1には所定の機
能を果す複数の回路11,12および13が搭載
されており、各回路の出口にはそれぞれエラー検
出ラツチ回路14,15および16が付加されて
おり、各出力のエラーを監視し、エラー発生時に
はそれを検出してフリツプフロツプ回路に記憶す
ると同時にオアゲート17を介して診断制御部4
へ論理「1」を送り障害発生を報知する。パツケ
ージ2および3は障害検知に関してはパツケージ
1と同様の回路を搭載している。
診断制御部4はサービスプロセツサ部400と
処理部100との間のインタフエースを司る回路
であり、各パツケージからの障害報知をサービス
プロセツサ部400に認知すると同時に、サービ
スプロセツサ部400からの制御により処理部1
00内の各回路の診断制御を行なうものである。
処理部100との間のインタフエースを司る回路
であり、各パツケージからの障害報知をサービス
プロセツサ部400に認知すると同時に、サービ
スプロセツサ部400からの制御により処理部1
00内の各回路の診断制御を行なうものである。
主記憶200内にあるエラーログエリヤ201
は処理部100のある時点での各部の状態情報を
格納するエリヤであり状態情報が格納されるアド
レスは各部に対応して特定されている。
は処理部100のある時点での各部の状態情報を
格納するエリヤであり状態情報が格納されるアド
レスは各部に対応して特定されている。
サービスプロセツサ部400内にあるプロセツ
サ401はプログラムにより制御され障害処理、
診断、保守等を行なうものであり、メモリ402
はそのためのプログラムやデータ等を格納するも
のである。
サ401はプログラムにより制御され障害処理、
診断、保守等を行なうものであり、メモリ402
はそのためのプログラムやデータ等を格納するも
のである。
第2図及び第3図に本実施例の流れ図を示す。
第2図のAは第3図のAに続く。第1図〜第3図
を参照して本実施例の動作を先ず実際の障害が発
生した場合の処置について、次いで擬似障害によ
る障害処理動作確認試験について説明する。
第2図のAは第3図のAに続く。第1図〜第3図
を参照して本実施例の動作を先ず実際の障害が発
生した場合の処置について、次いで擬似障害によ
る障害処理動作確認試験について説明する。
処理部100に実装されているパツケージ1内
にある回路12で例えば障害が発生したとする
と、これはエラー検出ラツチ回路15により検出
され障害の発生事実を記憶するとともに、オアゲ
ート17を介して診断制御部4に論理「1」を送
り障害発生を報知する。診断制御部4はこの障害
報知信号の供給に応答して処理部100のクロツ
クを停止し、障害時の各部の状態情報を凍結保持
せしめると共にサービスプロセツサ部400に割
込みを行なう(ステツプ51)。
にある回路12で例えば障害が発生したとする
と、これはエラー検出ラツチ回路15により検出
され障害の発生事実を記憶するとともに、オアゲ
ート17を介して診断制御部4に論理「1」を送
り障害発生を報知する。診断制御部4はこの障害
報知信号の供給に応答して処理部100のクロツ
クを停止し、障害時の各部の状態情報を凍結保持
せしめると共にサービスプロセツサ部400に割
込みを行なう(ステツプ51)。
以後プロセツサ401の動作により障害処理が
行なわれる。すなわち先ず前記割込みが後述する
擬障設定命令の実行を要求しているのか否かを判
定する(ステツプ52)。今の場合は現実の障害故、
ステツプ52のN枝を経てステツプ64で現実の障害
発生なることを確認しステツプ62に入る。現実の
障害発生でない場合にはステツプ64のN枝を経て
他の処理が行なわれるが説明の主題ではないので
記述を省略する。
行なわれる。すなわち先ず前記割込みが後述する
擬障設定命令の実行を要求しているのか否かを判
定する(ステツプ52)。今の場合は現実の障害故、
ステツプ52のN枝を経てステツプ64で現実の障害
発生なることを確認しステツプ62に入る。現実の
障害発生でない場合にはステツプ64のN枝を経て
他の処理が行なわれるが説明の主題ではないので
記述を省略する。
次にプロセツサ401は前述の凍結された処理
部100内の状態情報を収集する。すなわち、プ
ロセツサ401内のパツケージアドレスレジスタ
に最初に状態情報を収集すべきパツケージのアド
レス(以下パツケージアドレスレジスタに格納さ
れている内容をPKG−ADRSと略称す)を設定
する(ステツプ62)。さらにプロセツサ401内
の主記憶アドレスレジスタに状態情報を格納すべ
き主記憶200内のエラーログエリヤ201の先
頭アドレス(以下主記憶アドレスレジスタに格納
されている内容をMM−ADRSと略称す)を設定
する(ステツプ63)。次いで診断制御部4に対し
てPKG−ADRSを送信し(ステツプ65)、更に
PKG−ADRSで指定したパツケージに搭載され
ているエラー検出ラツチ回路にあるエラー発生を
記憶するフリツプフロツプ(F/F)の状態情報
を読みとることを指示する(ステツプ66)。この
読み取りはスキヤンパスを利用する方法とかセレ
クタによる切換方法とか公知の方法が利用され
る。読みとられた状態情報の受信および当該パツ
ケージにF/Fが実装されていたか否かを確認し
(ステツプ67、68)、F/Fが実装されていること
が確認された場合には擬障設定フラグにより、後
述する擬障設定命令の実行を要求しているか否か
判断する(ステツプ69)。今の場合は現実の障害
故に、読み取られた状態情報をMM−ADRSで示
される主記憶200のエラーログエリヤ201に
格納する(ステツプ73)。次いで次なるパツケー
ジの状態情報を収集すべく主記憶アドレスレジス
タおよびパツケージアドレスレジスタの内容であ
るMM−ADRSおよびPKG−ADRSを更新して
(ステツプ74、76)再びステツプ65にかえり、以
上述べてきた動作を繰返し処理部100内の状態
情報を全部収集する。ステツプ68でF/Fが実装
されていることを確認できたときには、有効な状
態情報はないことになるので、エラーログエリヤ
201にこの状態情報を格納することなくステツ
プ68のN枝を経てステツプ75から76に到達し、次
のパツケージの状態情報の収集動作に移行するこ
ととなる。
部100内の状態情報を収集する。すなわち、プ
ロセツサ401内のパツケージアドレスレジスタ
に最初に状態情報を収集すべきパツケージのアド
レス(以下パツケージアドレスレジスタに格納さ
れている内容をPKG−ADRSと略称す)を設定
する(ステツプ62)。さらにプロセツサ401内
の主記憶アドレスレジスタに状態情報を格納すべ
き主記憶200内のエラーログエリヤ201の先
頭アドレス(以下主記憶アドレスレジスタに格納
されている内容をMM−ADRSと略称す)を設定
する(ステツプ63)。次いで診断制御部4に対し
てPKG−ADRSを送信し(ステツプ65)、更に
PKG−ADRSで指定したパツケージに搭載され
ているエラー検出ラツチ回路にあるエラー発生を
記憶するフリツプフロツプ(F/F)の状態情報
を読みとることを指示する(ステツプ66)。この
読み取りはスキヤンパスを利用する方法とかセレ
クタによる切換方法とか公知の方法が利用され
る。読みとられた状態情報の受信および当該パツ
ケージにF/Fが実装されていたか否かを確認し
(ステツプ67、68)、F/Fが実装されていること
が確認された場合には擬障設定フラグにより、後
述する擬障設定命令の実行を要求しているか否か
判断する(ステツプ69)。今の場合は現実の障害
故に、読み取られた状態情報をMM−ADRSで示
される主記憶200のエラーログエリヤ201に
格納する(ステツプ73)。次いで次なるパツケー
ジの状態情報を収集すべく主記憶アドレスレジス
タおよびパツケージアドレスレジスタの内容であ
るMM−ADRSおよびPKG−ADRSを更新して
(ステツプ74、76)再びステツプ65にかえり、以
上述べてきた動作を繰返し処理部100内の状態
情報を全部収集する。ステツプ68でF/Fが実装
されていることを確認できたときには、有効な状
態情報はないことになるので、エラーログエリヤ
201にこの状態情報を格納することなくステツ
プ68のN枝を経てステツプ75から76に到達し、次
のパツケージの状態情報の収集動作に移行するこ
ととなる。
全てのパツケージの状態情報を収集格納したこ
とはステツプ75で確認され、このY枝をへてステ
ツプ77に到達し、擬障設定フラグを0としてステ
ツプ78で診断制御部4に対し処理部100の初期
設定を指示し障害発生前の状態に復せしめる。そ
の後主記憶200のエラーログエリヤ201に収
集された状態情報を解析し障害処理を行なうこと
となる(ステツプ79)。この障害処理は公知技術
であり又本実施例の説明の主題でないので説明を
省略する。
とはステツプ75で確認され、このY枝をへてステ
ツプ77に到達し、擬障設定フラグを0としてステ
ツプ78で診断制御部4に対し処理部100の初期
設定を指示し障害発生前の状態に復せしめる。そ
の後主記憶200のエラーログエリヤ201に収
集された状態情報を解析し障害処理を行なうこと
となる(ステツプ79)。この障害処理は公知技術
であり又本実施例の説明の主題でないので説明を
省略する。
以上で実際の障害が発生した場合の処置につい
ての説明を終えるが、要は障害処理に必要な事項
は障害時における各部の状態情報を如何にして集
めるかということであり、換言すれば障害処理動
作の確認のためには、何如にして障害時における
各部の状態情報をエラーログエリヤ201上で作
成するかということとなる。以下本実施例につい
て上記の事項、すなわち擬似障害による処理動作
確認試験について説明する。処理部100は任意
の処理を行つていて、その途中の指定時刻に処理
部100の指定の個所に障害が発生した場合の動
作を確認する。
ての説明を終えるが、要は障害処理に必要な事項
は障害時における各部の状態情報を如何にして集
めるかということであり、換言すれば障害処理動
作の確認のためには、何如にして障害時における
各部の状態情報をエラーログエリヤ201上で作
成するかということとなる。以下本実施例につい
て上記の事項、すなわち擬似障害による処理動作
確認試験について説明する。処理部100は任意
の処理を行つていて、その途中の指定時刻に処理
部100の指定の個所に障害が発生した場合の動
作を確認する。
先ず、診断制御部4からサービスプロセツサ部
400に割込みが行われる(ステツプ51)。以後、
プロセツサ401により動作が進行する。すなわ
ち、この割込みが擬似障害を設定するための命令
(以下擬障設定命令と称す)の実行を要求するも
のであることを認識する(ステツプ52)。擬障設
定命令には少なくとも擬似障害を発生させるべき
時刻の指定(例として現在時刻より50μsec後に発
生させるべきときには、単位を例えば10μsecとす
れば「5」:以下これを擬障設定時間情報と称す)
と擬似障害を発生させるべき場所の指定(例とし
て特定エラー検出ラツチ回路のF/Fの実装され
ているパツケージの実装ロケーシヨン及び該パツ
ケージ中の該F/Fのロケーシヨン:以下エラー
ラツチアドレス情報と称す)を含んでいる。時刻
の指定には、サービスプロセツサ部400にある
プロセツサ401が任意に選択して時刻の指定を
するように指定する場合をも含む。この場合の指
定を例えば「A」とする。
400に割込みが行われる(ステツプ51)。以後、
プロセツサ401により動作が進行する。すなわ
ち、この割込みが擬似障害を設定するための命令
(以下擬障設定命令と称す)の実行を要求するも
のであることを認識する(ステツプ52)。擬障設
定命令には少なくとも擬似障害を発生させるべき
時刻の指定(例として現在時刻より50μsec後に発
生させるべきときには、単位を例えば10μsecとす
れば「5」:以下これを擬障設定時間情報と称す)
と擬似障害を発生させるべき場所の指定(例とし
て特定エラー検出ラツチ回路のF/Fの実装され
ているパツケージの実装ロケーシヨン及び該パツ
ケージ中の該F/Fのロケーシヨン:以下エラー
ラツチアドレス情報と称す)を含んでいる。時刻
の指定には、サービスプロセツサ部400にある
プロセツサ401が任意に選択して時刻の指定を
するように指定する場合をも含む。この場合の指
定を例えば「A」とする。
次に擬障設定時間情報が指定する時刻における
各部の状態情報を収集する動作を起動せしめる動
作に移る。すなわち、診断制御部4からエラーラ
ツチアドレス情報を受信し(ステツプ53)、サー
ビスプロセツサ部400のメモリ402に格納す
る(ステツプ54)。更に診断制御部4から擬障設
定時間情報(今の場合は「5」である)を受信し
(ステツプ55)、時間監視動作に移る。擬障設定時
間情報が「A」の場合には、プロセツサ401で
選択された数値が時間監視動作に使用される擬障
設定時間情報となる。先ず、この擬障設定時間情
報が0か否かを判定し(ステツプ56)、0でない
場合は、10μsecの時間経過後(ステツプ57)、擬
障設定時間情報から「1」を減じて「4」とし
(ステツプ58)、ステツプ56の動作に移行して以下
これを繰返す。擬障設定時間情報が「0」になつ
たときに、ステツプ56のY枝を経て診断制御部4
に対し処理部100のクロツクを停止して擬障設
定時刻における各部の状態情報の凍結を指示し
(ステツプ59)凍結させる。診断制御部4から凍
結完了報告を受けた後(ステツプ60)、メモリ4
02に設けてある擬障設定フラグを「1」とする
(ステツプ61)。このフラグは擬似障害を設定し障
害処理試験を行つている場合のみ「1」としてこ
れを表示し、その他の場合には「0」にしておき
試験中なることを明示するためのものである。
各部の状態情報を収集する動作を起動せしめる動
作に移る。すなわち、診断制御部4からエラーラ
ツチアドレス情報を受信し(ステツプ53)、サー
ビスプロセツサ部400のメモリ402に格納す
る(ステツプ54)。更に診断制御部4から擬障設
定時間情報(今の場合は「5」である)を受信し
(ステツプ55)、時間監視動作に移る。擬障設定時
間情報が「A」の場合には、プロセツサ401で
選択された数値が時間監視動作に使用される擬障
設定時間情報となる。先ず、この擬障設定時間情
報が0か否かを判定し(ステツプ56)、0でない
場合は、10μsecの時間経過後(ステツプ57)、擬
障設定時間情報から「1」を減じて「4」とし
(ステツプ58)、ステツプ56の動作に移行して以下
これを繰返す。擬障設定時間情報が「0」になつ
たときに、ステツプ56のY枝を経て診断制御部4
に対し処理部100のクロツクを停止して擬障設
定時刻における各部の状態情報の凍結を指示し
(ステツプ59)凍結させる。診断制御部4から凍
結完了報告を受けた後(ステツプ60)、メモリ4
02に設けてある擬障設定フラグを「1」とする
(ステツプ61)。このフラグは擬似障害を設定し障
害処理試験を行つている場合のみ「1」としてこ
れを表示し、その他の場合には「0」にしておき
試験中なることを明示するためのものである。
次いで、凍結されている各部の状態情報を収集
する動作を行うのであるが、この動作は下記の動
作を除き前述した現実の障害時における動作同じ
であり、ステツプ62からステツプ76により行われ
る。
する動作を行うのであるが、この動作は下記の動
作を除き前述した現実の障害時における動作同じ
であり、ステツプ62からステツプ76により行われ
る。
ステツプ61で擬障設定フラグを「1」としてい
るので、ステツプ69ではY枝を経て次の擬似障害
の動作を実行することになる。
るので、ステツプ69ではY枝を経て次の擬似障害
の動作を実行することになる。
すなわち、メモリ402に格納されているエラ
ーラツチアドレス情報を読出し(ステツプ70)、
この情報で指定されたエラーラツチが今スキヤン
リードを行なつたパツケージ内に実装されている
か否かを調べる(ステツプ71)。具体的にはエラ
ーラツチアドレス情報の中のパツケージアドレス
フイールドと、前記のスキヤンリードの為のパツ
ケージアドレスとの一致を取る。もし実装されて
いなければN枝よりステツプ73に於いてそのまま
のスキヤンリードデータをエラーログエリア20
1に格納する。しかし、実装されている場合に
は、スキヤンリードデータの該当するビツト(具
体的には、エラーラツチアドレス情報の中のパツ
ケージ内フリツプフロツプ番号フイールドで指定
されたビツト)を1で置替えた(ステツプ72)後
に、ステツプ73に於いて該更新済みのスキヤンリ
ードデータをエラーログエリヤ201に格納す
る。
ーラツチアドレス情報を読出し(ステツプ70)、
この情報で指定されたエラーラツチが今スキヤン
リードを行なつたパツケージ内に実装されている
か否かを調べる(ステツプ71)。具体的にはエラ
ーラツチアドレス情報の中のパツケージアドレス
フイールドと、前記のスキヤンリードの為のパツ
ケージアドレスとの一致を取る。もし実装されて
いなければN枝よりステツプ73に於いてそのまま
のスキヤンリードデータをエラーログエリア20
1に格納する。しかし、実装されている場合に
は、スキヤンリードデータの該当するビツト(具
体的には、エラーラツチアドレス情報の中のパツ
ケージ内フリツプフロツプ番号フイールドで指定
されたビツト)を1で置替えた(ステツプ72)後
に、ステツプ73に於いて該更新済みのスキヤンリ
ードデータをエラーログエリヤ201に格納す
る。
このことは該アドレスに格納されるべき情報の
発生源である処理部100内のエラーラツチ回路
のF/Fが障害により論理1にセツトされ、障害
信号を発生したことと等価な状態情報を作成した
ことになる。即ち、指定の時刻に指定の個所で擬
似障害を発生させたこととなる。
発生源である処理部100内のエラーラツチ回路
のF/Fが障害により論理1にセツトされ、障害
信号を発生したことと等価な状態情報を作成した
ことになる。即ち、指定の時刻に指定の個所で擬
似障害を発生させたこととなる。
かくして現実の障害発生と同一の情報をエラー
ログエリヤ201に格納したことになり以下現実
の障害発生と同様にしてステツプ78、79を経て障
害処理の確認を行なうことができる。
ログエリヤ201に格納したことになり以下現実
の障害発生と同様にしてステツプ78、79を経て障
害処理の確認を行なうことができる。
以上のように本実施例では、指定の時間に処理
部100の各部の状態情報を凍結し、この状態情
報をエラーログエリヤ201に格納し、然る後に
指定の個所の状態情報を障害時における状態情報
に設定し、これらの状態情報により障害の処理の
確認試験を行なうこととしており、従来装置のよ
うに擬似障害付加のため各回路毎に付加回路を準
備することを必要としない。
部100の各部の状態情報を凍結し、この状態情
報をエラーログエリヤ201に格納し、然る後に
指定の個所の状態情報を障害時における状態情報
に設定し、これらの状態情報により障害の処理の
確認試験を行なうこととしており、従来装置のよ
うに擬似障害付加のため各回路毎に付加回路を準
備することを必要としない。
本実施例ではエラー検出ラツチ回路のF/Fの
状態情報の収集のみについて説明したが本発明は
これに限定されるものではない。すなわち障害処
理の対象となる各回路のすべての状態情報を収集
する場合にも適用できる。また本実施例では擬似
障害の設定は前記F/Fに対応するエラーログエ
リヤのビツトについて設定する場合を説明した
が、本発明はこれに限定されるものではなく該
F/Fに障害報知を出させる原因となる各回路の
対応するビツトを含めて擬似障害を設定する、即
ち複数の状態情報に変化を与える場合でも適用で
きる。
状態情報の収集のみについて説明したが本発明は
これに限定されるものではない。すなわち障害処
理の対象となる各回路のすべての状態情報を収集
する場合にも適用できる。また本実施例では擬似
障害の設定は前記F/Fに対応するエラーログエ
リヤのビツトについて設定する場合を説明した
が、本発明はこれに限定されるものではなく該
F/Fに障害報知を出させる原因となる各回路の
対応するビツトを含めて擬似障害を設定する、即
ち複数の状態情報に変化を与える場合でも適用で
きる。
発明の効果
叙上の如く、本発明によれば、状態情報を主記
憶に収集してこれに擬似障害情報を設定するよう
にしているので、従来装置に比し格段に擬似障害
付加のためのハードウエアを減少せしめることが
可能となるのである。
憶に収集してこれに擬似障害情報を設定するよう
にしているので、従来装置に比し格段に擬似障害
付加のためのハードウエアを減少せしめることが
可能となるのである。
第1図は本発明の一実施例を示す図、および第
2図および第3図は第1図のブロツクの動作を示
すフローチヤートである。 主要部分の符号の説明、4……診断制御部、1
4,15,16……エラー検出ラツチ回路、10
0……処理部、200……主記憶、201……エ
ラーログエリヤ、300……メモリアクセス制御
部、400……サービスプロセツサ、401……
プロセツサ、402……メモリ。
2図および第3図は第1図のブロツクの動作を示
すフローチヤートである。 主要部分の符号の説明、4……診断制御部、1
4,15,16……エラー検出ラツチ回路、10
0……処理部、200……主記憶、201……エ
ラーログエリヤ、300……メモリアクセス制御
部、400……サービスプロセツサ、401……
プロセツサ、402……メモリ。
Claims (1)
- 【特許請求の範囲】 1 装置の各機能の障害をそれぞれ検出して記憶
する複数の障害記憶手段と、前記障害の発生に応
答して前記複数の障害記憶手段の内容を含む前記
装置の状態情報を収集し主記憶手段に書込む書込
手段と、この書込みの終了後に前記装置の初期設
定を行い前記主記憶手段に書込まれている前記状
態情報を解析して所定の障害処理を行なう処理手
段とを具備するデータ処理装置において、 前記障害処理の機能の試験時に前記書込手段を
起動させる第1の起動手段と、 前記第1の起動手段により起動された前記書込
手段の書込動作時に、収集された前記状態情報の
うちの予め指定された少なくとも1つに対し修飾
をなす状態情報修飾手段と、 前記第1の起動手段により起動された前記書込
手段の書込動作終了後に前記処理手段を起動させ
る第2の起動手段とを含むことを特徴とするデー
タ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58202151A JPS6095642A (ja) | 1983-10-28 | 1983-10-28 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58202151A JPS6095642A (ja) | 1983-10-28 | 1983-10-28 | デ−タ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6095642A JPS6095642A (ja) | 1985-05-29 |
| JPS648860B2 true JPS648860B2 (ja) | 1989-02-15 |
Family
ID=16452805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58202151A Granted JPS6095642A (ja) | 1983-10-28 | 1983-10-28 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6095642A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49123747A (ja) * | 1973-03-31 | 1974-11-27 | ||
| JPS5312776B2 (ja) * | 1973-12-03 | 1978-05-04 |
-
1983
- 1983-10-28 JP JP58202151A patent/JPS6095642A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6095642A (ja) | 1985-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS648382B2 (ja) | ||
| CN112346919A (zh) | 一种ssd测试方法、系统及存储介质 | |
| JPS648860B2 (ja) | ||
| JP3986898B2 (ja) | メモリ擬似故障注入装置 | |
| JPS6315622B2 (ja) | ||
| JP2004101203A (ja) | ロジックlsiの不良解析システム及び不良解析方法 | |
| JPS60254333A (ja) | デ−タ処理装置 | |
| JPS60254332A (ja) | デ−タ処理装置 | |
| JPS58181160A (ja) | 緊急動作制御方式 | |
| JP2766362B2 (ja) | 電力制御ディジタルコントローラのエラー情報ファイル生成方式 | |
| JPS5994153A (ja) | 計算機装置 | |
| JPS6229820B2 (ja) | ||
| JPH0546426A (ja) | 自己診断回路 | |
| CN121787341A (zh) | 错误注入测试方法、系统、装置、设备、存储介质及产品 | |
| JPH03253945A (ja) | データ処理システムの異常回復処理機能確認方式 | |
| JPS6375844A (ja) | 障害修復の確認方法 | |
| CN120492207A (zh) | 日志记录的存储方法、装置、电子设备及存储介质 | |
| US20080195896A1 (en) | Apparratus and method for universal programmable error detection and real time error detection | |
| JP2002215471A (ja) | メモリポート、記憶装置、情報処理システム | |
| JPH0566958A (ja) | 情報処理装置の擬似障害試験装置 | |
| JPH0212538A (ja) | 自動メモリダンプ方式 | |
| KR960009914B1 (ko) | 전전자교환기에 있어서 마그네틱 테이프장치 구동방법 | |
| JPS6278647A (ja) | チャネルの障害処理試験方式 | |
| JP2002116885A (ja) | 記憶装置 | |
| JPS6161427B2 (ja) |