JPH0546426A

JPH0546426A - 自己診断回路

Info

Publication number: JPH0546426A
Application number: JP3221245A
Authority: JP
Inventors: Koichi Matsumoto; 孝一松本
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1991-08-07
Filing date: 1991-08-07
Publication date: 1993-02-26

Abstract

(57)【要約】【構成】異常生成部６は、マイクロプロセッサ２のコマ
ンドにより模擬的に装置の異常状態信号を発生させる。
上記装置の異常状態信号を入力した自己診断部４が健全
であれば異常を検出して、異常信号を出力する。この異
常信号は、マイクロプロセッサ２に通知され、自己診断
部４の健全性が判断される。【効果】装置全体の信頼性、保守性が向上する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、処理装置に備えられる
自己診断回路に係わり、特に自身の健全性をも確認する
自己診断回路に関する。

【０００２】

【従来の技術】処理装置では、装置の異常を検出するた
め自己診断回路が採用されている。この処理装置の自己
診断回路を従来のプラント監視装置に適用した１例を図
１１を参照して説明する。

【０００３】図中、プラント監視装置１は、マイクロプ
ロセッサ２、マイクロプロセッサ２のプログラムを格納
するメモリ３およびプラント監視装置１内に異常がなか
ったかどうか診断する自己診断部４が備えられている。
なお、プラントからのデータを収集する入出力手段など
は、図示省略している。

【０００４】一般に、プラント監視装置１の起動時に
は、次の図１２に示す如くの処理を行ってからプラント
の状態を監視する動作を開始する。

【０００５】まず、ハードウェアのイニシャライズをす
る（１０１）。そして、マイクロプロセッサ２は、装置
を構成する要素が正しく動作するかチェックする。この
チェックには、例えば、メモリ３のリード、ライトの動
作が正常に行われるかの確認をする（１０２）。このと
き異常があれば、再度イニシャライズをする。プラント
監視装置１の構成要素が正常と判断されると、次に自己
診断部４が異常を検出しているかチェックする（１０
３）。

【０００６】ここで、自己診断部４には、種々のものが
あるが、例えば、図１３に示すウォッチドッグタイマ４
ａでは、内部にタイマを備え、マイクロプロセッサ２の
処理で一定の設定時間内にリセット信号ａがウォッチド
ッグタイマ４ａに入力するようになっている。このリセ
ット信号ａによってウォッチドッグタイマ４ａのタイマ
をリセットし、タイマを再起動させる。ところが、図１
４に示す如くｔ１時点で、何らかの原因でリセット信号
ａが入力されないと、ｔ２時点でウォッチドッグタイマ
がエラーを検出して、ウォッチドッグタイマエラー信号
ｂを出力する。これにより、ハードウェア上の故障の
他、プログラムのミスが検出できる。

【０００７】上記ウォッチドッグタイマ４ａの他、自己
診断部４には、メモリパリティエラー、レスポンスタイ
ムアウト、クロック停止などを検出するものががある。
これらの異常が発生した場合、その詳細要因や発生時刻
などの故障がメモリ内の特定エリアにログされ、故障解
析が容易にできるようにしている。

【０００８】上記した自己診断部４が異常を検出してい
るときには、再び最初のステップに戻り、イニシャライ
ズする。上記した処理をするためのマイクロプロセッサ
２用のプログラムは、メモリ３に格納され、動作開始後
も、装置の自己診断を行っている。

【０００９】

【発明が解決しようとする課題】しかしながら、上記し
た自己診断部４自体に異常があれば、装置内の異常を正
しく検出できないという問題がある。自己診断部４は、
マイクロプロセッサ２の処理により装置内に異常を検出
信号として取り出すものであるため、自己診断部４自体
が健全でないとき、プラント監視装置１は、装置内を正
常として処理をしてしまう。このため自己診断部４に異
常があるとプラント監視装置１は、誤ったデータを表示
したり、エラー要因が正しくログされないで故障解析に
多くの時間を要するという問題があった。これがプラン
ト監視装置１、即ち、処理装置の信頼性、保守性を低下
させる要因となっていた。

【００１０】そこで、本発明は、処理装置の信頼性、保
守性を向上させる自己診断回路を提供することを目的と
する。

【００１１】

【課題を解決するための手段】本発明は、処理装置の異
常状態を検出する自己診断部と、この自己診断部の健全
性を確認するために模擬的に前記異常状態を発生させる
異常生成部と、この異常生成部の前記異常状態を前記自
己診断部に入力して前記自己診断部の健全性を判断する
手段とを設けるようにしたものである。

【００１２】

【作用】上記構成により、異常生成部が模擬的な異常状
態を自己診断部に出力する。自己診断部では、この異常
状態を入力して自己診断部の健全性が判断される。

【００１３】

【実施例】以下、本発明の実施例を図面を参照して説明
する。

【００１４】図１は、本発明の一実施例を示す自己診断
回路をプラント監視装置に適用した構成図である。図１
１と異なる点は、自己診断回路５として異常生成部６を
追設している点である。異常生成部６は、マイクロプロ
セッサ２からのコマンドにより模擬的に装置の異常信号
を発生させて自己診断部４に入力する。

【００１５】上記構成のプラント監視装置１は、図１２
で説明したと同様に、一般に起動時においては、図２に
示す処理手順を経てプラントの監視の動作を開始する。

【００１６】まず、ハードウェアをイニシャライズする
（２０１）。次に、マイクロプロセッサ２は、装置の構
成が正しく動作するか否か判断する（２０２）。装置の
構成要素が正常と判断されれば、自己診断部４が異常を
検出するかチェックする（２０３）。

【００１７】自己診断部４が異常を検出しない場合、自
己診断部４が健全か否か確認する（２０４）。即ち、マ
イクロプロセッサ２のコマンドにより異常生成部６が模
擬的に異常信号を自己診断部４に出力して自己診断部４
が正しく異常信号を検出するか判断する。この結果、自
己診断部４の健全性が確認されると、プラントの監視動
作を開始する（２０５）。この際、異常に関する情報が
正しくメモリ３内にログされているか否かをチェックす
る。なお、構成要素に異常がある場合、自己診断部４で
異常の検出した場合、自己診断部４の健全性が確認でき
なかった場合は再度、イニシャライズしてスタートする
（２０１）。

【００１８】ここで、上記した自己診断回路を具体的に
説明する。

【００１９】まず、ウォッチドッグタイマエラーを検出
する自己診断回路５は図３に示す如く構成され、異常生
成部６内にＡＮＤゲート７と自己診断部４内にウォッチ
ドッグタイマ４ａとを設けている。

【００２０】異常生成部６のＡＮＤゲート７には、リセ
ット信号ａと制御信号ｂが入力されるように接続されて
いる。制御信号ｂはメモリ３内のプログラムに予め格納
されたコマンドにより“１”となっており、リセット信
号ａは図４に示す如く、通常状態には一定の設定時間毎
に“１”の信号が入力する。このＡＮＤゲート７では、
リセット信号ａを入力したときＡＮＤ条件が成立してゲ
ート出力信号ｃがリセット信号ａに対応して一定の設定
時間毎にウォッチドッグタイマ４ａに入力する。ウォッ
チドッグタイマ４ａは、これに応じてタイマをリセット
する。

【００２１】ところが、健全性確認時にマイクロプロセ
ッサ２がメモリ３内のプログラムに予め格納されたコマ
ンドにより図４に示す如く、制御信号ｂをｔ１時点で模
擬的に“０”とすると、ＡＮＤゲート７のゲート出力信
号ｃがｔ２時点で“０”のままとなる。この結果、ウォ
ッチドッグタイマ４ａは一定の時間後にタイマをリセッ
トできず、カウントオバーによりｔ３時点でウォッチド
ッグタイマエラー信号ｄを検出する。このウォッチドッ
グタイマエラー信号ｄは、割込み等の手段によりマイク
ロプロセッサ２に通知される。

【００２２】本発明をクロック停止検出回路に適用する
と図５および図６に示す如くになる。

【００２３】異常生成部６のＡＮＤゲート７には、クロ
ック信号ａと制御信号ｂとが共に“１”で入力され、通
常状態では、ゲート出力信号ｃがクロック信号ａに対応
して“１”を出力する。クロック停止検出回路４ｂは、
ゲート出力信号ｃの“１”を入力するからクロック停止
を検出せず、ｔ１時点ではクロック異常信号ｄを出力し
ない。

【００２４】クロック停止検出回路４ｂの健全性を確認
するときは、ｔ１時点でマイクロプロセッサ２はメモリ
３のコマンドにより制御信号ｂを“０”とする。これに
よりゲート出力信号ｃは“０”となりクロック停止検出
回路４ｂがｔ２時点でクロック異常信号ｄを出力する。
このクロック異常信号ｄは、マイクロプロセッサ２に通
知される。

【００２５】本発明をレスポンスタイムアウト回路に適
用すると図７および図８に示す如くになる。

【００２６】本実施例では、自己診断部４のレスポンス
タイマ４ｃに起動信号ａが入力される一方、異常生成部
６のＡＮＤゲート７に応答信号ｂ、制御信号ｃとが入力
される。通常状態では、レスポンスタイマ４ｃは、例え
ば、起動信号ａをｔ１時点で入力後ｔ２時点の一定時間
Ｔ１以内に応答信号ｂが返ってくるかチェックしてい
る。ここで、健全性確認時のｔ３時点で制御信号ｃを
“０”とすると、ゲート出力信号ｄが“０”となる。ゲ
ート出力信号ｄがｔ４時点でも“０”のままであるため
にレスポンスタイマ４ｃがカウントオーバとなり、ｔ５
時点でレスポンスタイムアウトエラーｅが検出され、マ
イクロプロセッサ２に通知される。

【００２７】本発明をパリティチェック回路に適用する
と、図９および図１０に示す如くになる。

【００２８】異常生成部６のＡＮＤゲート７には、パリ
ティビットａと制御信号ｂが入力され、ＡＮＤゲート７
のゲート出力信号ｃは、データｄと共にパリティチェッ
ク回路４ｄに入力される。ここで、偶数パリティでは、
通常状態時は、例えば、メモリ３からの読み込んだデー
タｄがｔ１時点からｔ２時点が“０”のときメモリ３か
らのパリティビットａも“０”でゲート出力信号ｃは
“０”を出力する。同様にメモリ３から読み込んだデー
タｄがｔ２時点からｔ３時点の如く“１”のときパリテ
ィビットａが“１”でゲート出力信号ｃを出力する。従
って、パリティチェック回路４ｄへ入力する“１”の数
を常に偶数に保つ。

【００２９】健全性を確認するとき、ｔ３時点で制御信
号ｂを“０”とするとｔ４時点で、ゲート出力信号ｃは
“０”となり偶数を保つことができない。この結果パリ
ティチェック回路４ｄはパリティエラー信号ｅを出力
し、この信号がマイクロプロセッサ２に通知される。

【００３０】このように、マイクロプロセッサのコマン
ドにより異常生成部６が模擬的に異常信号を自己診断部
４に出力する。自己診断部４は、上記模擬的な異常信号
を検出し、マイクロプロセッサ２に通知される。従っ
て、自己診断部４の健全性をより詳細にチェックするこ
とでこの自己診断回路５を備えたプラント監視装置１
は、信頼性、保守性を向上させることができる。その
上、マイクロプロセッサ２の指示により故障を模擬でき
るため、試験の自動化、省力化が可能となる。なお、本
実施例では、プラント監視装置１に本発明を適用した例
を説明したが、これに限らず自己診断部を備える処理装
置に適用できることは明らかである。

【００３１】

【発明の効果】以上説明したように本発明によれば、処
理装置の自己診断部の健全性が確認され、処理装置自体
の信頼性、保守性の向上が図れる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す自己診断回路を備えた
プラント監視装置の構成図である。

【図２】同装置の起動時の処理を示すフローチャートで
ある。

【図３】同装置の自己診断回路をウォッチドッグタイマ
に適用した例を示す構成図である。

【図４】同装置の図３の作用を示すタイムチャートであ
る。

【図５】同装置の自己診断回路をクロック停止検出回路
に適用した例を示す構成図である。

【図６】同装置の図５の作用を示すタイムチャートであ
る。

【図７】同装置の自己診断回路をレスポンスタイマに適
用した例を示す構成図である。

【図８】同装置の図７の作用を示すタイムチャートであ
る。

【図９】同装置の自己診断回路をパリティチェック回路
に適用した例を示す構成図である。

【図１０】同装置の図９の作用を示すフローチャートで
ある。

【図１１】従来例を示す自己診断部を備えたプラント監
視装置を示す構成図である。

【図１２】同装置の起動時の処理を示すフローチャート
である。

【図１３】同装置の自己診断部の１例を示す構成図であ
る。

【図１４】同装置の図１３の作用を示すタイムチャート
である。

【符号の説明】

１プラント監視装置２マイクロプロセッサ３メモリ４自己診断部５自己診断回路

Claims

【特許請求の範囲】

【請求項１】処理装置の異常状態を検出する自己診断
部と、この自己診断部の健全性を確認するために模擬的
に前記異常状態を発生させる異常生成部と、この異常生
成部の前記異常状態を前記自己診断部に入力して前記自
己診断部の健全性を判断する手段とを備えたことを特徴
とする自己診断回路。