KR20020005986A - 핫 플레이트 및 반도체 장치의 제조 방법 - Google Patents

핫 플레이트 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20020005986A
KR20020005986A KR1020010041066A KR20010041066A KR20020005986A KR 20020005986 A KR20020005986 A KR 20020005986A KR 1020010041066 A KR1020010041066 A KR 1020010041066A KR 20010041066 A KR20010041066 A KR 20010041066A KR 20020005986 A KR20020005986 A KR 20020005986A
Authority
KR
South Korea
Prior art keywords
plate body
chuck
electrode
semiconductor substrate
hot plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020010041066A
Other languages
English (en)
Other versions
KR100437977B1 (ko
Inventor
가따따도미오
와다준이찌
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR20020005986A publication Critical patent/KR20020005986A/ko
Application granted granted Critical
Publication of KR100437977B1 publication Critical patent/KR100437977B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0431—Apparatus for thermal treatment
    • H10P72/0432—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/72—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using electrostatic chucks

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Resistance Heating (AREA)
  • Surface Heating Bodies (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

반도체 장치의 제조 방법에 있어서, 반도체 제조 장치에 탑재된 정전 전극 척 핫 플레이트(10)에 웨이퍼(3)를 척할 때 웨이퍼 중앙부로부터 외주를 향하여 척력이 차례로 걸리도록 한다. 그 때문에 정전 척 전극(2)을 중앙부(4)로부터 외주 방향으로 적어도 2개로 분할하여 중앙의 내주부(4)에서 외주부(5)를 향하여 차례로 척 전력을 인가한다. 우선 웨이퍼 중앙으로부터 척력이 걸려 승온하고, 이 때 웨이퍼 외주부는, 척력이 약하므로 웨이퍼의 열팽창이 순조롭게 발생하며, 응력이 낮은 상태로 유지되어, 웨이퍼의 파손을 방지할 수 있다. 또, 웨이퍼의 이면 상태를 사전에 검지하여 미리 결정된 승압, 제전 매개 변수를 선택할 수 있다.

Description

핫 플레이트 및 반도체 장치의 제조 방법{Hot Plate and Manufacturing Method of Semiconductor Device}
본 발명은 반도체 제조 장치에 관한 것으로, 특히 정전 척에 의해 보유 지지된 반도체 기판을 가열하는 핫 플레이트 및 이 핫 플레이트를 이용한 반도체 장치의 제조 방법에 관한 것이다.
종래부터 반도체 장치를 제조하는 프로세스는 실리콘 등의 반도체 기판 상에 절연막이나 도전막을 스퍼터링이나 CVD(Chemical Vapour Deposition) 등에 의해 형성하고, 또 그들 성막을 엣칭하여 패터닝하는 공정을 반복해서 반도체 회로를 형성한다. 막의 퇴적이나 엣칭은 화학 반응을 이용하고 있고, 그 속도는 온도에 따라 영향을 받는다. 또, 퇴적한 막의 막질도 온도에 따라 변화한다. 따라서, 안정되고 재현성 좋게 처리하려면 처리중의 반도체 기판의 온도를 제어하는 것이 중요하다.
종래, 반도체 기판의 가열에는 반도체 기판의 표면 또는 이면으로부터 적외선 램프를 조사하는 형태가 많이 이용되고 있지만, 적외선 램프를 이용한 경우 반도체 기판 상의 막 종류에 따라 적외선의 흡수 효율이 다르기 때문에 정확한 온도 제어를 행하지 못하거나, 또는 냉각을 행할 수 없으므로 처리중에 온도가 상승해 버리는 등의 문제가 있었다.
그래서, 최근에는 저항 가열 히터를 내장한 핫 플레이트를 냉각 기구를 가진 스테이지에 고정하고, 이 핫 플레이트 상에 반도체 기판을 적재하여 열전도에 의해 반도체 기판을 가열하거나, 냉각하는 방식이 많이 이용되게 되었다. 이 경우, 핫 플레이트와 반도체 기판의 밀착에는 이면 배기를 이용하여 반도체 기판을 고정하는 방법, 정전 흡착력을 이용하여 반도체 기판을 전기적으로 고정하는 방법 또는 클램프 등을 이용하여 기계적 압박 등에 의한 고정하는 방법이 있다. 이 중에서, 이면 배기는 진공속에서는 이용할 수 없다. 또한, 기계적 압박을 이용하는 경우는 기계적 압박부를 반도체 기판에 기계적으로 접촉시켜 힘을 가하므로, 마찰이 일어나는 일 등에 의해 먼지의 발생원이 된다는 문제가 있다.
그로 인해, 최근에는 정전 흡착력을 이용한 정전 척 핫 플레이트 상에 반도체 기판을 흡착시켜 가열, 냉각을 행하고 있다.
그러나, 종래의 정전 척 핫 플레이트를 이용하여 실온의 반도체 기판을 고온의 핫 플레이트에 척한 경우, 자주 반도체 기판이 균열되고 반송 어긋남이 일어나는 등의 문제가 발생하고 있었다. 도16 및 도17은 각각 종래의 정전 척 핫 플레이트의 단면도이고, 도16이 척시의 상태, 그리고 도17이 척 해제시의 상태를 도시하고 있다. 정전 척 핫 플레이트는 플레이트 본체(100)를 갖고, 플레이트 본체(100)는 예를 들어 알루미나를 재료로 하고 있다. 텅스텐선 등으로 이루어지는 히터 전극(발열 전극)(101)은 플레이트 본체의 두께 방향의 대략 중앙 영역에 배치되고, 정전 척 전극(102)은 웨이퍼(103)가 적재되는 표면에 가까운 영역에 배치되어 있다.
실온의 반도체 기판(103)을 고온의 핫 플레이트에 적재하고 척한 경우, 반도체 기판(103)은 온도 상승에 수반하여 열팽창을 일으키려고 하지만, 정전 척력에 의해 반도체 기판(103)은 플레이트 본체(100)에 전체면이 고착되어 있으므로, 도10에 도시한 바와 같이 충분하게 팽창하지 못하며, 압축 응력에 의해 결국은 웨이퍼가 균열되어 버린다. 특히, 핫 플레이트 온도가 높으면 열팽창도 커지므로 균열되기 쉽다. 이와 같이, 종래의 정전 척 핫 플레이트를 이용하여 실온의 반도체 기판을 고온의 핫 플레이트에 척한 경우, 압축 응력에 의한 웨이퍼의 파손이 발생한다. 또한, 마찰에 의한 먼지 발생, 웨이퍼 어긋남에 의한 반송 에러 등의 문제도 있다. 그리고, 반도체 기판의 이면에 형성된 막의 종류에 따라 정전 척력이 변화하므로, 이면막의 종류에 따라 균열 발생의 빈도가 다르다. 그리고, 척 해제시에도 막의 종류에 따라 제전의 용이 정도가 다르므로, 도17에 도시한 바와 같이 척력이 잔재하고 있어도 반송력이 계속되며, 그로 인해 반송 어긋남(돌출)을 일으킨다.
이들 대책으로서는 척 전압을 가하기 전에 반도체 기판을 핫 플레이트 상에서 보유 지지하여, 반도체 기판을 어느 정도까지 승온시켜 열팽창시킨 후 척하는 방법이나, 또는 척 해제의 시간을 길게 설정하는 방법이 채택되고 있다. 그러나, 이들 방법에서는 생산 수율이 대폭 저하된다는 문제가 있다. 또, Al 리플로우 프로세스와 같이 반도체 기판의 승온 도중에서 성막을 개시해야 하는 경우에는 Al의 매립성이 열화하여 생산 수율이 저하된다.
본 발명은 이러한 사정에 의해 이루어진 것이며, 반도체 제조 장치에 탑재된 정전 척 핫 플레이트에 반도체 기판을 척할 때의 반도체 기판의 파손을 방지한 반도체 장치를 제조하기 위한 핫 플레이트를 제공하고, 척력이나 제전 시간 등을 자동적으로 조정하여 웨이퍼의 파손이나 반송 어긋남을 방지한 반도체 장치의 제조 방법을 제공한다.
도1은 제1 실시예의 웨이퍼가 탑재된 정전 척형 핫 플레이트의 단면도 및 핫 플레이트의 표면에 형성된 정전 척 전극을 도시한 핫 플레이트의 평면도.
도2는 제1 실시예의 웨이퍼가 척 전압을 인가받고 나서 척될 때까지의 시간적 변화를 도시한 특성도 및 웨이퍼가 척될 때까지의 웨이퍼 온도의 시간적 변화를 도시한 특성도.
도3은 제1 실시예의 웨이퍼가 척 전압을 인가받고 나서 척될 때까지의 시간적 변화를 도시한 특성도.
도4는 제1 실시예의 웨이퍼가 척 전압을 인가받고 나서 척될 때까지의 시간적 변화를 도시한 특성도 및 웨이퍼가 척될 때까지의 웨이퍼 온도의 시간적 변화를 도시한 특성도.
도5는 제1 실시예의 핫 플레이트의 표면에 형성된 정전 척 전극의 다른 예를 도시한 핫 플레이트의 평면도.
도6은 제1 실시예의 핫 플레이트의 표면에 형성된 정전 척 전극의 또 다른 예를 도시한 핫 플레이트의 평면도.
도7은 제1 실시예의 핫 플레이트의 표면에 형성된 정전 척 전극의 또 다른예를 도시한 핫 플레이트의 평면도.
도8은 제2 실시예의 정전 척형 핫 플레이트의 단면도.
도9는 제2 실시예의 정전 척형 핫 플레이트의 다른 예의 단면도.
도10은 제2 실시예의 정전 척형 핫 플레이트의 또 다른 예의 단면도.
도11은 제2 실시예의 정전 척형 핫 플레이트의 또 다른 예의 단면도.
도12는 제3 실시예의 핫 플레이트가 배치된 반도체 제조 장치(스퍼터 장치)의 개략 단면도.
도13은 본 발명의 척 해제시에 있어서의 척 해제 전압의 시간적 변화를 도시한 특성도.
도14는 본 발명의 핫 플레이트를 장착한 CVD 장치의 개략 단면도.
도15는 본 발명의 핫 플레이트를 장착한 RIE형 엣칭 장치의 개략 단면도.
도16은 종래의 척시의 정전 척 핫 플레이트의 단면도.
도17은 종래의 척 해제시의 정전 척 핫 플레이트의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1, 21 : 히터 전극(발열 전극)
2 : 정전 척 전극
3, 23 : 웨이퍼
4 : 내주 전극부
5 : 외주 전극부
10, 20 : 플레이트 본체
24 : 리프터 핀
30 : 스퍼터실
31 : 타겟
32 : 캐소드
34 : 핫 플레이트
35 : 모니터 프로우브
36 : 컨트롤러
41, 51 : 제1 전극
42, 52 : 제2 전극
본 발명은, (1) 엣칭 장치, CVD 장치, 스퍼터링 장치 등의 반도체 제조 장치에 탑재된 정전 척 핫 플레이트에 반도체 기판을 척할 때 반도체 기판 중앙부로부터 외주를 향해서 척력이 차례로 가해지도록 하는 것을 특징으로 하고 있다. 그로 인해서 정전 척 전극을 중앙부로부터 외주 방향을 적어도 2개로 분할하고, 중앙의 내주부로부터 외주부를 향해서 차례로 척 전력을 인가한다. 또는, 핫 플레이트의 플레이트 본체의 웨이퍼(반도체 기판)가 접촉하는 표면을 중심이 돌출한 볼록 형상의 면으로 하고, 척 전의 웨이퍼와 플레이트 본체 표면 사이의 거리를 플레이트 본체의 중심 부분으로부터 외주 방향을 향해서 길게 하며, 그에 의해 중앙부로부터외주부를 향해서 척력이 가해지도록 한다. 또한,(2) 이 핫 플레이트를 이용하여 웨이퍼 이면 상태를 모니터하여 막의 종류, 막의 두께를 검지하여 척 전압을 조정하는 것을 특징으로 하고 있다.
본 발명에 따라, 웨이퍼 중앙으로부터 척력이 가해져서 승온한다. 이 때, 웨이퍼 외주부는 척력이 약하므로, 웨이퍼의 열팽창이 순조롭게 발생하고, 응력이 낮은 상태로 유지되어 웨이퍼의 파손을 방지할 수 있다. 또한, 웨이퍼의 이면 상태를 사전에 감지하여 미리 결정된 승압, 제전 매개 매개 변수를 선택하고, 척력, 제전 시간이 자동적으로 조정되어 웨이퍼의 파손이나 반송 어긋남을 방지한다.
즉, 본 발명의 핫 플레이트는,
청구항 1의 기재에 따르면, 반도체 기판을 적재하는 볼록 형상 면을 가진 플레이트 본체와,
상기 플레이트 본체 내에 형성된 발열 전극과,
상기 플레이트 본체 내에 형성된 정전 척 전극을 구비하고,
반도체 기판이 상기 플레이트 본체의 볼록 형상 면에 적재된 때, 반도체 기판과 볼록 형상 면 사이의 거리가 상기 플레이트 본체의 중심 부분으로부터 외주 방향을 향하여 커지는 것을 특징으로 한다.
청구항 2의 기재에 따르면, 청구항 1에 있어서, 상기 정전 척 전극은 상기 플레이트 본체의 중심 부분으로부터 외주 방향을 향하여 상기 플레이트 본체의 두께 방향에 있어서 볼록 형상으로 형성되어 있는 것을 특징으로 한다.
청구항 3의 기재에 따르면, 청구항 2에 있어서, 상기 발열 전극은 전극 플레이트 본체 내에 상기 플레이트 본체의 중심 부분으로부터 외주 방향을 향하여 상기 플레이트 본체의 두께 방향에 있어서 동일 높이에 형성되는 것을 특징으로 한다.
청구항 4의 기재에 따르면, 청구항 2에 있어서, 상기 발열 전극은 상기 플레이트 본체의 중심 부분으로부터 외주 방향을 향하여 상기 플레이트 본체의 두께 방향에 있어서 볼록 형상으로 형성되어 있는 것을 특징으로 한다.
청구항 5의 기재에 따르면, 반도체 기판을 적재하는 평탄면을 가진 플레이트 본체와,
상기 플레이트 본체 내에 형성된 발열 전극과,
상기 플레이트 본체 내에 상기 플레이트 본체의 중심 부분으로부터 외주 방향을 향하여 상기 플레이트 본체의 두께 방향에 있어서 볼록 형상으로 형성된 정전 척 전극을 구비하고,
반도체 기판이 상기 플레이트 본체의 평탄면에 적재된 때, 반도체 기판과 정전 척 전극 사이의 거리가 상기 플레이트 본체의 중심 부분으로부터 외주 방향을 향하여 커지는 것을 특징으로 한다.
청구항 6의 기재에 따르면, 청구항 5에 있어서, 상기 발열 전극은 전극 플레이트 본체 내에 상기 플레이트 본체의 중심 부분으로부터 외주 방향을 향하여 상기 플레이트 본체의 두께 방향에 있어서 동일 높이에 형성되는 것을 특징으로 한다.
청구항 7의 기재에 따르면, 청구항 5에 있어서, 상기 발열 전극은 상기 플레이트 본체의 중심 부분으로부터 외주 방향을 향하여 상기 플레이트 본체의 두께 방향에 있어서 볼록 형상으로 형성되어 있는 것을 특징으로 한다.
청구항 8의 기재에 따르면, 플레이트 본체와, 상기 플레이트 본체에 형성된 발열 전극과, 상기 플레이트 본체에 형성되어, 중심으로부터 외주 방향에 복수의 전극 척 전극 부분에 분할된 정전 척 전극을 구비한 핫 플레이트 상에 반도체 기판을 적재하는 공정과,
상기 발열 전극에 전압을 인가함으로써 상기 플레이트 본체에 탑재된 반도체 기판을 소정의 온도까지 가열하는 공정과,
상기 복수의 정전 척 전극 부분에, 상기 핫 플레이트 본체의 상기 중심 부분의 정전 척 전극 부분으로부터 외주 방향의 전극 척 전극 부분으로 향하여 차례로 척 전압을 인가하고, 상기 핫 플레이트 본체의 상기 중심 부분으로부터 외주 방향을 향하여 척력을 발생시켜, 이 척력에 의해 상기 반도체 기판을 상기 핫 플레이트에 유지시키는 공정과,
상기 반도체 기판을 상기 핫 플레이트 본체 상에 유지한 상태로 상기 반도체 기판을 처리하는 공정을 구비한 것을 특징으로 한다.
청구항 9의 기재에 따르면, 청구항 8에 있어서, 상기 중심 부분의 정전 척 전극 부분에 인가하는 상기 척 전압과 외주 방향의 정전 척 전극 부분에 인가하는 상기 척 전압을 같은 전압으로 하는 것을 특징으로 한다.
청구항 10의 기재에 따르면, 청구항 8에 있어서, 상기 중심 부분의 정전 척 전극 부분에 인가하는 상기 척 전압과 외주 방향의 정전 척 전극 부분에 인가하는 상기 척 전압을 다른 전압으로 하는 것을 특징으로 한다.
청구항 11의 기재에 따르면, 청구항 8에 있어서, 상기 정전 척 전극 부분의적어도 하나에 인가하는 상기 척 전압으로서 소정치의 전압을 인가하는 것을 특징으로 한다.
청구항 12의 기재에 따르면, 청구항 8에 있어서, 상기 정전 척 전극 부분의 적어도 하나에 인가하는 상기 척 전압을 변화시키면서 인가하고 소정치까지 상승시키는 것을 특징으로 한다.
청구항 13의 기재에 따르면, 청구항 8에 있어서, 상기 반도체 기판을 상기 핫 플레이트 본체에 적재하기 전 또는 적재한 후에 이 반도체 기판의 이면 상태를 검지하는 공정과, 검지 정보에 의거하여, 상기 척 전압 및 척 시간의 적어도 하나를 제어하는 공정을 더 구비하는 것을 특징으로 한다.
청구항 14의 기재에 따르면, 청구항 8에 있어서, 상기 반도체 기판을 처리하는 공정 후에, 상기 척 전압은 역극성의 척 해제 전압을 상기 복수의 정전 척 해제 전극 부분에 인가하여 척 해제력을 발생시켜, 이 척력에 의해 상기 반도체 기판을 상기 핫 플레이트로부터 분리하는 공정을 더 구비하는 것을 특징으로 한다.
청구항 15의 기재에 따르면, 청구항 13에 있어서, 상기 반도체 기판을 상기 핫 플레이트 본체에 적재하기 전 또는 적재한 후에 이 반도체 기판의 이면 상태를 검지하는 공정과, 검지 정보에 의거하여, 상기 척 해제 전압 및 척 해제 시간의 적어도 하나를 제어하는 공정을 더 구비하는 것을 특징으로 한다.
청구항 16의 기재에 따르면, 청구항 8에 있어서, 상기 복수의 척 전극 부분은 상기 핫 플레이트 본체의 상기 중심 부분에 대해 병렬 나선형으로 배치된 한 쌍의 전극의 복수의 분할 부분으로 이루어져 있는 것을 특징으로 한다.
청구항 17의 기재에 따르면, 청구항 8에 있어서, 상기 복수의 척 전극 부분은 상기 핫 플레이트 본체의 상기 중심 부분을 다중으로 에워싸는 각각 분리하고 있는 원형 전극 부분으로 이루어져 있는 것을 특징으로 한다.
청구항 18의 기재에 따르면, 청구항 8에 있어서, 상기 복수의 척 전극 부분은 상기 핫 플레이트 본체의 상기 중심 부분을 다중으로 에워싸는 원형으로 각각 복수 배열된 전극 부분으로 이루어져 있는 것을 특징으로 한다.
청구항 19의 기재에 따르면, 청구항 8에 있어서, 상기 복수의 척 전극 부분은 상기 핫 플레이트 본체의 상기 중심 부분에 끼워넣어져 배치된 한 쌍의 빗살형 전극 부분과, 한 쌍의 빗살형 전극 부분을 다중으로 에워싸는 원형으로 각각 복수 배열된 복수 쌍의 빗살형 전극 부분으로 이루어져 있는 것을 특징으로 한다.
청구항 20의 기재에 따르면, 반도체 기판을 적재하는 플레이트 본체와, 상기 플레이트 본체에 형성된 발열 전극과, 상기 플레이트 본체에 상기 플레이트 본체의 두께 방향에 있어서 볼록 형상으로 형성된 정전 척 전극을 구비한 핫 플레이트 상에 반도체 기판을 적재하는 공정과,
상기 발열 전극에 전압을 인가함으로써 상기 플레이트 본체에 적재된 반도체 기판을 소정의 온도까지 가열하는 공정과,
상기 복수의 전극 척 전극 부분에 척 전압을 인가하고, 척력을 발생시켜, 이 척력에 의해 상기 반도체 기판을 상기 핫 플레이트에 유지시키는 공정과,
상기 반도체 기판을 상기 핫 플레이트 본체 상에 유지한 상태에서 상기 반도체 기판을 처리하는 공정과,
상기 반도체 기판을 상기 핫 플레이트 본체에 적재하기 전 또는 적재한 후에 이 반도체 기판의 이면 상태를 검지하는 공정과,
검지 정보에 의거하여, 상기 척 전압 및 척시간의 적어도 하나를 제어하는 공정을 구비한 것을 특징으로 한다.
청구항 21의 기재에 따르면, 청구항 20에 있어서, 상기 반도체 기판을 처리하는 공정 후에, 상기 척 전압은 역극성의 척 해제 전압을 상기 복수의 정전 척 해제 전극 부분에 인가하여 척 해제력을 발생시켜, 이 척력에 의해 상기 반도체 기판을 상기 핫 플레이트로부터 분리하는 공정을 더 구비하는 것을 특징으로 한다.
청구항 22의 기재에 따르면, 청구항 21에 있어서, 상기 반도체 기판을 상기 핫 플레이트 본체에 적재하기 전 또는 적재한 후에 이 반도체 기판의 이면 상태를 검지하는 공정과, 검지 정보에 의거하여, 상기 척 해제 전압 및 척 해제 시간의 적어도 하나를 제어하는 공정을 더 구비하는 것을 특징으로 한다.
이하, 도면을 참조하여 발명의 실시 형태를 설명한다.
우선, 도1 내지 도4를 참조하여 제1 실시예를 설명한다.
도1은 웨이퍼가 탑재된 정전 척형 핫 플레이트의 단면도 및 이 핫 플레이트의 표면에 형성된 정전 척 전극을 모식적으로 도시한 개략 평면도, 도2 및 도4는 웨이퍼가 척 전압을 인가받고 나서 척될 때까지의 시간적 변화를 도시한 특성도 및 웨이퍼가 척될 때까지의 웨이퍼 온도의 시간적 변화를 도시한 특성도, 도3은 웨이퍼가 척 전압을 인가받고 나서 척될 때까지의 시간적 변화를 도시한 특성도이다. 이 제1 실시예의 정전 척형 핫 플레이트는 처리 장치 내에 배치되어 있고, 플레이트 본체(10)를 갖고 있다. 플레이트 본체(10)는 예를 들어 알루미나(Al2O3) 등의 세라믹스를 재료로 하고 있다. 히터 전극(발열 전극)(1)은 플레이트 본체(10)의 두께 방향의 대략 중앙에 배치되고, 텅스텐선 등을 전극 재료로 하고 있다. 정전 척 전극(2)은 웨이퍼(3)가 적재되는 표면에 가까운 영역에 배치되어 있다. 이 실시예에서는 정전 척 전극(2)은 내주 전극부(4)와 외주 전극부(5)의 2개로 분할되어 있다. 내주 전극부(4)는 척시에 플러스 전압을 인가하는 제1 전극(41) 및 마이너스 전압을 인가하는 제2 전극(42)을 갖고, 외주 전극부(5)는 척시에 플러스 전압을 인가하는 제1 전극(51) 및 마이너스 전압을 인가하는 제2 전극(52)을 가지고 있다. 이들 전극은 전원(도시 생략)에 접속되어 있다.
다음에, 정전 척형 핫 플레이트를 이용하여 반도체 기판(웨이퍼)을 가열하는 방법을 설명한다. 우선, 핫 플레이트를 구성하는 플레이트 본체(10)는 웨이퍼(3)의 처리[스퍼터링, CVD 등에 의한 성막 처리, RIE(Reactive Ion Etching) 등에 의한 엣칭 처리 등]를 행하기 위해서 필요한 온도(T)까지 히터 전극(1)에 의해 가열되어 있다. 실리콘 등의 웨이퍼(3)는 이 가열된 플레이트 본체(10)의 표면 상으로 반송되어, 이 위에 적재된다. 우선, 시각(t1)에서 내측 내주 전극부(4)의 제1 전극(41) 및 제2 전극(42)에 소정의 플러스와 마이너스 전압(V)이 인가된다. 이에 의해, 웨이퍼(3)의 가열이 시작되고, 웨이퍼(3)의 열팽창이 일어난다. 이 때, 웨이퍼(3)의 외주부는 척되어 있지 않으므로, 웨이퍼(3)는 외주 방향을 팽창할 수 있다. 따라서, 압축 응력이 발생하지는 않는다. 다음에, t시간 후의 시각(t2)에서외주부에 있는 외주 전극부(51)의 제1 전극(51) 및 제2 전극(52)에 소정의 플러스와 마이너스 전압이 각각 인가된다. 그리고, 웨이퍼(3)의 외주부도 척되며, 웨이퍼(3)의 전체면이 핫 플레이트에 척되어 웨이퍼 온도가 균일하게 핫 플레이트의 온도(T)와 같아진다. 척 전압의 시간적 변화 및 웨이퍼 온도의 시간적 변화는 도2에 도시된다. 도2의 (a)의 종축은 척 전압(±v)을 나타내고, 횡축은 척에 전압을 인가하는 시간(초)을 나타내고 있다.
또, 도2의 (b)의 종축은 웨이퍼 온도(℃)를 나타내고, 횡축은 척에 전압을 인가하는 시간(초)을 나타내고 있다. 이 실시예에서는 시각(t1)에 내측 전극에, t2에 외측 전극에 모두 전압(V)을 인가하고 있지만, 시각(t2)의 외주부 인가 전압을 시각(t1)의 내주부 인가 전압으로 바꾸어 전압(V+) 또는 전압(V-)을 인가해도 된다. 척 전압은 소정의 전압까지 서서히 높일 수도 있다. 도3의 종축은 척 전압(±v)을 나타내고, 횡축은 척에 전압을 인가하는 시간(초)을 나타내고 있다. 이 도면에서는 시각(t1)에 인가되는 내주 전극부에 대한 인가 전압은 소정의 전압(V)까지 서서히 승압되고 있다. 시각(t2)에 인가되는 외주 전극부에 대한 인가 전압은 소정의 전압(V)을 한꺼번에 인가하고 있다. 그러나, 시각(t2)의 외주부 인가 전압도 서서히 가하도록 해도 된다. 이와 같이, 서서히 승압함으로써 웨이퍼의 급격한 온도 상승에 따른 열팽창을 원인으로 하는 압축 응력을 보다 감소시킬 수 있다.
이와 같이, 웨이퍼 중앙부로부터 척됨으로써, 웨이퍼와 핫 플레이트가 강하게 마찰되어 미립자를 발생하거나 또는 웨이퍼에 압축 응력이 발생하여 파손되는일 등을 방지할 수 있으며, 반도체 제조 장치의 신뢰성이 향상된다.
이 실시예에서는 정전 척 전극은 2분할되어 있지만, 본 발명에서는 3분할 또는 그 이상으로 분할되어 있어도 된다. 도4는 정전 척 전극을 3분할한 경우의 척 전압의 시간적 변화 및 웨이퍼 온도의 시간적 변화를 도시하고 있다. 도4의 (a)의 종축은 척 전압(±v)을 나타내고, 횡축은 척 전극에 전압을 인가하는 시간(초)을 나타내고 있다. 또, 도4의 (b)의 종축은 웨이퍼 온도(℃)를 나타내고, 횡축은 척 전극에 전압을 인가하는 시간(초)을 나타내고 있다. 이 경우에도 웨이퍼 중앙부로부터 척됨으로써, 웨이퍼와 핫 플레이트가 강하게 마찰되어 미립자를 발생하거나 또는 웨이퍼에 압축 응력이 발생하여 파손되는 일 등을 방지할 수 있으며, 2분할의 경우 보다 한층 더 웨이퍼 파손을 적게 할 수 있다.
또, 이 실시예에서는 정전 척 전극의 전극 부분은 상기 핫 플레이트 본체의 상기 중심 부분에 대하여 병렬로 나선형으로 배치된 한 쌍의 전극의 복수의 분할 부분으로 이루어져 있지만, 도5에 도시되어 있는 바와 같이 상기 핫 플레이트 본체의 상기 중심 부분을 다중으로 에워싸서 각각 분리하고 있는 원형 전극 부분(사선부)으로 이루어지는 것으로 해도 된다. 또는, 도6에 도시되어 있는 바와 같이 핫 플레이트 본체의 중심 부분을 다중으로 에워싸는 원 형상으로 각각 복수 배열된 전극 부분(사선부)으로 이루어지는 것으로 해도 된다. 또한, 도7에 도시되어 있는 바와 같이 핫 플레이트 본체의 중심 부분에 끼워넣어져 배치된 한 쌍의 빗살형 전극 부분과, 한 쌍의 빗살형 전극 부분을 다중으로 에워싸는 원형으로 각각 복수 배열된 복수쌍의 빗살형 전극 부분(사선부)으로 이루어지는 것으로 해도 된다. 정전척 전극의 전극 부분은 그 밖에 다양한 형상을 취할 수 있는 것이다.
다음에, 도8을 참조하여 제2 실시예를 설명한다.
도8은 정전 척형 핫 플레이트의 단면도이다. 이 실시예의 정전 척형 핫 플레이트는 처리 장치 내에 배치되어 있고, 플레이트 본체(20)를 갖고 있다. 플레이트 본체(20)는 예를 들어 알루미나(Al2O3) 등의 세라믹스를 재료로 하고 있다. 히터 전극(발열 전극)(21)은 플레이트 본체(20)의 두께 방향의 대략 중앙에 배치되고, 텅스텐선 등을 전극 재료로 하고 있다. 정전 척 전극(22)은 웨이퍼(23)가 적재되는 표면에 가까운 영역에 배치되어 있다. 이 실시예에서는 플레이트 본체(20)의 웨이퍼(23)를 지지하는 표면은 단면이 볼록 형상으로 되어 있다. 따라서, 이 표면은 볼록 형상으로 되어 있으므로, 척 직전의 정전 척 표면 웨이퍼(23)와의 사이의 거리(d)는 플레이트 본체(20)의 중앙부가 작고, 외주부가 크다. 또, 플레이트 본체(20)에는 복수의 관통한 구멍(도시 생략)이 개구되어 있고, 그 속에 웨이퍼 반송용 리프터 핀(24)이 삽입되어 있다. 이 리프터 핀(24)은 웨이퍼의 반송시에 상승, 하강하도록 되어 있다. 리프터 핀은 웨이퍼 센서를 겸할 수 있다.
이 실시예에 따르면, 척면이 볼록 형상 면으로 되어 있으므로, 웨이퍼의 척 개시시에 양자가 가장 접근하고 있는 웨이퍼 중앙부만 척되고, 그 후 늦게 외주부가 척된다. 따라서, 제1 실시예와 마찬가지로 웨이퍼의 압축 응력에 의한 파손이나 마찰에 의한 미립자의 발생이 억제된다. 정전 척 전극은 분할할 필요가 없으므로 척 전원이 간편해지며, 비용의 저감으로 이어진다. 또, 웨이퍼 리프터 핀은 스프링을 갖는 센서로 되어 있으며, 척시에 웨이퍼를 수평으로 보유 지지하여 균등한 척력이 가해지도록 하는 이외에, 웨이퍼의 파손이나 반송 실수에 의해 정상적으로 교환이 이루어지지 않았을 때 이들의 불량을 검지할 수 있다. 핫 플레이트 표면의 볼록 형상의 높이는 100 ㎛ 내지 1 mm 정도가 바람직하다. 100 ㎛ 이하에서는 웨이퍼에 가해지는 척력이 내측과 외측에서는 시간차가 발생하지 않으므로, 웨이퍼의 응력을 저감시키는 효과가 없다. 또, 1 mm 이상에서는 웨이퍼가 지나치게 변형되어 반대로 응력이 증가하거나, 척 불량이 되는 경우가 많다.
또, 이 실시예에서는 발열 전극은 전극 플레이트 본체 내에 상기 플레이트 본체의 중심 부분으로부터 외주 방향을 향해서 상기 플레이트 본체의 두께 방향에 있어서 동일 높이로 형성되지만, 도9에 도시되어 있는 바와 같이 플레이트 본체의 중심 부분으로부터 외주 방향을 향해서 플레이트 본체의 두께 방향에 있어서 볼록 형상으로 형성해도 된다. 또, 반도체 기판을 적재하는 플레이트 본체의 면은 볼록 형상으로 형성되어 있지만, 도10에 도시되어 있는 바와 같이 평탄면으로 형성해도 된다. 또, 반도체 기판을 적재하는 플레이트 본체의 면을 평탄면으로 형성하고, 또한 발열 전극을 도11에 도시되어 있는 바와 같이 플레이트 본체의 중심 부분으로부터 외주 방향을 향해서 플레이트 본체의 두께 방향에 있어서 볼록 형상으로 형성해도 된다.
다음에, 도12 내지 도15를 참조하여 제3 실시예를 설명한다.
도12는, 핫 플레이트가 배치된 반도체 제조 장치(스퍼터 장치)의 개략 단면도, 도7은, 척 해제시에 있어서의 척 해제 전압의 시간적 변화를 도시하는 특성도이다. 이 실시예의 핫 플레이트(34)는, 제1 실시예와 마찬가지로, 정전 척이 2분할되고, 웨이퍼 적재면이 평탄한 구조를 가지고 있다. 스퍼터실(30)에는 Ar 등의 스퍼터 가스 도입구와 진공 펌프(도시하지 않음)에 접속된 진공 배기구가 설치되어 있고, 스퍼터실(30)을 진공 배기할 수 있도록 되어 있다.
진공 배기된 스퍼터실(30)에는 타겟(31)을 유지한 캐소드(32)와, 이 캐소드(32)에 대향하여 배치된 핫 플레이트(34)가 설치되어 있다. 핫 플레이트(34)가 설치되어 있는 스테이지의 측에는 웨이퍼(33)의 이면 상태를 검지하는 이면 모니터 프로우브(35)가 설치되어 있다. 핫 플레이트(34)는 450℃에 가열되어 있다. 도1과 마찬가지로, 핫 플레이트(34)를 구성하는 정전 척 전극은, 내주 전극부와 외주 전극부의 2개로 분할되어 있다. 내주 전극부는 척시에 플러스 전압을 인가하는 제1 전극 및 마이너스 전압을 인가하는 제2 전극을 가지고, 외주 전극부는 척시에 플러스 전압을 인가하는 제1 전극 및 마이너스 전압을 인가하는 제2 전극을 가지고 있다. 이들 전극은, 척 전원 컨트롤러(36)에 접속되어 있다.
웨이퍼(33)가 반송되어, 핫 플레이트(34) 상에 적재되기 전에 이면 모니터 프로우브(35)에 의해 웨이퍼(33)의 이면 상태가 모니터된다. 모니터된 정보는, 척 전원 컨트롤러(36)에 이송되는 동시에 웨이퍼(33)가 핫 플레이트에 적재된다. 이면 상태에 의해 사전에 결정된 척 전압 인가 매개 변수가 선택되어, 내측 척 전압, 외측 척 전압의 차례로 인가된다. 이에 따라 웨이퍼 중앙부로부터 척되어 웨이퍼 온도가 450℃로 된다.
이 실시예의 방법에 의해 웨이퍼와 핫 플레이트가 강하게 마찰되어 미립자를발생하는 일이나 웨이퍼에 압축 응력이 발생하고, 파손하는 일이 방지된다.
이어서, 스퍼터링 가스가 도입되어, 소정의 압력으로 된 후, 소정의 시간 타겟에 DC 전력이 가해지고, 성막이 종료된다. 그 후 이면 상태에 의해 사전에 결정된 척 해제 매개 변수에 의해 제전 프로세스가 행해지고, 웨이퍼(33)가 스퍼터실(30)로부터 반출되어 일련의 스퍼터 성막 프로세스를 종료한다. 이 이면 모니터 프로우브는, 정전 척 매개 변수를 결정하는 것 뿐만 아니라, 적외 방사 온도계의 온도 구성을 행하기 위한 방사율 측정 프로우브와 공용하는 것도 가능하다. 이 실시예에서는 이면 모니터 프로우브는 스퍼터실에 설치되지만, 다른 챔버나 로드 로크실 등 별도의 방이라 상관없다.
제전 프로세스는, 척시와는 역방향의 전압을 정전 척 전극에 인가하는 것이며, 도13에 도시한 바와 같이, 이 전극에 척시와 같은 강도의 역방향의 전압(예들 들면, + 0.3 kV가 가해지고 있던 전극에는 - 0.3 kV, - 0.3 kV가 가해지고 있던 전극에는 + 0.3 kV)을 단시간(대략 2초) 인가한다. 도7의 종축은, 척 전압 및 척 해제 전압(V)을 나타내고, 횡축에 척시간 및 척 해제 시간(초)을 나타내고 있다.
또, 이 실시예에서는, 스퍼터 장치의 핫 플레이트를 적용했지만, 본 발명에서는 CVD 장치, RIE 장치 또는 CDE 장치 등의 다른 반도체 제조 장치에 적용하는 것도 가능하다.
도14는, 본 발명의 핫 플레이트를 장착한 CVD 장치의 개략 단면도를 도시하고 있다. 실란 및 산소 등으로 이루어지는 반응 가스를 300℃ 내지 500℃로 가열된 반응실 내에 공급하고, 산화 반응에 의해서 실리콘 산화막(SiO2)을 본 발명의 핫 플레이트 상에 적재된 실리콘 웨이퍼에 성막시킨다.
도15는, 본 발명의 핫 플레이트를 장착한 RIE형 엣칭 장치의 개략 단면도이다. 반응실의 캐소드 측에 본 발명의 핫 플레이트를 배치하고, 예를 들면, CF4- O2(8원자 %)의 반응 가스를 실내에 공급하고, 13.56 MHz의 고주파 전압을 캐소드에 인가하여 핫 플레이트 상의 실리콘 웨이퍼에 형성된 폴리 실리콘막을 패터닝한다.
본 발명에 의해 척력이 웨이퍼 중앙으로부터 걸려 승온한다. 이 때, 웨이퍼 외주부는, 척력이 약하므로 웨이퍼의 열팽창이 순조롭게 발생하고, 응력이 낮은 상태로 유지되고, 웨이퍼의 파손을 방지할 수 있다. 또 웨이퍼와 핫 플레이트의 마찰이 약하므로 미립자의 발생도 억제된다. 또, 웨이퍼의 이면 상태를 사전에 감지하여 미리 결정된 승압, 제전 매개 변수를 선택하고, 척력, 제전 시간이 자동적으로 조정되어 웨이퍼의 파손이나 반송 어긋남을 방지할 수 있다.

Claims (22)

  1. 반도체 기판을 적재하는 볼록 형상 면을 가진 플레이트 본체와,
    상기 플레이트 본체 내에 형성된 발열 전극과,
    상기 플레이트 본체 내에 형성된 정전 척 전극을 구비하고,
    반도체 기판이 상기 플레이트 본체의 볼록 형상 면에 적재된 때, 반도체 기판과 볼록 형상 면 사이의 거리가 상기 플레이트 본체의 중심 부분으로부터 외주 방향을 향하여 커지는 것을 특징으로 하는 핫 플레이트.
  2. 제1항에 있어서, 상기 정전 척 전극은 상기 플레이트 본체의 중심 부분으로부터 외주 방향을 향하여 상기 플레이트 본체의 두께 방향에 있어서 볼록 형상으로 형성되어 있는 것을 특징으로 하는 핫 플레이트.
  3. 제2항에 있어서, 상기 발열 전극은 전극 플레이트 본체 내에 상기 플레이트 본체의 중심 부분으로부터 외주 방향을 향하여 상기 플레이트 본체의 두께 방향에 있어서 동일 높이에 형성되는 것을 특징으로 하는 핫 플레이트.
  4. 제2항에 있어서, 상기 발열 전극은 상기 플레이트 본체의 중심 부분으로부터 외주 방향을 향하여 상기 플레이트 본체의 두께 방향에 있어서 볼록 형상으로 형성되어 있는 것을 특징으로 하는 핫 플레이트.
  5. 반도체 기판을 적재하는 평탄면을 가진 플레이트 본체와,
    상기 플레이트 본체 내에 형성된 발열 전극과,
    상기 플레이트 본체 내에 상기 플레이트 본체의 중심 부분으로부터 외주 방향을 향하여 상기 플레이트 본체의 두께 방향에 있어서 볼록 형상으로 형성된 정전 척 전극을 구비하고,
    반도체 기판이 상기 플레이트 본체의 평탄면에 적재된 때, 반도체 기판과 정전 척 전극 사이의 거리가 상기 플레이트 본체의 중심 부분으로부터 외주 방향을 향하여 커지는 것을 특징으로 하는 핫 플레이트.
  6. 제5항에 있어서, 상기 발열 전극은 전극 플레이트 본체 내에 상기 플레이트 본체의 중심 부분으로부터 외주 방향을 향하여 상기 플레이트 본체의 두께 방향에 있어서 동일 높이에 형성되는 것을 특징으로 하는 핫 플레이트.
  7. 제5항에 있어서, 상기 발열 전극은 상기 플레이트 본체의 중심 부분으로부터 외주 방향을 향하여 상기 플레이트 본체의 두께 방향에 있어서 볼록 형상으로 형성되어 있는 것을 특징으로 하는 핫 플레이트.
  8. 플레이트 본체와, 상기 플레이트 본체에 형성된 발열 전극과, 상기 플레이트 본체에 형성되어, 중심으로부터 외주 방향에 복수의 전극 척 전극 부분에 분할된정전 척 전극을 구비한 핫 플레이트 상에 반도체 기판을 적재하는 공정과,
    상기 발열 전극에 전압을 인가함으로써 상기 플레이트 본체에 탑재된 반도체 기판을 소정의 온도까지 가열하는 공정과,
    상기 복수의 정전 척 전극 부분에, 상기 핫 플레이트 본체의 상기 중심 부분의 정전 척 전극 부분으로부터 외주 방향의 전극 척 전극 부분을 향하여 차례로 척 전압을 인가하고, 상기 핫 플레이트 본체의 상기 중심 부분으로부터 외주 방향을 향하여 척력을 발생시키고, 이 척력에 의해 상기 반도체 기판을 상기 핫 플레이트에 유지시키는 공정과,
    상기 반도체 기판을 상기 핫 플레이트 본체 상에 유지한 상태로 상기 반도체 기판을 처리하는 공정을 구비한 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제8항에 있어서, 상기 중심 부분의 정전 척 전극 부분에 인가하는 상기 척 전압과 외주 방향의 정전 척 전극 부분에 인가하는 상기 척 전압을 같은 전압으로 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제8항에 있어서, 상기 중심 부분의 정전 척 전극 부분에 인가하는 상기 척 전압과 외주 방향의 정전 척 전극 부분에 인가하는 상기 척 전압을 다른 전압으로 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제8항에 있어서, 상기 정전 척 전극 부분의 적어도 하나에 인가하는 상기 척전압으로서 소정치의 전압을 인가하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제8항에 있어서, 상기 정전 척 전극 부분의 적어도 하나에 인가하는 상기 척 전압을 변화시키면서 인가하고 소정치까지 상승시키는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제8항에 있어서, 상기 반도체 기판을 상기 핫 플레이트 본체에 적재하기 전 또는 적재한 후에 이 반도체 기판의 이면 상태를 검지하는 공정과, 검지 정보에 의거하여, 상기 척 전압 및 척 시간의 적어도 하나를 제어하는 공정을 더 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제8항에 있어서, 상기 반도체 기판을 처리하는 공정 후에, 상기 척 전압은 역극성의 척 해제 전압을 상기 복수의 정전 척 해제 전극 부분에 인가하여 척 해제력을 발생시켜, 이 척력에 의해 상기 반도체 기판을 상기 핫 플레이트로부터 분리하는 공정을 더 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제13항에 있어서, 상기 반도체 기판을 상기 핫 플레이트 본체에 적재하기 전 또는 적재한 후에 이 반도체 기판의 이면 상태를 검지하는 공정과, 검지 정보에 의거하여, 상기 척 해제 전압 및 척 해제 시간의 적어도 하나를 제어하는 공정을 더구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제8항에 있어서, 상기 복수의 척 전극 부분은 상기 핫 플레이트 본체의 상기 중심 부분에 대해 병렬 나선형으로 배치된 한 쌍의 전극의 복수의 분할 부분으로 이루어져 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제8항에 있어서, 상기 복수의 척 전극 부분은 상기 핫 플레이트 본체의 상기 중심 부분을 다중으로 에워싸는 각각 분리하고 있는 원형 전극 부분으로 이루어져 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 제8항에 있어서, 상기 복수의 척 전극 부분은 상기 핫 플레이트 본체의 상기 중심 부분을 다중으로 에워싸는 원형으로 각각 복수 배열된 전극 부분으로 이루어져 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 제8항에 있어서, 상기 복수의 척 전극 부분은 상기 핫 플레이트 본체의 상기 중심 부분에 끼워넣어져 배치된 한 쌍의 빗살형 전극 부분과, 한 쌍의 빗살형 전극 부분을 다중으로 에워싸는 원형으로 각각 복수 배열된 복수 쌍의 빗살형 전극 부분으로 이루어져 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  20. 반도체 기판을 적재하는 플레이트 본체와, 상기 플레이트 본체에 형성된 발열 전극과, 상기 플레이트 본체에 상기 플레이트 본체의 두께 방향에 있어서 볼록 형상으로 형성된 정전 척 전극을 구비한 핫 플레이트 상에 반도체 기판을 적재하는 공정과,
    상기 발열 전극에 전압을 인가함으로써 상기 플레이트 본체에 적재된 반도체 기판을 소정의 온도까지 가열하는 공정과,
    상기 복수의 전극 척 전극 부분에 척 전압을 인가하고, 척력을 발생시켜, 이 척력에 의해 상기 반도체 기판을 상기 핫 플레이트에 유지시키는 공정과,
    상기 반도체 기판을 상기 핫 플레이트 본체 상에 유지한 상태에서 상기 반도체 기판을 처리하는 공정과,
    상기 반도체 기판을 상기 핫 플레이트 본체에 적재하기 전 또는 적재한 후에 이 반도체 기판의 이면 상태를 검지하는 공정과,
    검지 정보에 의거하여, 상기 척 전압 및 척시간의 적어도 하나를 제어하는 공정을 구비한 것을 특징으로 하는 반도체 장치의 제조 방법.
  21. 제21항에 있어서, 상기 반도체 기판을 처리하는 공정 후에, 상기 척 전압은 역극성의 척 해제 전압을 상기 복수의 정전 척 해제 전극 부분에 인가하여 척 해제력을 발생시켜, 이 척력에 의해 상기 반도체 기판을 상기 핫 플레이트로부터 분리하는 공정을 더 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  22. 제21항에 있어서, 상기 반도체 기판을 상기 핫 플레이트 본체에 적재하기 전또는 적재한 후에 이 반도체 기판의 이면 상태를 검지하는 공정과, 검지 정보에 의거하여, 상기 척 해제 전압 및 척 해제 시간의 적어도 하나를 제어하는 공정을 더 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR10-2001-0041066A 2000-07-10 2001-07-10 핫 플레이트 및 반도체 장치의 제조 방법 Expired - Fee Related KR100437977B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00208355 2000-07-10
JP2000208355A JP2002026113A (ja) 2000-07-10 2000-07-10 ホットプレート及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20020005986A true KR20020005986A (ko) 2002-01-18
KR100437977B1 KR100437977B1 (ko) 2004-07-02

Family

ID=18704947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0041066A Expired - Fee Related KR100437977B1 (ko) 2000-07-10 2001-07-10 핫 플레이트 및 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US6500686B2 (ko)
JP (1) JP2002026113A (ko)
KR (1) KR100437977B1 (ko)
CN (1) CN1197125C (ko)
TW (1) TW498420B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180047400A (ko) * 2016-10-31 2018-05-10 삼성전자주식회사 정전척 어셈블리 및 이를 구비하는 반도체 제조 장치

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7479456B2 (en) 2004-08-26 2009-01-20 Applied Materials, Inc. Gasless high voltage high contact force wafer contact-cooling electrostatic chuck
JP2003115442A (ja) * 2001-10-04 2003-04-18 Nikon Corp 荷電粒子線露光装置におけるレチクル又はウエハの静電チャック方法
US6734117B2 (en) * 2002-03-12 2004-05-11 Nikon Corporation Periodic clamping method and apparatus to reduce thermal stress in a wafer
JP2004047912A (ja) * 2002-07-16 2004-02-12 Ulvac Japan Ltd 吸着装置及び真空処理装置
DE60237173D1 (de) * 2002-12-26 2010-09-09 Mitsubishi Heavy Ind Ltd Elektrostatisches futter
US7430104B2 (en) * 2003-03-11 2008-09-30 Appiled Materials, Inc. Electrostatic chuck for wafer metrology and inspection equipment
US20040229477A1 (en) * 2003-05-13 2004-11-18 Daniel Timothy J. Apparatus and method for producing a <111> orientation aluminum film for an integrated circuit device
JP4684222B2 (ja) * 2004-03-19 2011-05-18 株式会社クリエイティブ テクノロジー 双極型静電チャック
CN100470755C (zh) * 2004-03-19 2009-03-18 创意科技股份有限公司 双极型静电吸盘
US7457097B2 (en) * 2004-07-27 2008-11-25 International Business Machines Corporation Pressure assisted wafer holding apparatus and control method
JP4744112B2 (ja) * 2004-08-23 2011-08-10 大日本スクリーン製造株式会社 熱処理装置
US7666464B2 (en) 2004-10-23 2010-02-23 Applied Materials, Inc. RF measurement feedback control and diagnostics for a plasma immersion ion implantation reactor
WO2007007674A1 (ja) * 2005-07-08 2007-01-18 Creative Technology Corporation 静電チャック及び静電チャック用の電極シート
KR101312292B1 (ko) * 2006-12-11 2013-09-27 엘아이지에이디피 주식회사 플라즈마 처리장치의 기판 파손 방지장치 및 그 방법
KR101295776B1 (ko) * 2007-08-02 2013-08-12 삼성전자주식회사 직류 및 교류 전압들을 교대로 사용하는 웨이퍼의 디척킹방법 및 이를 채택하는 반도체 소자의 제조 장치
CN101916738B (zh) * 2010-07-08 2013-07-17 中微半导体设备(上海)有限公司 一种易于释放晶片的静电吸盘结构及方法
US8840754B2 (en) * 2010-09-17 2014-09-23 Lam Research Corporation Polar regions for electrostatic de-chucking with lift pins
US20120227886A1 (en) * 2011-03-10 2012-09-13 Taipei Semiconductor Manufacturing Company, Ltd. Substrate Assembly Carrier Using Electrostatic Force
JP5781803B2 (ja) * 2011-03-30 2015-09-24 東京エレクトロン株式会社 温度制御方法及びプラズマ処理システム
JP2012248613A (ja) * 2011-05-26 2012-12-13 Elpida Memory Inc 半導体装置の製造方法
TWI456688B (zh) * 2011-08-05 2014-10-11 Advanced Micro Fab Equip Inc 一種易於釋放晶片的靜電吸盤結構及方法
JP6202720B2 (ja) * 2013-03-29 2017-09-27 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
DE102013113048A1 (de) * 2013-11-26 2015-05-28 Aixtron Se Heizvorrichtung für einen Suszeptor eines CVD-Reaktors
US9570272B2 (en) * 2015-03-31 2017-02-14 Panasonic Intellectual Property Management Co., Ltd. Plasma processing apparatus and plasma processing method
US20170047867A1 (en) * 2015-08-12 2017-02-16 Applied Materials, Inc. Electrostatic chuck with electrostatic fluid seal for containing backside gas
TWI640059B (zh) * 2016-01-19 2018-11-01 Intevac, Inc. 供基板加工使用的圖形化吸盤
CN105919721A (zh) * 2016-04-22 2016-09-07 济南圣泉集团股份有限公司 一种发热贴
KR20180032893A (ko) * 2016-09-23 2018-04-02 고등기술연구원연구조합 가변식 압력검출매트
US10497667B2 (en) * 2017-09-26 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus for bond wave propagation control
JP6627936B1 (ja) * 2018-08-30 2020-01-08 住友大阪セメント株式会社 静電チャック装置および静電チャック装置の製造方法
KR102085446B1 (ko) * 2018-09-21 2020-03-05 캐논 톡키 가부시키가이샤 정전척 시스템, 성막 장치, 피흡착체 분리방법, 성막 방법 및 전자 디바이스의 제조방법
KR102650613B1 (ko) * 2018-10-30 2024-03-21 캐논 톡키 가부시키가이샤 정전척 시스템, 성막장치, 흡착방법, 성막방법 및 전자 디바이스의 제조방법
KR102661368B1 (ko) * 2018-12-07 2024-04-25 캐논 톡키 가부시키가이샤 정전척, 정전척 시스템, 성막 장치, 흡착 방법, 성막 방법 및 전자 디바이스의 제조 방법
CN113574652B (zh) 2019-03-18 2023-09-01 日本碍子株式会社 静电卡盘
US11417557B2 (en) * 2020-12-15 2022-08-16 Entegris, Inc. Spiraling polyphase electrodes for electrostatic chuck
JP7585935B2 (ja) * 2021-03-30 2024-11-19 住友大阪セメント株式会社 静電チャック部材及び静電チャック装置
US11929278B2 (en) * 2021-05-19 2024-03-12 Applied Materials, Inc. Low impedance current path for edge non-uniformity tuning

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03180049A (ja) * 1989-12-08 1991-08-06 Sumitomo Electric Ind Ltd 半導体装置のピックアップ方法
US5467249A (en) * 1993-12-20 1995-11-14 International Business Machines Corporation Electrostatic chuck with reference electrode
US5997962A (en) 1995-06-30 1999-12-07 Tokyo Electron Limited Plasma process utilizing an electrostatic chuck
JPH09129716A (ja) 1995-11-02 1997-05-16 Hitachi Ltd 静電吸着装置とその製造方法、ウエハ処理方法
JPH10151516A (ja) * 1996-11-22 1998-06-09 Nikon Corp 研磨皿への溝加工方法
US5880923A (en) * 1997-06-09 1999-03-09 Applied Materials Inc. Method and apparatus for improved retention of a semiconductor wafer within a semiconductor wafer processing system
JP2973982B2 (ja) * 1997-07-18 1999-11-08 日本電気株式会社 電子部品の成形端子の画像検査方法及びチップ型電子部品

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180047400A (ko) * 2016-10-31 2018-05-10 삼성전자주식회사 정전척 어셈블리 및 이를 구비하는 반도체 제조 장치
KR20230132401A (ko) * 2016-10-31 2023-09-15 삼성전자주식회사 정전척 어셈블리

Also Published As

Publication number Publication date
US20020006680A1 (en) 2002-01-17
US6500686B2 (en) 2002-12-31
KR100437977B1 (ko) 2004-07-02
TW498420B (en) 2002-08-11
JP2002026113A (ja) 2002-01-25
CN1197125C (zh) 2005-04-13
CN1335640A (zh) 2002-02-13

Similar Documents

Publication Publication Date Title
KR100437977B1 (ko) 핫 플레이트 및 반도체 장치의 제조 방법
US11133210B2 (en) Dual temperature heater
US6549393B2 (en) Semiconductor wafer processing apparatus and method
JP3892609B2 (ja) ホットプレートおよび半導体装置の製造方法
US20100103584A1 (en) Electrostatic chucking apparatus and method for manufacturing the same
KR100517583B1 (ko) 진공처리장치 및 그 처리대
US11410869B1 (en) Electrostatic chuck with differentiated ceramics
JP2001267306A (ja) 半導体ウェーハ処理の監視方法及び装置
JP2000124299A (ja) 半導体装置の製造方法および半導体製造装置
TWI896866B (zh) 偵測晶圓卡緊以及解卡緊的電容方法
JP3113796B2 (ja) プラズマ処理装置
TWI869158B (zh) 可偏壓靜電吸盤
JP4143376B2 (ja) 加熱装置及び半導体素子製造装置用ヒータアセンブリ
JP4945031B2 (ja) 基板加熱装置および半導体製造装置
JP3446772B2 (ja) 載置台および減圧処理装置
JP2004047512A (ja) 吸着状態判別方法、離脱方法、処理方法、静電吸着装置および処理装置
JPH06244143A (ja) 処理装置
JPH0945756A (ja) 半導体製造装置および製造方法
US20260005057A1 (en) Semiconductor wafer processing apparatus
JP4140763B2 (ja) プラズマ処理装置およびプラズマ処理方法
JPH06124998A (ja) プラズマ処理装置
JP4602528B2 (ja) プラズマ処理装置
JP5335421B2 (ja) 真空処理装置
JPS63131519A (ja) ドライエツチング装置
US20250336707A1 (en) Electrostatic chuck and substrate fixing device

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20110527

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20120619

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20120619

R18 Changes to party contact information recorded

Free format text: ST27 STATUS EVENT CODE: A-5-5-R10-R18-OTH-X000 (AS PROVIDED BY THE NATIONAL OFFICE)

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000