KR20020052958A - 탄성 표면파 장치 및 그 제조 방법 - Google Patents

탄성 표면파 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20020052958A
KR20020052958A KR1020010082648A KR20010082648A KR20020052958A KR 20020052958 A KR20020052958 A KR 20020052958A KR 1020010082648 A KR1020010082648 A KR 1020010082648A KR 20010082648 A KR20010082648 A KR 20010082648A KR 20020052958 A KR20020052958 A KR 20020052958A
Authority
KR
South Korea
Prior art keywords
electrode
acoustic wave
surface acoustic
electrode layer
wave element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020010082648A
Other languages
English (en)
Inventor
시모에가즈노부
야마토슈지
마루카와다카시
Original Assignee
무라타 야스타카
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 무라타 야스타카, 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 무라타 야스타카
Publication of KR20020052958A publication Critical patent/KR20020052958A/ko
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02897—Means for compensation or elimination of undesirable effects of strain or mechanical damage, e.g. strain due to bending influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

본 발명에 따라 플립 칩 본딩 시스템에 의해 범프를 통하여 실장되는 탄성 표면파 장치의 제조 방법은 범프를 형성하는 중에 또는 제조 단계 중 다른 때에 압전 기판 내의 크랙 및 압전 기판으로부터 전극 패드의 박리 등이 발생하는 것을 방지한다. 탄성 표면파 장치의 제조 방법에서, 전극 패드의 제 1 전극층이 에칭에 의해 압전 기판 위에 형성되고, 제 1 전극층이 형성된 후에 탄성 표면파 소자용 전극이 리프트-오프 방법에 의해 형성되고, 그리고 나서, 전극 패드의 제 2 전극층 및 배선 전극을 포함하는 전극 막이 형성된다.

Description

탄성 표면파 장치 및 그 제조 방법 { Surface acoustic wave apparatus and manufacturing method therefor }
본 발명은 플립 칩 본딩 시스템에 의해 금속 범프를 이용하여 실장되는 탄성 표면파 장치의 제조 방법에 관한 것이며, 또한 그와 같은 방법에 의해 제작되는 탄성 표면파 장치에 관한 것이다. 특히, 본 발명은 리프트-오프 방법에 의해 형성된 적어도 하나의 탄성 표면파 소자용 전극을 특징으로 하는 탄성 표면파 장치의 제조 방법에 관한 것이며, 또한 그 탄성 표면파 장치에 관한 것이다.
최근 몇 년 동안, 탄성 표면파 장치를 소형화하기 위하여, 플립 칩 본딩 시스템에 의해 조립된 탄성 표면파 장치들이 널리 이용되어 왔다. 이 시스템에서, 금 또는 다른 물질들로 제작된 범프들이 탄성 표면파 장치들을 구성하는 압전 기판 위의 전극 패드에 형성되고, 전극 패드들과 패키지 위에 제공된 입력 및 출력 전극 패드들 또는 접지 전극 패드들이 범프를 통하여 전기적으로 접속되고, 동시에 기계적으로 결합되었다.
전술한 플립 칩 본딩 시스템이 이용될 때, 범프는 탄성 표면파 장치 및 패키지를 전기적으로 접속할 뿐만 아니라, 탄성 표면파 장치를 패키지에 기계적으로 고정시킨다. 따라서, 범프가 큰 강도를 갖는 것이 요구된다. 이에 더하여, 범프 및 압전 기판 위의 전극 패드들 사이의 결합 강도는 반드시 커야 되고, 전극 패드들 및 압전 기판 사이의 접착력이 반드시 커야 한다.
일반적으로, 전극 패드 및 범프 사이의 결합 강도를 증가시키기 위하여, 전극 패드의 두께를 충분히 증가시키는 방법이 이용되어 왔다. 전극 패드의 두께를 증가시키기 위하여, 작은 막 두께를 갖는 제 1 전극층 위에 큰 막 두께를 갖는 제 2 전극층이 형성되는 방법이 알려져 있다.
다른 한편, 탄성 표면파 장치가 형성될 때, 예를 들어, 인터디지털 트랜스듀서, 반사기, 배선 전극들 및 전술한 전극 패드들이 압전 기판 위에 형성된다. 전극 패드가 제 1 전극층 및 제 2 전극층을 포함할 때, 대부분의 경우에, 탄성 표면파 소자용 전극들 및 전극 패드의 제 1 전극층이 동시에 형성된다. 탄성 표면파 소자용 전극을 형성하는 방법으로서, (1) 에칭 방법 또는 (2) 리프트-오프 방법이이용되어 왔다. (1) 에칭 방법에서, 알루미늄을 주로 함유하는 도전막이 기판의 전 표면에 걸쳐 형성되고, 소정의 레지스트 패턴이 사진석판술에 의해 형성된다. 그 후에, 결과적 금속막이 습식 에칭 또는 건식 에칭에 의해 처리되고, 그 후 레지스트가 제거된다. (2) 리프트-오프 방법에서, 레지스트 위에 접착된 금속막 부분이 레지스트와 함께 제거되고, 그에 따라 잔여 금속막 부분으로부터 전극이 형성된다.
특히, 800 ㎒ 대역 내 또는 1 ㎓ 내지 2 ㎓ 대역 내에서 사용하기 위한 몇몇 탄성 표면파 필터들을 고려할 때, 탄성 표면파 장치들은 전술한 (2) 리프트-오프 방법을 이용함으로써 형성된다. 전술한 탄성 표면파 장치를 제조하는 방법의 일 실시예가 도 22 내지 도 24를 참조하여 기술될 것이다.
도 23a에 도시된 것처럼, 레지스트 패턴(102)이 사진석판술에 의해 압전 기판(101) 위에 형성된다. 알루미늄을 주로 함유하는 금속막(103)이 도 23b에 도시된 것처럼 압전 기판(101) 위에 형성된다. 그 후에, 레지스트 패턴(102)이 리프트 -오프 처리에 의해 그 위에 접착된 금속막 부분과 함께 제거된다. 따라서, 도 23c에 도시된 것처럼, 전극 패드를 구성하는 제 1 전극층(103a) 및 탄성 표면파 소자용 전극(103b)이 압전 기판(101) 위에 동시에 형성된다. 그 후, 레지스트 패턴 (104)이 형성된다(도 23d). 도 24a에 도시된 것처럼, 금속막(105)이 형성되고, 그리고 리프트-오프 처리에 의해 레지스트 패턴(104)이 다시 제거된다. 결과적으로, 도 24b에 도시된 것처럼, 제 1 전극층(103a) 위에 제 2 전극층(105a)이 형성되고, 따라서 이중 층 구조를 갖는 전극 패드들(106)이 생성될 수 있다.
다음으로, 도 22에 도시된 것처럼, 범프들(107)이 전극 패드들(106) 위에 결합된다. 탄성 표면파 장치(108)가 범프들(107)을 이용한 플립 칩 본딩 시스템에 의해 패키지와 결합된다.
도 22 내지 도 24에 도시된 상술한 종래 기술에 관하여, 전극 패드(106)의 제 1 전극층(103a)이 리프트-오프 방법에 의해 형성되는 경우에, 압전 기판(101) 및 제 1 전극층(103a) 사이의 접착력이 리프트-오프에 이용되는 레지스트의 영향에 따라 상대적으로 약해지기 때문에, 그 형성이 초음파 및 열을 함께 이용하는 와이어 범프 본딩 방법에 의해 범프들(107)을 이용하여 수행될 때, 때때로, 제 1 전극층(103a) 및 압전 기판(101) 사이에서 박리(peeling)가 발생한다.
덧붙여, 플립 칩 본딩 시스템에 의해 패키지 위에 탄성 표면파 장치(108)가 실장되고, 그리고 덮개 부재에 의해 잔류 응력에 의해 발생하는 기계적 응력에 의해 전극 패드들(106) 근처 또는 인접한 영역에서 압전 기판(101) 내에 크랙이 발생한다. 그러므로, 탄성 표면파 장치의 신뢰성, 특히 기계적 강도의 신뢰성이 현저하게 낮아진다.
전술한 문제점들을 극복하기 위하여, 본 발명은 그 바람직한 실시형태들로서 전극 패드와 압전 기판 사이의 접착력이 매우 크고, 압전 기판으로부터 전극 패드의 박리가 발생되는 것이 방지되고, 그리고 플립 칩 본딩 시스템에 의해 패키지 위로 실장되는 동안에 크랙이 발생되는 것이 방지되는 등 우수한 신뢰성을 갖는 것을 특징으로 하는 탄성 표면파 장치의 제조 방법 및 그 방법에 의해 생성되는 탄성 표면파 장치를 제공하는 것을 목적으로 한다.
이에 더하여, 본 발명은 그 바람직한 실시형태들로서 배선 전극들을 이용하여 전극 패드들 및 탄성 표면파 소자용 전극들의 전기적 접속에서 우수한 신뢰성을 갖는 것을 특징으로 하는 탄성 표면파 장치의 제조 방법 및 그 탄성 표면파 장치를 제공하는 것을 목적으로 한다.
도 1은 본 발명의 바람직한 제 1 실시형태에 따른 탄성 표면파 장치의 정면 단면도,
도 2a 내지 도 2d는 본 발명의 바람직한 제 1 실시형태에 따른 탄성 표면파 장치의 제조 단계를 설명하는 정면 단면도,
도 3a 내지 도 3d는 본 발명의 바람직한 제 1 실시형태에 따른 탄성 표면파 장치의 제조 단계를 설명하는 정면 단면도,
도 4a 내지 도 4b는 본 발명의 바람직한 제 1 실시형태에 따른 탄성 표면파 장치의 제조 단계를 설명하는 정면 단면도,
도 5는 본 발명의 바람직한 제 2 실시형태에 따른 탄성 표면파 장치의 정면 단면도,
도 6a 내지 도 6d는 본 발명의 바람직한 제 2 실시형태에 따른 탄성 표면파 장치의 제조 단계를 설명하는 정면 단면도,
도 7a 내지 도 7d는 본 발명의 바람직한 제 2 실시형태에 따른 탄성 표면파 장치의 제조 단계를 설명하는 정면 단면도,
도 8a 내지 도 8b는 본 발명의 바람직한 제 2 실시형태에 따른 탄성 표면파장치의 제조 단계를 설명하는 정면 단면도,
도 9는 본 발명의 바람직한 제 1 실시형태에 기초한 바람직한 수정예의 정면 단면도,
도 10a 내지 도 10c는 본 발명의 바람직한 제 3 실시형태에 따른 탄성 표면파 장치의 제조 단계를 설명하는 개략 평면도,
도 11a 및 도 11b는 본 발명의 바람직한 제 3 실시형태에 따른 탄성 표면파 장치의 제조 단계를 설명하는 개략 평면도,
도 12a 내지 도 12d는 본 발명의 바람직한 제 3 실시형태에 따른 탄성 표면파 장치의 제조 단계를 설명하는 정면 단면도,
도 13a 내지 도 13c는 본 발명의 바람직한 제 3 실시형태에 따른 탄성 표면파 장치의 제조 단계를 설명하는 정면 단면도,
도 14a 및 도 14b는 본 발명의 바람직한 제 4 실시형태에 따른 탄성 표면파 장치의 제조 단계를 설명하는 개략 평면도,
도 15a 내지 도 15c는 본 발명의 바람직한 제 4 실시형태에 따른 탄성 표면파 장치의 제조 단계를 설명하는 개략 평면도,
도 16a 내지 도 16d는 본 발명의 바람직한 제 4 실시형태에 따른 탄성 표면파 장치의 제조 단계를 설명하는 개략 측면 단면도,
도 17a 내지 도 17c는 본 발명의 바람직한 제 4 실시형태에 따른 탄성 표면파 장치의 제조 단계를 설명하는 개략 측면 단면도,
도 18은 본 발명의 바람직한 제 4 실시형태에 따른 탄성 표면파 장치의 제조단계를 설명하는 개략 측면 단면도,
도 19는 본 발명의 바람직한 제 3 실시형태에 따라 전극 패드와 전극 랜드에 배선 전극을 결합하는 단면부의 형상을 설명하는 부분 확대 단면도,
도 20은 본 발명의 바람직한 제 4 실시형태에 따라 전극 패드와 전극 랜드에 배선 전극을 결합하는 결합부를 보여주는 부분 확대 단면도,
도 21은 본 발명의 바람직한 제 3 실시형태에 기초한 수정예에서 전극 패드의 제 1 전극층과 전극 랜드의 제 1 전극층의 평면 형상을 설명하는 부분 평면도,
도 22는 종래의 탄성 표면파 장치를 설명하는 정면 단면도,
도 23a 내지 도 23d는 도 22의 종래의 탄성 표면파 장치의 제조 단계를 설명하는 정면 단면도,
도 24a 및 도 24b는 도 22의 종래의 탄성 표면파 장치의 제조 단계를 설명하는 정면 단면도, 및
도 25는 종래의 탄성 표면파 장치용 제조 방법에서 문제점을 설명하는 확대 단면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
1, 21, 41 : 압전 기판
2, 5, 7, 22, 25, 27 : 금속막
2a, 22a, 48a, 49a, 50a, 51a : 제 1 전극층
3, 4, 6, 23, 24, 26 : 레지스트 패턴
5a : 탄성 표면파 소자용 전극
7a, 27a, 48A, 49A, 50A, 51A : 제 2 전극층
7b, 60, 61 : 배선 전극
8, 27b : 접착층
9, 28, 48, 49, 50, 51 : 전극 패드
10, 29 : 범프
11, 31 : 탄성 표면파 장치
42a, 42b, 53a, 53b : 버스바
42A, 42B : 전극층
48a1, 49a1, 52a1, 53a1: 계단식 단면
52a, 53a : 전극 랜드
68, 69 : 제 1, 2 탄성 표면파 소자
본 발명의 바람직한 실시형태들에 있어서, 탄성 표면파 장치는 플립 칩 본딩 시스템에 의해 범프를 통하여 실장되는 방식이 바람직하다.
본 발명의 바람직한 제 1 실시형태에 따르면, 탄성 표면파 장치의 제조 방법은 압전 기판을 준비하는 단계, 압전 기판 위에 전극 패드의 제 1 전극층을 형성하는 단계, 제 1 전극층을 형성하는 단계 후에 적어도 하나의 탄성 표면파 소자용 전극을 형성하는 단계, 탄성 표면파 소자용 전극을 형성하는 단계 후에 전극 패드의 제 2 전극층을 형성하는 단계, 및 전극 패드와 탄성 표면파 소자용 전극을 전기적으로 접속하는 배선 전극을 형성하는 단계를 포함한다. 그러므로, 각 전극 패드 및 탄성 표면파 소자를 형성하기 위하여 이상적인 전극 형성 처리가 제공된다.
본 발명의 바람직한 제 1 실시형태에 따른 제조 방법에 따르면, 제 2 전극층과 탄성 표면파 소자용 전극을 전기적으로 접속하는 배선 전극은 제 2 전극층과 동시에 형성될 수도 있다. 이 경우에, 배선 전극이 제 2 전극층과 동시에 형성될 수 있기 때문에, 전극 패드와 배선 전극 사이의 전기적 접속의 신뢰성이 향상될 수 있고, 제조 단계의 단순화가 이루어질 수 있다.
본 발명의 바람직한 제 1 실시형태에 따른 제조 방법은 배선 전극 및 제 2 전극층의 형성 전에 기판으로서 접착층을 형성하는 단계를 더 포함하고, 배선 전극 및 제 2 전극층은 알루미늄 및 알루미늄 합금 중 하나로 제작되며, 상기 접착층은 제 1 전극층에 대하여 상기 알루미늄 또는 알루미늄 합금보다 더 큰 접착력을 갖는 금속 또는 합금으로 제작된다.
기판 층으로서 전술한 접착층을 형성함에 의하여, 제 1 전극층에 대한 제 2 전극층의 접착력은 더욱 향상될 수 있고, 그에 따라, 범프의 형성 중에 그리고 플립 칩 본딩 시스템에 의해 실장되는 중에 압전 기판으로부터의 전극 패드의 박리 (peeling) 및 압전 기판에서의 크랙이 신뢰성 있게 방지된다.
본 발명의 바람직한 제 1 실시형태에 따른 제조 방법은 탄성 표면파 소자용 전극을 형성하는 단계 후에, 배선 전극으로 접속되는 탄성 표면파 소자용 전극 및 전극 패드의 결합부에서 계단식 단면부를 형성하기 위하여 에칭을 수행하는 단계를 더 포함하며, 이때 탄성 표면파 소자용 전극과 전극 패드의 제 1 전극층을 전기적으로 접속하는 배선 전극 및 전극 패드의 제 2 전극층이 동일한 도전막으로부터 동시에 형성된다. 결과적으로, 배선 전극과 탄성 표면파 소자용 전극 사이의 전기적 접속의 신뢰성이 크게 향상된다.
본 발명의 바람직한 제 1 실시형태에 따른 제조 방법에 의하면, 탄성 표면파 소자용 전극 및 전극 패드의 제 1 전극층 각각은 결합부의 적어도 두 단면들을 포함하며, 따라서, 전기적 접속의 신뢰성이 더욱 더 향상된다.
본 발명의 바람직한 제 1 실시형태에 따른 제조 방법에 의하면, 전극 패드에접속되는 탄성 표면파 소자용 전극은 탄성 표면파 소자용 전극을 형성하는 단계에서 탄성 표면파 소자용 전극의 단면이 전극 패드의 제 1 전극층에 접촉되도록 형성된다. 이러한 경우에, 전극 패드와 접속되는 탄성 표면파 소자용 전극의 단면이 형성되어 전극 패드의 제 1 전극층과 접속되기 때문에, 배선 전극과 탄성 표면파 소자용 전극 및 전극 패드 사이에서 전기적 접속의 신뢰성이 크게 향상된다.
본 발명의 바람직한 제 1 실시형태에 따른 제조 방법에 의하면, 배선 전극 및 제 2 전극층을 구성하는 도전막 내의 도전 입자의 입자 직경이 보다 작은 막 두께를 갖는 탄성 표면파 소자용 전극 및 제 1 전극층 중 하나 내의 도전 입자의 입자 직경보다 작다. 결과적으로, 전기적 접속의 신뢰성이 더욱 더 향상된다.
본 발명의 바람직한 제 1 실시형태에 따른 제조 방법에 의하면, 탄성 표면파 소자용 전극이 리프트-오프 방법에 의해 형성될 수 있고, 전극 패드의 제 1 전극층이 에칭에 의해 형성될 수 있다. 이러한 경우에, 탄성 표면파 소자용 전극 및 전극 패드의 제 1 전극층이 높은 정밀도로 형성될 수 있고, 또한 전극 패드 부근의 영역에서 압전 기판 내에 크랙의 발생이 더욱 신뢰성 있게 방지될 수 있다.
본 발명의 바람직한 제 1 실시형태에 따른 제조 방법에 의하면, 탄성 표면파 소자용 전극과 다른 적어도 하나의 제 2 탄성 표면파 소자용 전극이 제 1 전극층을 형성하는 단계 중에 제 1 전극층과 동시에 형성될 수 있다. 이러한 경우에, 전술한 탄성 표면파 소자용 전극의 경우와 다른 두께를 갖는 제 2 탄성 표면파 소자용 전극이 매우 쉽게 형성될 수 있기 때문에, 다른 특성을 갖는 탄성 표면파 소자들이 압전 기판 위에 용이하게 형성될 수 있다.
본 발명의 바람직한 제 2 실시형태에 따르면, 탄성 표면파 장치가 제공된다. 탄성 표면파 장치는 압전 기판, 압전 기판 위에 배치되는 적어도 하나의 탄성 표면파 소자용 전극, 압전 기판 위에 배치되고 플립 칩 본딩 시스템에 의해 수행되는 범프 본딩 절차 중에 범프와 결합되도록 배열되는 전극 패드, 및 전극 패드 및 탄성 표면파 소자용 전극을 전기적으로 접속하는 배선 전극을 포함하며, 이때 전극 패드는 압전 기판 위에 배치된 제 1 전극층 및 제 1 전극층 위에 적층된 제 2 전극층을 포함하고, 상기 제 1 전극층은 금속막을 에칭함으로써 형성되며, 그리고 적어도 하나의 탄성 표면파 소자용 전극이 리프트-오프 방법에 의해 형성된다. 그러므로, 범프들의 형성 중에 그리고 플립 칩 본딩 시스템 또는 다른 적당한 시스템에 의해 패키지 위로 실장되는 중에 압전 기판으로부터 전극 패드의 박리 및 압전 기판 내의 크랙의 발생이 신뢰성 있게 방지된다.
본 발명의 바람직한 제 2 실시형태에 따른 탄성 표면파 장치에 의하면, 배선 전극 및 제 2 전극층은 서로 복합적이며, 동일한 금속막으로 형성될 수 있다. 이러한 경우에, 전극 패드 및 배선 전극 사이의 전기적 접속의 신뢰성이 향상될 수 있으며, 제조 단계가 매우 단순해진다.
본 발명의 바람직한 제 2 실시형태에 따른 탄성 표면파 장치는 배선 전극 및 제 2 전극층에 대한 기판으로서 접착층을 더 포함하며, 이때 배선 전극 및 제 2 전극층은 알루미늄 또는 알루미늄 합금 또는 다른 적당한 물질로 제작되고, 접착층은 제 1 전극층에 대하여 알루미늄 또는 알루미늄 합금의 경우보다 큰 접착력을 갖는 금속 또는 합금 또는 다른 적당한 물질로 제작된다. 기판 층으로서 전술한 접착층이 형성되기 때문에, 제 1 전극층에 대한 제 2 전극층의 접착력이 더욱 향상될 수 있고, 그에 따라 범프들의 형성 중에 그리고 플립 칩 본딩 시스템에 의해 실장되는 중에 압전 기판으로부터 전극 패드의 박리 및 압전 기판 내의 크랙의 발생이 더욱 신뢰성 있게 방지된다.
본 발명의 바람직한 제 3 실시형태에 따르면, 플립 칩 본딩 시스템에 의해 범프를 통하여 실장되는 다른 탄성 표면파 장치가 제공된다. 이 바람직한 실시형태에 따른 탄성 표면파 장치는 압전 기판, 압전 기판 위에 배치되는 적어도 하나의 탄성 표면파 소자용 전극, 압전 기판 위에 배치되고 플립 칩 본딩 시스템에 의해 수행되는 범프 본딩 절차 중에 범프와 결합되도록 배열되는 전극 패드, 및 전극 패드 및 탄성 표면파 소자용 전극을 전기적으로 접속하는 배선 전극;을 포함하며, 이때, 전극 패드는 압전 기판 위에 배치된 제 1 전극층 및 제 1 전극층 위에 적층된 제 2 전극층을 포함하고, 제 2 전극층 및 배선 전극은 서로 복합적이며 동일한 도전막을 포함하며, 그리고 배선 전극에 의해 전기적으로 접속되는 제 1 전극층 및 탄성 표면파 소자용 전극의 결합부 단면들이 계단식 구성을 갖도록 배열된다. 그러므로, 제 1 및 제 2 전극층을 포함하는 전극 패드와 탄성 표면파 소자용 전극 사이에서 배선 전극의 전기적 접속의 신뢰성이 효과적으로 향상된다.
본 발명의 바람직한 제 3 실시형태에 따른 탄성 표면파 장치에 의하면, 탄성 표면파 소자용 전극 및 전극 패드의 제 1 전극층은 각각 결합부의 적어도 두 단면을 갖는다. 이러한 경우에, 탄성 표면파 소자용 전극 및 전극 패드의 제 1 전극층 사이에서 전기적 접속의 신뢰성이 더욱 향상될 수 있다.
본 발명의 바람직한 제 4 실시형태에 따르면, 플립 칩 본딩 시스템에 의해 범프를 통하여 실장되는 다른 탄성 표면파 장치가 제공된다. 이 바람직한 실시형태에 따른 탄성 표면파 장치는 압전 기판, 압전 기판 위에 배치되는 적어도 하나의 탄성 표면파 소자용 전극, 압전 기판 위에 배치되고 플립 칩 본딩 시스템에 의해 수행되는 범프 본딩 절차 중에 범프와 결합되도록 배열되는 전극 패드, 및 전극 패드 및 탄성 표면파 소자용 전극을 전기적으로 접속하는 배선 전극을 포함하며, 이때, 전극 패드는 압전 기판 위에 배치된 제 1 전극층 및 제 1 전극층 위에 적층된 제 2 전극층을 포함하고, 제 2 전극층 및 탄성 표면파 소자용 전극은 서로 복합적이며 공통 도전막을 포함하며, 그리고 탄성 표면파 소자용 전극 및 탄성 표면파 소자용 전극에 의해 접속되는 전극 패드의 제 1 전극층은 서로 접촉되도록 배열된다. 그러므로, 탄성 표면파 소자용 전극 및 전극 패드 사이의 전기적 접속의 신뢰성이 크게 향상된다.
본 발명의 바람직한 제 4 실시형태에 따른 탄성 표면파 장치에 의하면, 제 2 전극층 및 배선 전극을 구성하는 도전막 내의 도전 입자의 입자 크기가 보다 작은 막 두께를 갖는 탄성 표면파 소자용 전극 및 전극 패드의 제 1 전극층 중 하나 내의 도전 입자의 입자 직경보다 작다. 결과적으로, 배선 전극을 이용한 탄성 표면파 소자용 전극 및 전극 패드 사이의 전기적 접속의 신뢰성이 더욱 더 향상된다.
본 발명의 바람직한 제 2 내지 제 4 실시형태에 따른 탄성 표면파 장치에 의하면, 탄성 표면파 소자용 전극과 다른 제 2 탄성 표면파 소자용 전극이 상기 압전 기판 위에 배치되고, 상기 제 2 탄성 표면파 소자용 전극이 금속막을 에칭함으로써형성될 수도 있다. 제 2 탄성 표면파 소자용 전극이 에칭 방법에 의해 형성될 때, 전극 패드의 제 1 전극층과 동시에 형성될 수 있으며, 그 막의 두께는 리프트-오프 방법에 의해 형성되는 탄성 표면파 소자용 전극의 경우로부터 용이하게 구별될 수 있다. 그러므로, 다른 특성을 갖는 탄성 표면파 소자들이 압전 기판 위에 용이하게 형성될 수 있다.
본 발명의 다른 특징들, 요소들, 특성들 및 이점들이 첨부된 도면들을 참조하는 바람직한 실시형태들의 뒤따르는 상세한 기술로부터 보다 명확해질 것이다.
( 본 발명의 바람직한 실시형태들 )
본 발명은 첨부된 도면들을 참조하여 이하 본 발명에 따른 특정 바람직한 실시형태들을 기술함에 의해 명확해질 것이다.
도 1은 본 발명의 바람직한 제 1 실시형태에 따른 탄성 표면파 장치의 단면도이다. 도 2 내지 도 4 각각은 본 발명의 바람직한 제 1 실시형태에 따른 탄성 표면파 장치의 제조 방법을 설명하는 단면도이다.
본 바람직한 실시형태에 의하면, 도 2a에 도시된 것처럼, 압전 기판(1)의 전 표면에 걸쳐서 금속막(2)이 형성된다. 압전 기판(1)으로서, 비록 특정하게 한정되지는 않지만, 예컨대 LiTaO3, LiNbO3또는 석영과 같은 압전 단결정, 또는 예컨대 티탄 지르콘산 납(lead titanate zirconate) 세라믹과 같은 압전 세라믹, 또는 다른 적당한 물질이 이용되는 것이 바람직하다. 본 바람직한 실시형태에서, 압전 기판(1)은 LiTaO3으로 제작되는 것이 바람직하다. 본 바람직한 실시형태에서 비록 금속막(2)이 알루미늄 합금으로 제작되는 것이 바람직하긴 하지만, 예컨대 구리와 같은 다른 금속 또는 합금으로 제작될 수도 있다. 본 바람직한 실시형태에서 금속막(2)은 알루미늄 합금의 기상 증착(vapor deposition)에 의해 형성된다. 금속막(2)의 두께는 비록 약 5 ㎚ 내지 약 1,000 ㎚로 특정되는 것이 일반적이지만, 특정하게 한정되지는 않는다. 금속막(2)을 형성하는 방법은 기상 증착으로 한정되지 않으며, 금속막(2)은 도금, 스퍼터링 또는 다른 적당한 처리에 의해서 형성될 수도 있다.
그 후, 탄성 표면파 장치의 전극 패드의 제 1 전극층의 형상에 대응하는 레지스트 패턴(3)이 사진석판술에 의해 바람직하게 형성된다(도 2b). 레지스트 패턴(3)은 널리 알려진 포토레지스트 물질로 형성된다.
금속막(2)의 불필요한 부분이 습식 에칭 또는 건식 에칭에 의해 제거된다(도 2c).
레지스트 패턴(3)은 용제를 이용함에 의해 제거된다. 그 결과로서, 도 2d에 도시된 것처럼, 전극 패드를 구성하는 제 1 전극층(2a)이 압전 기판(1) 위에 배치된다.
그 후, 도 3a에 도시된 것처럼, 레지스트 패턴(4)이 사진석판술에 의해 바람직하게 형성된다. 레지스트 패턴(4)은 탄성 표면파 소자용 전극이 형성되는 곳을 제외한 영역에 공급된다.
그 다음에, 압전 기판(1)의 전 상부면에 걸쳐서 탄성 표면파 소자용 전극을 형성하기 위하여, 금속막(5)이 형성된다(도 3b). 본 바람직한 실시형태에서, 탄성표면파 소자의 주파수 및 대역폭에 따라, 금속막(5)은 알루미늄 합금으로 제작되는 것이 바람직하고 그 막 두께는 약 5 ㎚ 내지 약 1,000 ㎚로 특정되는 것이 일반적이다.
탄성 표면파 소자용 전극은 인터디지털 트랜스듀서들뿐만 아니라 전극 패드와 다른 전극이고 탄성 표면파 소자들로서 기능하는 다른 전극들을 포함하며, 필요한 경우 반사기들(도시되지 않음) 등이 제공된다.
금속막(5)을 형성하는 방법에 관하여, 본 바람직한 실시형태에서 비록 기상 증착이 수행되었지만, 다른 박막 형성 방법, 예컨대 스퍼터링 및 도금 등이 수행될 수도 있다.
그 후에, 레지스트 패턴(4)이 리프트-오프 방법에 의해 제거되는 것이 바람직하다. 그 결과로서, 도 3c에 도시된 것처럼 압전 기판(1) 위에 탄성 표면파 소자용 전극(5a)이 형성된다.
레지스트 패턴(6)이 도 3d에 도시된 것처럼 형성된다. 레지스트 패턴(6)은 전극 패드의 제 2 전극층 및 배선 전극이 형성되는 곳 이외의 영역에 공급된다.
도 4a에 도시된 것처럼, 압전 기판(1)의 전 상부면에 걸쳐서 금속막(7)이 형성된다. 금속막(7)은 알루미늄 합금으로 제작되는 것이 바람직하며, 기상 증착에 의해 형성되는 것이 바람직하다. 그러나, 알루미늄 합금과는 다른, 예컨대, 구리와 같은 다른 금속 또는 합금으로 형성될 수도 있다. 덧붙여, 금속막(7)은 기상 증착과는 다르게 도금, 스퍼터링 또는 다른 박막 형성 방법에 의해 형성될 수도 있다.
범프 및 전극 패드 사이의 결합 강도 및 배선 저항을 고려하면, 금속막(7)의 두께는 제 1 전극층(2a)의 경우보다 큰 것이 바람직하다. 금속막(7)의 두께는 약 30 ㎚ 내지 약 10,000 ㎚로 특정되는 것이 일반적이다.
바람직하게는, 도 9의 확대에서와 같이, 금속막(7)의 형성 전에 기판 층으로서 접착층(8)이 형성되는 것이 바람직하다. 금속막(7)은 접착층(8)의 형성 후에 형성된다. 접착층(8)은 알루미늄 또는 알루미늄 합금의 경우보다 큰 접착력을 갖는 금속 또는 합금으로 제작되는 것이 바람직하다. 접착층(8)을 구성하는 데 이용되는 금속 물질들의 실시예들은 예컨대 Ti, Ni 및 Ni-Cr 합금과 같이 압전 기판(1) 및 제 1 전극층(2a)에 대하여 금속막(7)의 경우보다 큰 접합력을 갖는 금속들을 포함한다.
그 후, 도 4b에 도시된 것처럼, 레지스트 패턴(6)이 리프트-오프 방법에 의해 제거된다. 결과적으로, 제 2 전극층(7a)이 형성되고, 제 1 및 제 2 전극층을 포함하는 전극 패드(9)가 형성되고, 그와 동시에 전극 패드(9) 및 탄성 표면파 소자용 전극(5a)을 전기적으로 접속하는 배선 전극(7b)이 형성된다.
본 바람직한 실시형태에서, 비록 제 2 전극층(7a) 및 배선 전극(7b)이 동일한 금속 물질로부터 동시에 형성되지만, 반면 이들이 서로 결합되는 한 배선 전극(6b)이 분리된 단계에서 형성될 수도 있다.
그 후, 전극 패드들(9) 위에 범프들(10)이 형성된다(도 1 참조). 따라서, 도 1에 도시된 탄성 표면파 장치(11)가 생성된다.
본 바람직한 실시형태에서, 범프들(10)은 초음파 및 열을 동시에 이용하는와이어 범프 본딩 방법에 의해 형성되는 것이 바람직하며, 범프들(10)은 금으로 형성되는 것이 바람직하다.
도 1의 상부면 측이 하부면으로서 배열되도록, 즉 범프들(10)이 패키지의 전극 패드들에 접촉되도록 위에서 기술된 바와 같이 생성된 탄성 표면파 장치(11)가 패키지 안에 내재되고, 그에 따라 범프들(10)을 이용함에 의하여 전기적 그리고 기계적 결합이 이루어진다. 그 후에, 패키지가 덮개 부재 또는 다른 적당한 덮개를 이용하여 밀폐 봉인되어, 탄성 표면파 장치 요소를 제공한다.
도 23에 도시된 것처럼, 전술한 종래의 탄성 표면파 장치의 제조 방법에서, 제 1 전극층(103a)이 리프트-오프 방법에 의해 형성되었다. 그와 같은 경우에, 금속막(103)의 형성 전에 레지스트 패턴(102)이 형성되기 때문에, 압전 기판(101)의 상부면이 필연적으로 오염되었다. 그에 따라, 압전 기판(101)에 대한 제 1 전극층 (103a)의 접착력이 저하되었다.
본 바람직한 실시형태에 따른 탄성 표면파 장치(11)에 있어서, 전극 패드(9)를 구성하는 제 1 전극층(2a)이 에칭 방법에 의해 미리 형성되는 것이 바람직하다. 그에 따라, 금속막(2)이 압전 기판과 밀접하게 접촉되도록 압전 기판(1) 위에 형성되고, 그 후 제 1 전극층(2a)이 에칭에 의해 형성되기 때문에, 압전 기판(1)에 대한 제 1 전극층(2a)의 접착력이 크게 향상된다.
압전 기판(1)에 대한 제 1 전극층(2a)의 접착력이 향상되기 때문에, 전극 패드(9) 및 압전 기판(1) 사이의 박리가 발생됨이 방지되고, 그리고 범프들(10)의 형성 중에 압전 기판(1) 내 크랙의 발생이 방지될 수 있다. 이는 특정 실시예들을이용하여 아래에서 기술될 것이다.
실시예들에서, 제 1 전극층(2a)이 습식 에칭에 의해 형성된 탄성 표면파 장치, 제 1 전극층(2a)이 건식 에칭에 의해 형성된 탄성 표면파 장치, 및 비교를 위하여, 제 1 전극층이 도 22 내지 도 24에 도시된 것처럼 종래의 방법에 의해 형성된 탄성 표면파 장치들이 각각 생성되었다. 이들 탄성 표면파 장치들에 관하여, 압전 기판으로부터의 전극 패드의 박리율(peeling rate) 및 금으로 제작된 범프의 형성 중에 압전 기판 내의 크랙 발생율이 검사되었다. 그 결과가 뒤따르는 표 1에 나타나 있다.
전극 패드 박리율은 범프 형성 중 전극 패드 및 압전 기판 사이의 박리 발생율로 간주한다. 크랙 발생율은 완성된 생성물 전체의 개수에 대하여 전극 패드 부근의 영역 내의 압전 기판에 크랙이 발생한 탄성 표면파 장치들의 전체 개수로 간주한다. 크랙은 잔류 응력과 같은 기계적 응력에 의해 전극 패드 부근의 영역 내의 압전 기판에 발생하고, 범프, 전극 패드, 압전 기판 및 다른 인자들의 물질 및 형상, 이에 더하여 플립 칩 본딩 중의 결합 조건에 의하여 발생한다.
전술한 전극 패드 박리율 및 크랙 발생율의 평가에 의하면, 범프들은 초음파 및 열을 동시에 이용하는 와이어 범프 본딩 방법에 의해 형성된다. 압전 기판으로서, 36°LiTaO3기판이 이용되었다. 탄성 표면파 소자용 전극 및 제 1 전극층의 두께는 약 200 ㎚이고, 제 2 전극층 및 배선 전극의 두께는 약 840 ㎚이다. 이 실시예들의 두 종류의 탄성 표면파 장치들 각각에서, 접착층으로서 약 10 ㎚의 두께를갖는 Ni-Cr 합금 층이 형성되었다.
종래의 실시예에서, 도 23a 및 도 23b에 도시된 단계들 사이에서, 즉 금속막(103)의 기상 증착 전에, 플라즈마 클린 처리가 수행되었으며, 그에 따라, 압전 기판(101) 위의 오염들이 제거되었다. 이 방법은 전극 패드의 제 1 전극층 (103a) 및 압전 기판(101) 사이의 접착력 증가, 그리고 전술한 전극 패드 박리율의 감소를 위한 방법으로서 널리 이용된다.
전극 패드 형성 처리 범프 형성 중 전극 패드박리율 (%) 크랙 발생율 (%)
습식 처리 0 0
건식 처리 0 0
리프트-오프 처리 0.5 내지 1.0 12
표 1에서 명확하듯이, 탄성 표면파 장치의 종래의 제조 방법에 의하면, 플라즈마 클린 처리가 수행됨에도 불구하고, 전극 패드 박리율이 약 0.5 내지 1.0 %이고, 크랙 발생율이 약 12 %이다. 한편, 습식 에칭 및 건식 에칭이 이용된 어느 경우에도, 본 발명의 바람직한 실시형태에 따른 제조 방법이 적용될 때, 전극 패드 박리율 및 크랙 발생율이 0 %이다.
이에 대한 원인이 이제 기술될 것이다. 종래의 방법에서, (1) 압전 기판이 리프트-오프 처리에 의해 레지스트로 도포되어 있기 때문에, 플라즈마 클린 처리가 수행된 경우에도 제 1 전극층이 압전 기판 위에 충분한 높은 접착 강도를 갖고 형성되지 않으며, 그리고 (2) 리프트-오프 처리에서, 금속막이 알루미늄으로 형성될 때, 예컨대 레지스트의 열 저항을 고려하여 필름 막 제조 온도가 반드시 결정되어야 하는 막 제조 조건의 한정이 있으며, 결과적으로 예컨대 전극층의 경도와 같은전극 막의 특성이 다양하고, 그에 따라 전극 패드의 박리 및 크랙의 발생이 일어나는 것이 용이하다.
도 5 내지 도 8 각각은 본 발명의 바람직한 제 2 실시형태에 따른 탄성 표면파 장치의 제조 방법을 설명하는 단면도이다. 본 발명의 바람직한 제 2 실시형태에서, 도 5에 나타난 탄성 표면파 장치가 생성된다.
도 6a에 도시된 것처럼, 금속막(22)이 기상 증착에 의해 압전 기판(21)의 전 표면에 걸쳐서 형성되는 것이 바람직하다. 이 단계는 본 발명의 바람직한 제 1 실시형태에서 압전 기판(1) 위에 금속막(2)이 형성되는 경우 유사한 방식으로 수행된다.
그 후, 도 6b에 도시된 것처럼, 사진석판술에 의해 레지스트 패턴(23)이 형성되는 것이 바람직하다. 본 바람직한 제 2 실시형태에서, 압전 기판(21) 위에 두 개의 탄성 표면파 소자들이 형성된다. 레지스트 패턴(23)은 제 1 탄성 표면파 소자용 전극이 형성되고자 하는 부분 위에 그리고 전극 패드의 제 1 전극층이 형성되고자 하는 부분 위에 형성된다.
금속막(22)이 습식 에칭 또는 건식 에칭에 의해 제거되는 것이 바람직하다(도 6c).
레지스트 패턴(23)이 제거된다. 따라서, 도 6d에 도시된 것처럼, 전극 패드를 구성하는 제 1 전극층(22a) 및 탄성 표면파 소자용 전극(22b)이 압전 기판(21) 위에 배치된다.
그 후에, 도 7a에 도시된 것처럼, 레지스트 패턴(24)이 형성된다. 레지스트패턴(24)은 제 2 탄성 표면파 소자용 전극이 형성된 곳을 제외한 부분에서 압전 기판(21) 위에 형성된다. 금속막(25)이 압전 기판(21)의 상부면 전체에 걸쳐서 형성된다(도 7c).
레지스트 패턴(24) 및 그 위에 부착된 금속막이 리프트-오프 방법에 의해 제거되는 것이 바람직하다. 따라서, 도 7c에 도시된 것처럼, 제 2 탄성 표면파 소자용 전극(25a)이 리프트-오프 방법에 의해 형성된다.
도 7d에 도시된 것처럼, 레지스트 패턴(26)이 형성된다. 레지스트 패턴(26)은 제 2 전극층 및 배선 전극이 위치한 곳을 제외한 부분 위에 공급된다.
도 8a에 도시된 것처럼, 금속막(27)이 압전 기판(21)의 상부면 전체에 걸쳐서 형성된다. 이 금속막(27)은 바람직한 제 1 실시형태의 금속막(7)의 경우와 유사한 물질로 형성되는 것이 바람직하며, 금속막(7)의 경우와 거의 등가인 두께를 갖는다.
도 8b에 도시된 것처럼, 레지스트 패턴(26) 및 그 위에 부착된 금속막 부분이 리프트-오프 방법에 의해 제거되는 것이 바람직하다. 그러므로, 제 2 전극층 (27a) 및 배선 전극(27b)이 형성된다. 배선 전극(27b)은 제 2 전극층(27a)에 결합되는 동안 제 2 전극층(27b)과 동시에 형성된다.
덧붙여, 에칭 방법에 의해 형성된 제 1 탄성 표면파 소자용 전극 및 리프트-오프 방법에 의해 형성된 제 2 탄성 표면파 소자용 전극을 전기적으로 접속하는 배선 전극(27c)이 동시에 형성될 수도 있다.
전극 패드(28)는 제 2 전극층(27a) 및 미리 형성된 제 1 전극층(22a)을 포함하는 것이 바람직하다.
그리고 나서, 범프들(29)이 전극 패드들(28) 위에 형성되고, 그에 따라 도 5에 나타난 탄성 표면파 장치(31)가 생성된다.
마찬가지로 탄성 표면파 장치(31)에서, 전극 패드의 제 1 전극층(22a)이 에칭에 의해 압전 기판(21) 위에 형성되기 때문에, 본 발명의 바람직한 제 1 실시형태의 경우와 유사한 방식으로 전극 패드 및 압전 기판 사이의 접착력이 크게 향상된다.
이에 더하여, 제 1 탄성 표면파 소자용 전극(22b) 및 제 2 탄성 표면파 소자용 전극(25a)이 각각 에칭 방법 및 리프트-오프 방법에 의해 형성되기 때문에, 이들 전극들의 막 두께들이 용이하게 구분될 수 있으며, 그에 따라 다른 대역들을 갖는 다수 방식의 탄성 표면파 소자들이 압전 기판(12) 위에 용이하게 형성될 수 있다. 즉, 다른 대역들 및 다른 특성들을 갖는 이중 필터들이 용이하게 생성될 수 있다.
전극의 막 두께는 탄성 표면파 소자의 기능에 관계되는 제약에 근거하여 결정된다. 어느 막 두께가 보다 큰 것인지는 중요하지 않으며, 따라서 어느 것이 클 수도 있고, 또는 모두 동일할 수도 있다.
도 10a 내지 도 10c, 도 11a 및 도 11b 각각은 본 발명의 바람직한 제 3 실시형태에 따른 탄성 표면파 장치의 제조 방법을 설명하는 개략 평면도이다. 도 12a 내지 도 12d, 도 13a 내지 도 13c 각각은 본 발명의 바람직한 실시형태에 따른 탄성 표면파 장치의 제조 방법을 설명하는 개략 단면도이다.
본 바람직한 실시형태에서, 전극 패드들을 구성하는 제 1 전극층들(48a, 49a)이 압전 기판(41) 위에 형성된다. 제 1 전극층들(48a, 49a)의 형성이 아래 기술한 것처럼 수행된다.
압전 기판(41)의 표면 전체에 걸쳐서 도전막이 형성되고, 양(positive)의 방식 레지스트가 그 표면 전체에 걸쳐 공급된다. 그리고 나서, 제 1 전극층들(48a, 49a)의 부분을 차단하는 마스크를 이용하여 노출이 수행된다. 노출된 레지스트 부분들이 제거되고, 그에 따라 전술한 레지스트가 패턴화된다. 도전막이 에칭을 수행함에 의해 에칭되고, 그 후에 레지스트가 제거된다. 에칭은 습식 에칭 또는 플라즈마를 이용한 건식 에칭 중 어느 것에 의해서도 수행될 수 있다. 위에서 기술한 것처럼, 도 10a 및 도 12a에 도시된 제 1 전극층들(48a, 49a)이 형성된다.
그 후에, 압전 기판(41)의 상부면 전체에 걸쳐서 음(negative)의 방식 레지스트가 공급된다. 탄성 표면파 소자용 전극 및 배선 전극이 형성되고자 하는 곳의 부분을 차단하는 마스크가 음의 방식 레지스트 위에 놓여지고, 노출이 수행된다. 노출되지 않은 레지스트 부분이 제거되고, 그에 따라 음의 방식 레지스트가 패턴화된다. 도 12b는 위에서 기술된 것처럼 패턴화된 음의 방식 레지스트(47)를 보여준다.
압전 기판(41)의 상부면 전체에 걸쳐서 도전막이 형성된다. 도전막은 기상 증착과 같은 알맞은 방법을 이용하여 알루미늄과 같은 도전 물질을 공급함으로써 형성되는 것이 바람직하다. 레지스트(47) 위의 도전막(42x)은 리프트-오프에 의해 레지스트(47)와 함께 제거되고, 그에 따라 전술한 도전막이 패턴화된다. 결과적으로, 도 10b 및 도 12c에 도시된 것처럼, 버스바들(42a, 42b) 및 전극 랜드들(52a, 53a)을 포함하는 인터디지털 트랜스듀서(42; IDT)와 반사기들이 탄성 표면파 소자용 전극(42)으로서 형성된다.
양의 방식 레지스트가 압전 기판(41)의 상부면 전체에 걸쳐서 공급된다. 전극 랜드들(52a, 53a) 및 전극층들(48a, 49a)의 결합 부분을 제외한 양의 방식 레지스트의 모든 부분을 차단하는 마스크가 양의 방식 레지스트 위에 놓여지고, 노출이 수행된다. 전극 랜드들(52a, 53a) 및 전극층들(48a, 49a)의 결합 부분은 아래에서 기술되는 배선 전극이 결합되어야 하는 측에서 단부로 간주한다. 그에 따라, 노출된 레지스트가 제거된다. 에칭이 수행됨에 따라, 도 12d에 도시된 것처럼, 전극층들(48a, 49a)의 결합부 및 탄성 표면파 소자용 전극들을 형성하는 전극 랜드들 (52a, 53a)의 결합부가 각각 계단식 단면들(48a1, 49a1, 52a1및 53a1)을 갖는다.
계단식 단면들(48a1, 49a1, 52a1및 53a1)을 생성하기 위한 에칭은 또한 습식 에칭 방법 또는 플라즈마를 이용한 건식 에칭 방법, 또는 다른 적당한 물질 및 처리 등에 의해 수행될 수도 있다.
음의 방식 레지스트(47A)가 압전 기판(41)의 상부면 전체에 걸쳐서 공급된다 (도 10c). 제 1 및 제 2 전극층들(48a, 49a), 전극 랜드들(52a, 53a), 및 버스바들(42a, 42b)의 부분을 차단하는 마스크가 레지스트(47A) 위에 놓여지고, 노출이 수행된다. 노출되지 않은 레지스트 부분들이 제거되고, 그에 따라 패턴화된 레지스트(47A)가 도 13a에 도시된 것처럼 생성된다.
탄성 표면파 소자용 전극과 다른 금속으로 제작된 매개층(도시되지 않음) 및 탄성 표면파 소자용 전극의 경우보다 큰 두께를 갖는 도전막이 압전 기판(41)의 상부면 전체에 걸쳐 공급된다. 이러한 경우에, 상부 층을 형성하기 위해 배열되는 도전막 내의 도전 입자의 입자 직경이 하부 층을 형성하기 위해 배열되는 전극층들 (48a, 49a) 내의 경우보다 작은 것이 바람직하다. 배선 저항 및 범프들과 전극 패드들 사이의 결합 강도를 고려하면, 전술한 도전막의 두께는 약 300 ㎚ 내지 약 1,000 ㎚의 범위 내인 것이 바람직하다.
제 1 층에서의 도전막 및 제 2 층에서의 도전막 사이의 접착력을 향상시키기 위하여, 전술한 중간층으로서 Ti, Ni, Ni-Cr 또는 다른 적당한 물질이 이용된다. 전술한 중간층과 그 위에 형성되는 도전막의 막 형성은 동시에 수행되는 것이 바람직하다. 중간층이 절대 필요한 것은 아니다.
그 후에, 레지스트(47A) 위에 공급된 중간층 및 도전막이 리프트-오프 방법에 의해 레지스트(47A)와 함께 제거된다. 따라서, 도 11a 및 도 13b에 도시된 것처럼, 제 2 전극층(48A, 49A), 전극층들(52A, 53A) 및 전극층들(42A, 42B)이 제 1 전극층(48a, 49a), 전극 랜드들(52a, 53a) 및 버스바들(42a, 42b) 위에 각각 형성된다. 제 2 전극층(48A, 49A), 전극층들(52A, 53A) 및 전극층들(42A, 42B)은 중간층과 도전막을 포함하는 것이 바람직하다.
전극 패드(48)는 제 1 전극층(48a) 및 제 2 전극층(48A)을 포함하는 것이 바람직하고, 전극 패드(49)는 제 1 전극층(49a) 및 제 2 전극층(49A)을 포함하는 것이 바람직하다. 각각 전술한 도전막으로 제작된 배선 전극들(60, 61)에 의해 전극패드들(48, 49) 및 전극 랜드들의 전극층들(52a, 53a)이 각각 전기적으로 연결된다. 즉, 배선 전극들(48, 49)은 제 2 전극층들(48A, 49A)로서 동일한 중간층 및 도전막을 포함하는 것이 바람직하다.
범프들(64, 65)은 도 11b 및 도 13c에 도시된 것처럼 전극 패드들(48, 49) 위에 형성되는 것이 바람직하다.
본 발명의 바람직한 실시형태에서, 탄성 표면파 소자용 전극을 형성하는 IDT (42)가 리프트-오프 방법에 의해 형성되기 때문에, 높은 전극 정밀도 및 우수한 전력 저항을 갖는 탄성 표면파 소자용 전극이 생성된다.
범프들(64, 65)이 그 위에 형성되는 전극 패드들(48, 49)이 제 1 및 제 2 전극층들을 포함하고, 제 1 전극층들(48a, 49a)이 건식 에칭 또는 습식 에칭에 의해 형성되고, 기판을 형성하는 중간층을 포함하는 제 2 전극층들(48A, 49A)이 형성되기 때문에, 전극 패드들(48, 49)의 주변 영역 내 압전 기판 내에서 막 형성 중에 잔류 응력과 다른 영향에 의한 기계적 응력에 의해 야기되는 크랙의 발생이 방지된다.
덧붙여, 배선 전극들(60, 61)을 갖는 탄성 표면파 소자용 전극으로서 전극 패드들(48, 49) 및 전극 랜드들(52a, 53a)의 전기적 접속의 신뢰성이 크게 향상된다. 이는 탄성 표면파 소자용 전극들 중 제 1 전극층들(48a, 49a)의 결합부 및 전극 랜드들(52a, 53a)의 결합부가 위에서 기술된 것처럼 계단식 단면을 갖기 때문이며, 그에 따라, 전기적 접속이 배선 전극들(60, 61)에 의해 신뢰성 있게 달성될 수 있다(도 19 참조).
부분 평면도인 도 21에서 도시된 바와 같이, 탄성 표면파 소자용 전극 및 배선 전극들(60, 61)에 의해 달성되는 전극 패드들 사이의 전기적 접속의 신뢰성을 향상시키기 위하여, 전극 패드(48) 및 전극 랜드(52a)가 긴 영역에서 서로 근접하여 대면하는 배열이 바람직하다. 즉, 도 21에 도시된 구성에서, 전극 랜드(52a)가 전극 패드(48)의 내측 안으로 진입하도록 배열되고, 그에 따라 전극 패드(48) 및 전극 랜드(52a)가 매우 긴 거리에서 서로 근접하여 대면한다. 결과적으로, 그 사이에 도전막을 갖는 배선 전극들(60, 61)이 형성될 때, 전기적 접속의 신뢰성이 더욱 향상된다.
한편, 전극 패드의 결합 단부 및 탄성 표면파 소자용 전극의 결합부 각각은 적어도 2단계 단면들을 포함하는 것이 바람직하다. 결과적으로, 배선 전극 및 탄성 표면파 소자용 전극 사이의 전기적 접속의 신뢰성이 더욱 향상된다.
전술한 배선 전극들 및 전극 패드들(48, 49)의 제 2 전극층들(48A, 49A) 내의 도전 입자의 입자 직경들을 제 1 전극층들(48a, 49a)의 경우보다 작게 함으로써, 전술한 전기적으로 접속된 부분 내에서의 결함이 신뢰성 있게 방지된다. 결과적으로, 전기적 접속의 신뢰성이 더욱 더 향상된다.
도 14a 내지 도 15c는 본 발명의 바람직한 제 4 실시형태에 따른 탄성 표면파 장치의 제조 방법을 설명하는 개략 평면도이다. 도 16a 내지 도 18은 본 발명의 바람직한 제 4 실시형태에 따른 탄성 표면파 장치의 제조 방법을 설명하는 개략 단면도이다. 도 16 내지 도 18에서, 길고 짧은 점쇄선 Z에 의해 가리켜진 경계에서 결합되는, 본 바람직한 실시형태에 따른 제 1 및 제 2 탄성 표면파 소자들의 부분의 측면 단면도가 나타난다. 바람직한 제 4 실시형태는 본 발명의 바람직한 제 3 실시형태의 수정예에 대응한다. 여기서, 다른 대역들을 갖는 제 1 및 제 2 탄성 표면파 소자들이 압전 기판(41) 위에 위치한다.
도 14a에 도시된 것처럼, 제 1 탄성 표면파 소자(68)를 구성하는 전극들 및 제 2 탄성 표면파 소자(69)의 전극 패드의 제 1 전극층들(50a, 51a)이 압전 기판 (41) 위에 배치된다. 제 1 탄성 표면파 소자(68) 측의 전극들은 버스바들(42a, 42b), 전극 랜드들(52a, 53a), 버스바들(42a, 42b) 사이로 배열된 전극지들, 전극 패드들의 제 1 전극층들(48a, 49a) 및 반사기 전극들로 구성되는 탄성 표면파 소자용 전극들을 포함한다. 버스바들(42a, 42b), 전극지들, 전극 랜드들(52a, 53a)은 탄성 표면파 소자용 전극들이다.
도 14a에 도시된 전극 구성이 형성될 때, 양의 방식 레지스트가 압전 기판 (41)의 표면 전체에 걸쳐 공급된다. 제 1 탄성 표면파 소자(68) 측의 각 전극 및 제 2 탄성 표면파 소자(69) 측의 제 1 전극층들(50a, 51a) 각 부분을 차단하는 마스크가 양의 방식 레지스트 위에 놓여지고, 노출이 수행된다. 레지스트의 노출된 부분을 제거함으로써, 레지스트가 패턴화된다. 그 후에, 에칭을 수행함으로써, 전술한 전극 구성이 형성된다. 에칭은 습식 에칭 방법 또는 플라즈마를 이용한 건식 에칭 방법, 또는 다른 적당한 물질에 의해 수행될 수도 있다.
앞서 기술된 것처럼 형성된 제 1 탄성 표면파 소자(68)의 측에서, 전극 랜드들(52a, 53a)이 각각 제 1 전극층들(48a, 49a)과 접촉된다(도 16a 참조).
음의 방식 레지스트가 그 표면 전체에 걸쳐 공급된다. 도 14b에 도시된 제2 탄성 표면파 소자(69) 측의 IDT(43), 버스바들(53c, 53b), 전극 랜드들(54a, 55a)의 각 부분을 차단하는 마스크가 레지스트 위에 놓여지고, 노출이 수행된다. 노출되지 않은 레지스트를 제거함으로써, 도 16b에 도시된 것처럼 패턴화된 레지스트(47)가 생성된다.
그 후에, 도 16c에 도시된 것처럼, 제 2 탄성 표면파 소자(69) 등의 IDT(43)에 등가인 막 두께를 갖는 도전막(A)이 압전 기판(41)의 상부면 전체에 걸쳐 공급된다. 이 도전막(A)은 바람직하게는 기상 증착과 같은 적절한 방법을 이용하고 알루미늄과 같은 적절한 도전 물질을 응용함으로써 형성된다.
레지스트(4) 위에 공급된 도전막(A)은 바람직하게는 리프트-오프 방법에 의해 레지스트(47)와 함께 제거되고, 그에 따라 탄성 표면파 소자(69)의 IDT(43), 버스바들(53c, 53b) 및 전극 랜드들(54a, 55a)이 형성된다(도 16d).
양의 방식 레지스트가 표면 전체에 걸쳐 공급된다. 제 2 탄성 표면파 소자(69)의 전극 랜드들(54a, 55a) 및 전극층들(50a, 51a)의 결합부를 제외한 부분을 차단하는 마스크가 레지스트 위에 놓여지고, 노출이 수행된다. 노출된 레지스트가 제거된다. 그 후에, 전술한 결합부 내에서, 본 발명의 바람직한 제 3 실시형태(도 17a 참조)와 유사한 방식으로 에칭에 의해 계단식 단면들이 형성된다.
전술한 제 1 및 제 2 탄성 표면파 소자들(68, 69) 내에서 탄성 표면파 소자용 전극들 및 전극 패드들의 전극들을 형성하는 방법이 위에서 기술된 것으로 한정되지는 않는다. 예를 들어, 전극 패드들의 전극층들 및 전극 랜드들의 오직 한 부분이 습식 에칭 또는 건식 에칭에 의해 형성될 수도 있고, 제 1 및 제 2 탄성 표면파 소자들의 IDT들 및 전극 랜드들의 한 부분이 리프트-오프 방법에 의해 형성될 수도 있다.
도 15a에 도시된 것처럼, 음의 방식 레지스트(71)가 압전 기판(41)의 표면 전체에 걸쳐 공급된다. 제 1 및 제 2 탄성 표면파 소자들(68, 69)의 전극 패드들, 전극 랜드들(52a, 53a, 54a 및 55a) 및 버스바들(42a, 42b, 53c 및 53b) 부분들을 차단하는 마스크가 음의 방식 레지스트(71) 위에 놓여지고, 노출이 수행된다. 노출되지 않은 레지스트 부분을 제거함으로써, 도 17b에 도시된 것처럼 패턴화된 레지스트(47A)가 생성된다.
비록 도면에 도시되지는 않았지만, 탄성 표면파 소자용 전극을 형성하는 데 이용되는 금속과는 다른 금속으로부터 중간층이 형성되는 것이 바람직하다. 그 후에, 전극층들(48a, 49a, 50a 및 51a)의 경우보다 큰 막 두께를 갖는 도전막(B)이 중간층 위에 적층된다. 이 경우에, 상부 층 내 도전 입자의 입자 직경이 하부 층 내의 경우보다 작은 것이 바람직하다. 즉, 가장 최근에 형성된 도전막(B) 내의 도전 입자의 입자 직경이 제 1 전극층들(48a, 49a, 50a 및 51a) 등의 도전 입자의 입자 직경보다 작은 것이 바람직하다.
가장 최근에 형성된 도전막(B)의 두께는 본 발명의 바람직한 제 3 실시형태의 경우와 마찬가지로 약 300 ㎚ 내지 약 1,000 ㎚의 범위 내인 것이 바람직하다. 전술한 중간층 및 도전막을 구성하는 물질은 본 발명의 바람직한 제 3 실시형태에서 이용된 경우와 유사하다.
레지스트(47A) 위에 공급된 도전막은 바람직하게는 리프트-오프 처리에 의해레지스트(47A)와 함께 제거된다. 결과적으로, 도 15b 및 도 17c에 나타난 전극층들(48A, 49A, 50A, 51A, 52A, 53A, 54A, 55A, 42A, 42B, 53C 및 53B)이 제 1 및 제 2 탄성 표면파 소자들(68, 69)의 IDT의 전극 패드들(48a, 49a, 50a 및 51a), 전극 랜드들(52a, 53a, 53a 및 55a), 버스바들(42a, 42b, 53c 및 53b) 위에 형성된다.
즉, 제 1 탄성 표면파 소자(68) 측뿐만 아니라 제 2 탄성 표면파 소자(69) 측에서 전극 패드들은 제 1 전극층들(50a, 51a) 및 제 2 전극층들(50A, 51A)을 포함하는 것이 바람직하다.
전술한 리프트-오프 처리의 결과로서, 비록 도면에 도시되어 있지는 않지만, 본 발명의 바람직한 제 3 실시형태의 경우와 유사한 방식으로 기판으로서 중간층을 포함하는 도전막으로부터 배선 전극들(60, 61)이 형성된다.
마지막으로, 도 15c 및 도 18에 도시된 것처럼, 전극 패드들 위에 범프들(64 내지 67)이 형성된다. 앞서 기술된 것처럼, 다른 대역들을 갖는 두 개의 탄성 표면파 소자들(68, 69)을 포함하는 탄성 표면파 장치의 제조에 있어서, 범프용 전극 패드들(48, 49, 50 및 51)이 상술한 것처럼 구성되기 때문에, 전극 패드들(48 내지 51) 부근 영역에서 압전 기판 내 크랙의 발생이 신뢰성 있게 방지될 수 있다.
마찬가지로 바람직한 제 4 실시형태에서, 배선 전극들(60, 61)에 의해 접속되는 전극 패드들(50, 51) 및 전극 랜드들(54a, 55a)의 결합부의 단면은 계단식 구성을 갖는 것이 바람직하며, 배선 전극들에 의한 전기적 접속의 신뢰성이 크게 향상된다. 즉, 배선 전극들(60, 61)과의 접촉 영역이 계단식 결합 단부를 갖는 제 1 전극층들(50a, 51a)에 의해 증가되고, 제 2 전극층들이 동일한 도전막으로부터 배선 전극들(60, 61)과 함께 형성되기 때문에, 전기적 접속의 신뢰성이 앞서 기술된 것처럼 효과적으로 향상될 수 있다.
배선 전극들(60, 61)로써 접속되는, 범프들용 전극 패드들(50, 51) 및 탄성 표면파 소자용 전극의 전극 랜드들(54a, 55a)의 결합부, 즉 결합 단면이 비록 계단식 구성을 갖도록 제작되었지만, 이들은 탄성 표면파 소자(68) 측에서 나타난 것과 같은 계단식 구성을 갖지 않을 수도 있다.
도 20은 바람직한 제 4 실시형태에서 전극 패드(48) 및 전극 랜드(52a) 사이의 결합부를 확대된 상태로 보여준다. 여기에서, 전극 패드(48)의 제 1 전극층 (48a)의 결합부는 탄성 표면파 소자용 전극 측의 결합부, 즉 전극 랜드(52a)의 결합부와 접촉한다. 그러므로, 제 2 전극층(48A) 및 배선 전극(62A)이 동일한 도전막으로부터 동시에 형성될 때, 전극 패드(48) 및 탄성 표면파 소자용 전극의 전극 랜드(52a)가 높은 신뢰성을 갖고 전기적으로 접속된다. 특히, 도 20에 도시된 것처럼, 전극 패드(48)의 제 1 전극층(48a) 및 전극 랜드의 제 1 전극층(52a)이 서로 다를 때, 이들 소자들이 서로 접촉하는 부분에서 높이 차이가 발생하며, 그에 따라, 배선 전극들에 의한 전기적 접속이 더욱 향상된다.
결과적으로, 또한 바람직한 제 3 실시형태에서, 전극 패드들 및 전극 랜드들은 계단식 단면을 형성하는 대신에, 바람직한 제 4 실시형태에서 탄성 표면파 소자(68) 측의 경우와 유사한 구조를 갖도록 형성될 수도 있다. 이에 더하여, 배선 전극에 의해 달성되는 전기적 접속의 신뢰성이 크게 향상될 수 있다.
전술한 바람직한 실시형태들에서는, 비록 탄성 표면파 소자용 전극 및 전극패드들이 하나의 탄성 표면파 장치를 구성하기 위하여 각 압전 기판들(1, 21 및 41) 위에 형성되지만, 보통은, 다수의 탄성 표면파 장치들의 탄성 표면파 소자용 전극들 및 전극 패드들이 전술한 바람직한 실시형태들 각각에 따른 마더 압전 기판 위에 형성되고, 마지막으로, 다이싱(dicing) 또는 마더 기판으로부터 하나의 요소를 분할하는 다른 방법에 의해 개개의 탄성 표면파 장치가 생성된다.
본 발명에서, 탄성 표면파 소자용 전극의 구성은 특정하게 한정되지 않으며, 본 발명은 탄성 표면파 필터들뿐만 아니라, 탄성 표면파 공진기들 및 탄성 표면파 지연선(delay line)과 같은 다양한 탄성 표면파 장치들을 제조하는 데 적용될 수 있다.
본 발명의 바람직한 실시형태들이 앞서 기술되었음에도, 기술분야에 숙련된 자에게는 본 발명의 범위 및 사상을 분리함 없이 변형 및 수정이 명확하다. 그러므로, 본 발명의 범위는 오직 뒤따르는 특허청구범위에 의해서만 결정된다.
본 발명의 바람직한 제 1 실시형태에 따르면, 제 1 전극층은 에칭에 의해 형성될 수 있고, 탄성 표면파 소자용 전극은 제 1 전극층을 형성한 단계 후에 리프트 -오프 방법에 의해 형성될 수 있다. 그 후에, 전극 패드의 제 2 전극층이 제 1 전극층 위에 형성될 때, 제 1 전극층이 사진석판술 잔여물 또는 다른 파편들에 의해 오염되지 않은 압전 기판 위에 형성된다. 그러므로, 전극 패드 및 압전 기판 사이의 접착력이 효과적으로 크게 향상될 수 있다. 이에 더하여, 전극 패드가 제 1 전극층 및 제 2 전극층이 적층된 구조를 갖기 때문에, 범프들의 형성 중에 또는 범프들을 통한 플립 칩 본딩 시스템에 의해 패키지로 탄성 표면파 장치를 실장하는 중에 전극 패드 및 압전 기판 사이의 박리가 발생되는 것이 방지된다. 마찬가지로, 전극 패드 부근 영역에서 압전 기판 내에 크랙이 발생되는 것이 또한 방지된다. 그러므로, 우수한 신뢰성을 갖는 탄성 표면파 장치가 생성된다.
본 발명의 바람직한 제 2 내지 제 4 실시형태들에 따른 탄성 표면파 장치들 각각이 바람직한 제 1 실시형태에 따른 제조 방법에 따라 바람직하게 생성되기 때문에, 탄성 표면파 소자용 전극 및 전극 패드를 연결하는 배선 전극의 전기적 접속의 신뢰성이 크게 향상된다.

Claims (22)

  1. 압전 기판을 준비하는 단계;
    상기 압전 기판 위에 전극 패드의 제 1 전극층을 형성하는 단계;
    상기 제 1 전극층을 형성하는 단계 후에 적어도 하나의 탄성 표면파 소자용 전극을 형성하는 단계;
    상기 탄성 표면파 소자용 전극을 형성하는 단계 후에 상기 전극 패드의 제 2 전극층을 형성하는 단계; 및
    상기 전극 패드와 상기 탄성 표면파 소자용 전극을 전기적으로 접속하는 배선 전극을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 탄성 표면파 장치의 제조 방법.
  2. 제 1 항에 있어서, 상기 배선 전극은 상기 제 2 전극층과 동시에 형성되는 것을 특징으로 하는 제조 방법.
  3. 제 1 항에 있어서, 상기 제조 방법은
    상기 배선 전극 및 제 2 전극층의 형성 전에 기판으로서 접착층을 형성하는 단계;를 더 포함하고,
    상기 배선 전극 및 제 2 전극층은 알루미늄 및 알루미늄 합금 중 하나로 제작되고, 상기 접착층은 상기 제 1 전극층에 대하여 상기 알루미늄 및 알루미늄 합금보다 더 큰 접착력을 갖는 금속 및 합금 중 하나로 제작된 것을 특징으로 하는 제조 방법.
  4. 제 1 항에 있어서, 상기 제조 방법은
    상기 탄성 표면파 소자용 전극을 형성하는 단계 후에, 상기 배선 전극으로 접속되는 상기 탄성 표면파 소자용 전극 및 전극 패드의 결합부에서 계단식 단면부를 형성하기 위한 에칭을 수행하는 단계;를 더 포함하고,
    상기 탄성 표면파 소자용 전극과 상기 전극 패드의 제 1 전극층을 전기적으로 접속하는 상기 배선 전극 및 상기 전극 패드의 제 2 전극층이 동일한 도전막으로부터 동시에 형성되는 것을 특징으로 하는 제조 방법.
  5. 제 1 항에 있어서, 상기 탄성 표면파 소자용 전극 및 상기 전극 패드의 제 1 전극층 각각은 상기 결합부의 적어도 두 단면들을 포함하는 것을 특징으로 하는 제조 방법.
  6. 제 1 항에 있어서, 상기 전극 패드에 접속되는 상기 탄성 표면파 소자용 전극은 상기 탄성 표면파 소자용 전극을 형성하는 단계에서 상기 탄성 표면파 소자용 전극의 단면이 상기 전극 패드의 제 1 전극층에 접촉되도록 형성되는 것을 특징으로 하는 제조 방법.
  7. 제 1 항에 있어서, 상기 배선 전극 및 제 2 전극층을 구성하는 도전막 내의 도전 입자의 입자 직경이 보다 작은 막 두께를 갖는 탄성 표면파 소자용 전극 및 제 1 전극층 중 하나 내의 도전 입자의 입자 직경보다 작은 것을 특징으로 하는 제조 방법.
  8. 제 1 항에 있어서, 상기 탄성 표면파 소자용 전극이 리프트-오프 방법에 의해 형성되고, 상기 전극 패드의 제 1 전극층이 에칭에 의해 형성되는 것을 특징으로 하는 제조 방법.
  9. 제 1 항에 있어서, 상기 탄성 표면파 소자용 전극과 다른 적어도 하나의 제 2 탄성 표면파 소자용 전극이 상기 제 1 전극층을 형성하는 단계에서 상기 제 1 전극층과 동시에 형성되는 것을 특징으로 하는 제조 방법.
  10. 압전 기판;
    상기 압전 기판 위에 배치되는 적어도 하나의 탄성 표면파 소자용 전극;
    상기 압전 기판 위에 배치되고, 플립 칩 본딩 시스템에 의해 수행되는 범프 본딩 절차 중에 범프와 결합되도록 배열되는 전극 패드; 및
    상기 전극 패드 및 상기 탄성 표면파 소자용 전극을 전기적으로 접속하는 배선 전극;을 포함하고,
    상기 전극 패드는 상기 압전 기판 위에 배치된 제 1 전극층 및 상기 제 1 전극층 위에 적층된 제 2 전극층을 포함하고, 상기 제 1 전극층은 에칭된 금속막을 포함하며, 그리고 적어도 하나의 탄성 표면파 소자용 전극은 리프트-오프 처리에 의해 형성된 물질을 포함하는 것을 특징으로 하는 탄성 표면파 장치.
  11. 제 10 항에 있어서, 상기 배선 전극 및 제 2 전극층은 서로 복합적이며, 공통 금속막을 포함하는 것을 특징으로 하는 탄성 표면파 장치.
  12. 제 10 항에 있어서,
    상기 배선 전극 및 제 2 전극층에 대한 기판을 정의하는 접착층;을 더 포함하고,
    상기 배선 전극 및 제 2 전극층은 알루미늄 및 알루미늄 합금 중 하나로 제작되고, 상기 접착층은 상기 제 1 전극층에 대하여 상기 알루미늄 및 알루미늄 합금의 경우보다 큰 접착력을 갖는 금속 및 합금 중 하나로 제작되는 것을 특징으로 하는 탄성 표면파 장치.
  13. 압전 기판;
    상기 압전 기판 위에 배치되는 적어도 하나의 탄성 표면파 소자용 전극;
    상기 압전 기판 위에 배치되고, 플립 칩 본딩 시스템에 의해 수행되는 범프 본딩 절차 중에 범프와 결합되도록 배열되는 전극 패드; 및
    상기 전극 패드 및 상기 탄성 표면파 소자용 전극을 전기적으로 접속하는 배선 전극;을 포함하고,
    상기 전극 패드는 상기 압전 기판 위에 배치된 제 1 전극층 및 상기 제 1 전극층 위에 적층된 제 2 전극층을 포함하고,
    상기 제 2 전극층 및 배선 전극은 서로 복합적이며, 동일한 도전막을 포함하며, 그리고
    상기 배선 전극에 의해 전기적으로 접속되는 제 1 전극층 및 탄성 표면파 소자용 전극의 결합부 단면들이 계단식 구성을 갖도록 배열되는 것을 특징으로 하는 탄성 표면파 장치.
  14. 제 10 항에 있어서, 상기 탄성 표면파 소자용 전극 및 상기 전극 패드의 제 1 전극층은 각각 상기 결합부의 적어도 두 단면을 포함하는 것을 특징으로 하는 탄성 표면파 장치.
  15. 제 13 항에 있어서, 상기 탄성 표면파 소자용 전극 및 상기 전극 패드의 제 1 전극층은 각각 상기 결합부의 적어도 두 단면을 포함하는 것을 특징으로 하는 탄성 표면파 장치.
  16. 압전 기판;
    상기 압전 기판 위에 배치되는 적어도 하나의 탄성 표면파 소자용 전극;
    상기 압전 기판 위에 배치되고, 플립 칩 본딩 시스템에 의해 수행되는 범프본딩 절차 중에 범프와 결합되도록 배열되는 전극 패드; 및
    상기 전극 패드 및 상기 탄성 표면파 소자용 전극을 전기적으로 접속하는 배선 전극;을 포함하고,
    상기 전극 패드는 상기 압전 기판 위에 배치된 제 1 전극층 및 상기 제 1 전극층 위에 적층된 제 2 전극층을 포함하고,
    상기 제 2 전극층 및 상기 탄성 표면파 소자용 전극은 서로 복합적이며, 공통 도전막을 포함하며, 그리고
    상기 탄성 표면파 소자용 전극 및 상기 탄성 표면파 소자용 전극에 의해 접속되는 상기 전극 패드의 제 1 전극층은 서로 접촉되도록 배열되는 것을 특징으로 하는 탄성 표면파 장치.
  17. 제 10 항에 있어서, 상기 제 2 전극층 및 배선 전극을 구성하는 도전막 내의 도전 입자의 입자 크기가 보다 작은 막 두께를 갖는 상기 탄성 표면파 소자용 전극 및 상기 전극 패드의 제 1 전극층 중 하나 내의 도전 입자의 입자 직경보다 작은 것을 특징으로 하는 탄성 표면파 장치.
  18. 제 13 항에 있어서, 상기 제 2 전극층 및 배선 전극을 구성하는 도전막 내의 도전 입자의 입자 크기가 보다 작은 막 두께를 갖는 상기 탄성 표면파 소자용 전극 및 상기 전극 패드의 제 1 전극층 중 하나 내의 도전 입자의 입자 직경보다 작은 것을 특징으로 하는 탄성 표면파 장치.
  19. 제 16 항에 있어서, 상기 제 2 전극층 및 배선 전극을 구성하는 도전막 내의 도전 입자의 입자 크기가 보다 작은 막 두께를 갖는 상기 탄성 표면파 소자용 전극 및 상기 전극 패드의 제 1 전극층 중 하나 내의 도전 입자의 입자 직경보다 작은 것을 특징으로 하는 탄성 표면파 장치.
  20. 제 10 항에 있어서, 상기 탄성 표면파 소자용 전극과 다른 제 2 탄성 표면파 소자용 전극이 상기 압전 기판 위에 배치되고, 상기 제 2 탄성 표면파 소자용 전극은 에칭된 금속막을 포함하는 것을 특징으로 하는 탄성 표면파 장치.
  21. 제 13 항에 있어서, 상기 탄성 표면파 소자용 전극과 다른 제 2 탄성 표면파 소자용 전극이 상기 압전 기판 위에 배치되고, 상기 제 2 탄성 표면파 소자용 전극은 에칭된 금속막을 포함하는 것을 특징으로 하는 탄성 표면파 장치.
  22. 제 16 항에 있어서, 상기 탄성 표면파 소자용 전극과 다른 제 2 탄성 표면파 소자용 전극이 상기 압전 기판 위에 배치되고, 상기 제 2 탄성 표면파 소자용 전극은 에칭된 금속막을 포함하는 것을 특징으로 하는 탄성 표면파 장치.
KR1020010082648A 2000-12-26 2001-12-21 탄성 표면파 장치 및 그 제조 방법 Ceased KR20020052958A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000395515 2000-12-26
JPJP-P-2000-00395515 2000-12-26
JP2001297021A JP3925133B2 (ja) 2000-12-26 2001-09-27 弾性表面波装置の製造方法及び弾性表面波装置
JPJP-P-2001-00297021 2001-09-27

Publications (1)

Publication Number Publication Date
KR20020052958A true KR20020052958A (ko) 2002-07-04

Family

ID=26606690

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010082648A Ceased KR20020052958A (ko) 2000-12-26 2001-12-21 탄성 표면파 장치 및 그 제조 방법

Country Status (7)

Country Link
US (2) US6792656B2 (ko)
JP (1) JP3925133B2 (ko)
KR (1) KR20020052958A (ko)
CN (1) CN1180530C (ko)
DE (1) DE10163297B4 (ko)
GB (1) GB2374993B (ko)
TW (1) TW589787B (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003087080A (ja) * 2001-07-06 2003-03-20 Murata Mfg Co Ltd 弾性表面波素子及びその製造方法
JP2004129224A (ja) * 2002-07-31 2004-04-22 Murata Mfg Co Ltd 圧電部品およびその製造方法
JP3646116B2 (ja) 2003-07-17 2005-05-11 Ｔｄｋ株式会社 表面弾性波素子、表面弾性波装置、表面弾性波デュプレクサ、及び表面弾性波素子の製造方法
JP4419732B2 (ja) 2003-09-02 2010-02-24 株式会社村田製作所 弾性表面波装置およびその製造方法
JP2005117151A (ja) * 2003-10-03 2005-04-28 Murata Mfg Co Ltd 弾性表面波装置の製造方法及び弾性表面波装置
JP4556568B2 (ja) * 2004-09-03 2010-10-06 パナソニック株式会社 弾性表面波装置の製造方法
DE102005009358B4 (de) * 2005-03-01 2021-02-04 Snaptrack, Inc. Lötfähiger Kontakt und ein Verfahren zur Herstellung
US8143681B2 (en) * 2006-04-20 2012-03-27 The George Washington University Saw devices, processes for making them, and methods of use
US20100007444A1 (en) * 2006-04-20 2010-01-14 Anis Nurashikin Nordin GHz Surface Acoustic Resonators in RF-CMOS
CN101356729B (zh) * 2006-04-28 2011-02-09 株式会社村田制作所 电子部件及其制造方法
US20090124513A1 (en) * 2007-04-20 2009-05-14 Patricia Berg Multiplex Biosensor
US8018010B2 (en) * 2007-04-20 2011-09-13 The George Washington University Circular surface acoustic wave (SAW) devices, processes for making them, and methods of use
US7958390B2 (en) * 2007-05-15 2011-06-07 Sandisk Corporation Memory device for repairing a neighborhood of rows in a memory array using a patch table
JP5197156B2 (ja) * 2007-06-19 2013-05-15 キヤノン株式会社 配線基板
WO2009016906A1 (ja) 2007-07-30 2009-02-05 Murata Manufacturing Co., Ltd. 弾性波装置及びその製造方法
JP4468436B2 (ja) * 2007-12-25 2010-05-26 富士通メディアデバイス株式会社 弾性波デバイスおよびその製造方法
DE102008020783A1 (de) * 2008-04-25 2009-10-29 Epcos Ag Filterchip mit unterschiedlichen Leitschichten und Verfahren zur Herstellung
DE102008062605B4 (de) 2008-12-17 2018-10-18 Snaptrack, Inc. Bauelement, welches mit akustischen Wellen arbeitet, und Verfahren zu dessen Herstellung
JP5558158B2 (ja) * 2009-03-27 2014-07-23 京セラ株式会社 弾性表面波装置及びその製造方法
CN102449906B (zh) * 2010-03-18 2014-10-01 松下电器产业株式会社 Mems元件以及mems元件的制造方法
US8960004B2 (en) 2010-09-29 2015-02-24 The George Washington University Synchronous one-pole surface acoustic wave resonator
CN105793674B (zh) * 2013-11-22 2019-05-28 新宁医院 包括具有空间分段表面的背衬的超声换能器
CN106031031B (zh) 2014-02-18 2019-03-08 天工滤波方案日本有限公司 声波元件和使用声波元件的梯型滤波器
CN104015422A (zh) * 2014-06-19 2014-09-03 苏州普京真空技术有限公司 一种复合石英晶振片
KR101625450B1 (ko) 2014-11-05 2016-05-30 (주)와이솔 표면탄성파 소자 및 그 제조방법
JP6444787B2 (ja) * 2015-03-23 2018-12-26 太陽誘電株式会社 弾性波デバイスおよびその製造方法
JP6402704B2 (ja) * 2015-11-19 2018-10-10 株式会社村田製作所 弾性波装置、デュプレクサ及びマルチプレクサ
CN105631106B (zh) * 2015-12-25 2018-11-20 北京航天微电科技有限公司 一种高频声表面波器件声电协同全波仿真方法
GB2571361B (en) 2018-03-02 2020-04-22 Novosound Ltd Ultrasound array transducer manufacturing
CN108493325A (zh) * 2018-04-03 2018-09-04 清华大学 一种高频高性能声表面波器件及其制备方法
CN111200410B (zh) * 2018-11-16 2023-03-21 开元通信技术（厦门）有限公司 一种声波器件晶圆级封装结构及其制备方法
CN111786652B (zh) * 2019-04-04 2022-05-10 中芯集成电路（宁波）有限公司上海分公司 体声波谐振器及其制造方法和滤波器、射频通信系统
CN110011633A (zh) * 2019-04-25 2019-07-12 北京中科飞鸿科技有限公司 一种具有正性光刻胶高附着力的声表面波滤波器制备方法
CN110927996A (zh) * 2019-12-16 2020-03-27 福建福晶科技股份有限公司 一种声光晶体与换能器的键合结构及制备
CN115567027B (zh) * 2022-11-03 2023-07-07 常州承芯半导体有限公司 换能装置、声表面波谐振装置及其形成方法、滤波装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5643816A (en) * 1979-09-17 1981-04-22 Hitachi Ltd Structure of bonding pad part
JPS62173813A (ja) * 1986-01-28 1987-07-30 Alps Electric Co Ltd 弾性表面波素子
JPS63127610A (ja) 1986-11-17 1988-05-31 Toshiba Corp 弾性表面波装置の製造方法
JPH01103010A (ja) 1987-10-16 1989-04-20 Hitachi Denshi Ltd 弾性表面波デバイスの製造方法
JPH0248811A (ja) 1988-08-10 1990-02-19 Mitsubishi Electric Corp 弾性表面波素子
JPH09214280A (ja) 1996-02-08 1997-08-15 Japan Radio Co Ltd 弾性表面波素子
JP3275775B2 (ja) * 1997-05-16 2002-04-22 株式会社村田製作所 弾性表面波装置
JPH11312943A (ja) 1998-04-28 1999-11-09 Murata Mfg Co Ltd 弾性表面波装置の製造方法
JP3296356B2 (ja) 1999-02-08 2002-06-24 松下電器産業株式会社 弾性表面波デバイスとその製造方法
JP2000286662A (ja) * 1999-03-31 2000-10-13 Toyo Commun Equip Co Ltd 弾性表面波素子、その製造方法、及びｓａｗデバイスの構造
JP3317274B2 (ja) * 1999-05-26 2002-08-26 株式会社村田製作所 弾性表面波装置及び弾性表面波装置の製造方法
JP3368885B2 (ja) * 2000-03-15 2003-01-20 株式会社村田製作所 弾性表面波装置の製造方法
JP3435639B2 (ja) * 2000-04-13 2003-08-11 株式会社村田製作所 弾性表面波装置の製造方法及び弾性表面波装置
JP3405329B2 (ja) * 2000-07-19 2003-05-12 株式会社村田製作所 表面波装置
US6518860B2 (en) * 2001-01-05 2003-02-11 Nokia Mobile Phones Ltd BAW filters having different center frequencies on a single substrate and a method for providing same
JP2003087080A (ja) * 2001-07-06 2003-03-20 Murata Mfg Co Ltd 弾性表面波素子及びその製造方法

Also Published As

Publication number Publication date
CN1365187A (zh) 2002-08-21
DE10163297B4 (de) 2010-12-16
US6792656B2 (en) 2004-09-21
GB2374993B (en) 2003-04-23
US20020121841A1 (en) 2002-09-05
GB2374993A (en) 2002-10-30
DE10163297A1 (de) 2002-07-25
CN1180530C (zh) 2004-12-15
GB0130524D0 (en) 2002-02-06
US7112913B2 (en) 2006-09-26
US20040178698A1 (en) 2004-09-16
TW589787B (en) 2004-06-01
JP3925133B2 (ja) 2007-06-06
JP2002261560A (ja) 2002-09-13

Similar Documents

Publication Publication Date Title
KR20020052958A (ko) 탄성 표면파 장치 및 그 제조 방법
US7259500B2 (en) Piezoelectric device
US8461940B2 (en) Elastic wave device and method for manufacturing the same
US6552475B2 (en) Surface acoustic wave device
US20120032759A1 (en) Acoustic Wave Device and Method for Manufacturing Same
WO2012039158A1 (ja) 電子部品およびその製造方法、並びに電子部品を備えた電子デバイス
CN101110579B (zh) 表面声波器件及其制造方法
JP2007318058A (ja) 電子部品及びその製造方法
US8477483B2 (en) Electronic component and method for manufacturing electronic component
CN101192817A (zh) 声波器件
CN117833847A (zh) 滤波器及其封装方法
US6951047B2 (en) Method of manufacturing a surface acoustic wave element
JP7778442B2 (ja) 弾性波デバイス、フィルタ、マルチプレクサ、および弾性波デバイスの製造方法
KR102556333B1 (ko) 표면 탄성파 웨이퍼 레벨 패키지 및 이를 위한 pcb 제작 방법
JP2002374137A (ja) 弾性表面波装置の製造方法、弾性表面波装置、およびこれを搭載した通信装置
JP4731026B2 (ja) 弾性表面波装置の製造方法
CN114364631B (zh) 带微腔的包封电子管芯和用于形成带微腔的包封电子管芯的方法
JPH0491508A (ja) 弾性表面波デバイスとその製造方法
JP2000236230A (ja) 弾性表面波フィルタ
GB2381976A (en) Electrode pad construction and connection for surface acoustic wave apparatus
JP2002299985A (ja) 弾性表面波装置の製造方法
JP2005318080A (ja) 圧電振動片の製造方法
JP2000091870A (ja) 弾性表面波デバイスおよびその製造方法
JPS6141445B2 (ko)
CN121356505A (zh) 谐振器及其制备方法、芯片封装结构及射频前端模组

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20011221

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20030531

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20040427

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20030531

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20040528

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20040427

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20051227

Appeal identifier: 2004101002320

Request date: 20040528

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20040528

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20040528

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20031031

Patent event code: PB09011R02I

B601 Maintenance of original decision after re-examination before a trial
PB0601 Maintenance of original decision after re-examination before a trial

Comment text: Report of Result of Re-examination before a Trial

Patent event code: PB06011S01D

Patent event date: 20040727

J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20040528

Effective date: 20051227

PJ1301 Trial decision

Patent event code: PJ13011S01D

Patent event date: 20051227

Comment text: Trial Decision on Objection to Decision on Refusal

Appeal kind category: Appeal against decision to decline refusal

Request date: 20040528

Decision date: 20051227

Appeal identifier: 2004101002320