KR20130103694A - 반도체 장치 및 그 제조방법 - Google Patents
반도체 장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR20130103694A KR20130103694A KR1020130103392A KR20130103392A KR20130103694A KR 20130103694 A KR20130103694 A KR 20130103694A KR 1020130103392 A KR1020130103392 A KR 1020130103392A KR 20130103392 A KR20130103392 A KR 20130103392A KR 20130103694 A KR20130103694 A KR 20130103694A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- layers
- columnar
- semiconductor
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 374
- 238000004519 manufacturing process Methods 0.000 title claims description 43
- 229910021332 silicide Inorganic materials 0.000 claims description 94
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 93
- 239000000758 substrate Substances 0.000 claims description 76
- 238000000034 method Methods 0.000 claims description 50
- 238000005530 etching Methods 0.000 claims description 23
- 239000010410 layer Substances 0.000 description 823
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 282
- 229910052710 silicon Inorganic materials 0.000 description 282
- 239000010703 silicon Substances 0.000 description 282
- 238000009792 diffusion process Methods 0.000 description 127
- 230000000694 effects Effects 0.000 description 18
- 229910052581 Si3N4 Inorganic materials 0.000 description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 230000003071 parasitic effect Effects 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- 238000002955 isolation Methods 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229920001296 polysiloxane Polymers 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 240000004050 Pentaglottis sempervirens Species 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
- H10D84/0195—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including vertical IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/63—Vertical IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6728—Vertical TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/149—Source or drain regions of field-effect devices
- H10D62/151—Source or drain regions of field-effect devices of IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/251—Source or drain electrodes for field-effect devices
- H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
- H10D64/668—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers the layer being a silicide, e.g. TiSi2
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 기둥형상 반도체층; 상기 기둥형상 반도체층의 바닥부에 형성되는 제 1 드레인 또는 소스 영역; 상기 기둥형상 반도체층의 측벽을 둘러싸도록 제 1 절연막을 사이에 두고 형성되는 게이트 전극; 상기 기둥형상 반도체층 상면 상부에 형성되는 에피택셜 반도체층; 적어도 상기 에피택셜 반도체층에 형성되는 제 2 소스 또는 드레인 영역을 포함하며, 상기 제 2 소스 또는 드레인 영역의 상면의 면적은 상기 기둥형상 반도체층의 상면의 면적보다도 큰 MOS 트랜지스터를 구비한 반도체 장치를 제공한다.
Description
본 발명은 반도체 장치 및 그 제조방법에 관한 것으로, 특히, 기둥형상 반도체층을 가지며, 그 측벽을 채널 영역으로 하고, 게이트 전극이 채널 영역을 둘러싸도록 형성된 종형 MOS 트랜지스터인 SGT(Surrounding Gate Transistor)의 구조 및 그 제조방법에 관한 것이다.
반도체 장치의 고집적화와 고성능화를 실현하기 위해, 반도체 기판의 표면에 기둥형상 반도체층을 형성하고, 그 측벽에 기둥형상 반도체층을 둘러싸도록 형성된 게이트를 갖는 종형 게이트 트랜지스터인 SGT(Surrounding Gate Transistor)가 제안되었다(예를 들면, 특허문헌 1: 일본공개특허공보 평2-188966호). SGT에서는 드레인, 게이트, 소스가 수직 방향으로 배치되므로, 종래의 평면(planar)형 트랜지스터에 비해 점유 면적을 큰 폭으로 축소시킬 수 있다.
도 46에 특허문헌 1의 SGT의 (a) 조감도 및 (b) 단면 구조를 나타낸다. 이들 도면을 참조하여 SGT에 대해 간단히 설명한다. 실리콘(Si) 기판상에 기둥형상 실리콘층(1601)이 형성되고, 기둥형상 실리콘층(1601)을 둘러싸도록 게이트 절연막(1602)이 형성되고, 게이트 절연막(1602)을 둘러싸도록 게이트 전극(1603)이 형성되어 있다. 기둥형상 실리콘층(1601)의 상하에는 하부 확산층(1604)과 상부 확산층(1605)이 형성되어 있다. 상부 확산층(1605)은 콘택(contact)을 통하여 배선층(1606)과 접속된다.
이어서, SGT를 사용한 CMOS 인버터의 등가회로를 도 47의 (a)에 나타내고, CMOS 인버터의 평면도를 (b)에 나타내고, (b)의 B-B' 단면도를 (c)에 나타낸다. 도 47의 (b), (c)를 참조하면, Si 기판(1701)상에 N웰(N-well)(1702) 및 P웰(P-well)(1703)이 형성되고, Si 기판 표면에는 N웰 영역에 PMOS를 형성하는 기둥형상 실리콘층(1705)이 형성되고, P웰 영역에 NMOS를 형성하는 기둥형상 실리콘층(1706)이 형성되고, 각각의 기둥형상 실리콘층을 둘러싸도록 게이트(1708)가 형성된다. PMOS를 형성하는 기둥형상 실리콘층의 바닥부에 형성되는 드레인 확산층(1710) 및 NMOS를 형성하는 기둥형상 실리콘층의 바닥부에 형성되는 드레인 확산층(1712)은 출력단자(Vout17)에 접속되고, PMOS를 형성하는 기둥형상 실리콘층 상부에 형성되는 소스 확산층(1709)은 전원전위(Vcc17)에 접속되고, NMOS를 형성하는 기둥형상 실리콘층 상부에 형성되는 소스 확산층(1711)은 접지전위(GND17)에 접속되고, PMOS와 NMOS의 공통 게이트(1708)는 입력단자(Vin17)에 접속됨으로써 CMOS 인버터를 형성한다.
SGT에서 게이트에 의한 채널의 제어성을 향상시켜 쇼트 채널 효과를 충분히 억제하려면, 기둥형상 실리콘층의 치수를 게이트 길이에 비해 충분히 작게 형성해야 한다. 기둥형상 실리콘층의 치수를 작게 형성하려면, 기둥형상 실리콘층의 드라이 에칭(dry etching)시에 치수를 줄이는 방법이나 기둥형상 실리콘층 형성 후에 희생 산화를 수행하는 방법 등에 의해 비교적 용이하게 치수를 축소시킬 수 있다. 따라서, SGT에서는 쇼트 채널 효과를 충분히 억제하기 위해, 실리콘 기둥의 치수가 최소 가공 치수(F)보다 작은 치수를 갖는 경우가 많다. 도 48에는 기둥형상 실리콘층(1611)의 치수가 최소 가공 치수(F)보다 작은 경우의 SGT의 구조를 나타낸다. 이러한 SGT의 구조에 있어서는, 게이트 길이가 기둥형상 실리콘층(1611)의 치수보다도 충분히 길기 때문에 쇼트 채널 효과를 억제할 수 있다. 또한, 기둥형상 실리콘층 상부에 형성되는 콘택(1616)은 최소 가공 치수(F) 정도의 크기로 형성되므로, 기둥형상 실리콘층(1611)보다도 큰 구조가 된다.
그러나, 도 48의 구조를 갖는 SGT에 있어서는, 이하와 같은 문제가 있다. 첫째로, SGT의 기생 저항을 감소시키려면, 필러(pillar) 상부 및 하부에 실리사이드층을 형성할 필요가 있는데, 기둥형상 반도체층의 치수가 작아지면, 실리사이드의 세선(細線) 효과로 인해 필러 상부에 실리사이드층을 형성하기가 어려워진다. 또한, 필러 상부에 실리사이드층이 형성될 수 있다고 해도, 필러 직경이 작으므로 실리사이드와 상부 확산층의 계면 면적이 작아져, 실리사이드와 상부 확산층의 계면 저항이 커서 트랜지스터 특성을 저하시키게 된다.
둘째로, SGT에 있어서는, 제조 공정을 줄이기 위해, 기둥형상 실리콘층의 상부 확산층(1615)과 하부 확산층(1614)상에 동시에 콘택을 형성하는 것이 바람직하다. 기둥형상 실리콘층 상부에 형성되는 콘택(1616)에 대해서는, 하부 확산층(1614)에 형성되는 콘택에 비해 기둥형상 실리콘층의 높이 이상의 오버에칭(overetching)이 필요하다. 도 48의 SGT의 구조에 있어서는, 기둥형상 실리콘층 상부에 형성되는 콘택에서 콘택 에칭시에 오버에칭이 과잉으로 수행됨으로써, 게이트와 콘택 사이의 쇼트(short)가 발생하기 쉬워진다.
본 발명은 상기와 같은 사정을 감안하여 이루어진 것으로, 종형 트랜지스터에 있어서, 기둥형상 실리콘층 상부의 실리사이드의 세선 효과를 줄이고, 또한, 실리사이드와 상부 확산층 사이의 계면 저항을 감소시킴으로써 트랜지스터 특성을 개선하는 것을 목적으로 한다. 또한, 콘택과 게이트 사이의 쇼트가 발생하지 않는 구조를 실현하는 것을 목적으로 한다.
본 발명의 제 1 양태는, MOS 트랜지스터를 구비한 반도체 장치로서, 기둥형상 반도체층; 상기 기둥형상 반도체층의 바닥부에 형성되는 제 1 드레인 또는 소스 영역; 상기 기둥형상 반도체층의 측벽을 둘러싸도록 제 1 절연막을 사이에 두고 형성되는 게이트 전극; 상기 기둥형상 반도체층 상면 상부에 형성되는 에피택셜 반도체층; 및 적어도 상기 에피택셜 반도체층에 형성되는 제 2 소스 또는 드레인 영역을 포함하며, 상기 제 2 소스 또는 드레인 영역의 상면의 면적은 상기 기둥형상 반도체층의 상면의 면적보다도 큰 반도체 장치를 제공하는 것이다.
바람직하게는, 상기 제 2 드레인 또는 소스 영역의 상면에 실리사이드층이 형성되어 있다.
바람직하게는, 상기 실리사이드층과 상기 제 2 드레인 또는 소스 영역간의 접촉 면적은 상기 기둥형상 반도체층의 상면의 면적보다도 크다.
바람직하게는, 상기 MOS 트랜지스터가 적어도 2개의 기둥형상 반도체층으로 구성되고, 상기 적어도 2개의 기둥형상 반도체층의 상부에 형성된 상기 에피택셜 반도체층끼리가 서로 접속되어 공통의 소스 또는 드레인 영역으로 되어 있다.
바람직하게는, 상기 실리사이드층상에 형성되는 콘택의 면적이 상기 실리사이층의 상면의 면적보다도 작다.
바람직하게는, 상기 적어도 2개의 기둥형상 반도체층의 상부에 형성된 상기 에피택셜 반도체층상에 형성되는 콘택의 수가 상기 기둥형상 반도체층의 수보다 적다.
바람직하게는, 적어도 하나의 콘택이 상기 서로 접속된 에피택셜 반도체층상에 형성되고, 상기 적어도 하나의 콘택은 상기 서로 접속된 에피택셜 반도체층상의, 상기 적어도 2개의 기둥형상 반도체층 중 하나의 기둥형상 반도체층과 그에 인접한 기둥형상 반도체층 사이에 대응하는 위치에 배치되는 콘택을 포함한다.
바람직하게는, 상기 서로 접속된 에피택셜 반도체층상에 형성되는 콘택 중 적어도 하나의 콘택의 상기 기판의 주면(主面)에 평행인 단면의 면적 크기가 다른 콘택보다 크다.
본 발명의 제 2 양태는, MOS 트랜지스터를 구비한 반도체 장치의 제조방법으로서, 상측에 복수의 기둥형상 반도체층이 형성된 기판을 준비하는 공정; 상기 기둥형상 반도체층의 바닥부에 제 1 드레인 또는 소스 영역을 형성하는 공정; 그 후 표면에 제 1 절연막을 형성하는 공정; 상기 제 1 절연막상에 도전막을 형성하는 공정; 적어도 상기 도전막을 에치백하여, 상기 기둥형상 반도체층 측면의 상기 도전막을 게이트 길이의 높이로 형성하는 공정; 상기 도전막 및 상기 제 1 절연막을 선택적으로 에칭에 의해 제거하여, 상기 기둥형상 반도체층 주위에 형성된 게이트 전극과 상기 게이트 전극으로부터 연장되는 게이트 배선을 형성하는 공정; 상기 복수의 기둥형상 반도체층의 적어도 하나의 상면 상부에, 그 상면의 면적이 상기 기둥형상 반도체층의 상면의 면적보다도 큰 에피택셜층을 형성하는 공정; 및 상기 에피택셜층과 상기 기둥형상 반도체층에, 상기 기판상에 형성된 제 1 드레인 또는 소스 영역과 동일한 도전형의 제 2 소스 또는 드레인 영역을 형성하는 공정을 포함하는 반도체 장치의 제조방법을 제공하는 것이다.
바람직하게는, 에피택셜 성장의 성막(成膜) 조건을 조절함으로써, 소정의 간격 이하로 인접한 MOS 트랜지스터를 구성하는 복수의 상기 기둥형상 반도체층에 대해서만, MOS 트랜지스터를 구성하는 복수의 상기 기둥형상 반도체층의 상면 상부에 형성되는 상기 에피택셜층의 적어도 2개는 자기정합적으로 서로 접속되어 공통의 소스 또는 드레인 영역이 되도록 형성된다.
여기서, 기판의 '상측'이란 기판상 또는 기판상에 형성된 어떠한 층을 개재시킨 기판의 상측을 말한다.
본 발명에 의하면, 종형 트랜지스터에 있어서, 기둥형상 실리콘층 상부의 실리사이드의 세선 효과를 줄일 수 있다. 또한, 실리사이드와 상부 확산층 사이의 계면 저항을 감소시킴으로써 트랜지스터 특성을 개선할 수 있다. 또한, 콘택과 게이트 사이의 쇼트가 발생하지 않는 구조를 실현할 수 있다.
도 1은 본 발명의 트랜지스터의 평면도 및 단면도이다.
도 2는 본 발명의 트랜지스터의 평면도 및 단면도이다.
도 3은 본 발명의 트랜지스터의 평면도 및 단면도이다.
도 4는 본 발명의 트랜지스터의 평면도 및 단면도이다.
도 5는 본 발명의 트랜지스터의 평면도 및 단면도이다.
도 6은 본 발명의 제조방법을 공정 순으로 나타낸 공정도이다.
도 7은 본 발명의 제조방법을 공정 순으로 나타낸 공정도이다.
도 8은 본 발명의 제조방법을 공정 순으로 나타낸 공정도이다.
도 9는 본 발명의 제조방법을 공정 순으로 나타낸 공정도이다.
도 10은 본 발명의 제조방법을 공정 순으로 나타낸 공정도이다.
도 11은 본 발명의 제조방법을 공정 순으로 나타낸 공정도이다.
도 12는 본 발명의 제조방법을 공정 순으로 나타낸 공정도이다.
도 13은 본 발명의 제조방법을 공정 순으로 나타낸 공정도이다.
도 14는 본 발명의 제조방법을 공정 순으로 나타낸 공정도이다.
도 15는 본 발명의 제조방법을 공정 순으로 나타낸 공정도이다.
도 16은 본 발명의 제조방법을 공정 순으로 나타낸 공정도이다.
도 17은 본 발명의 제조방법을 공정 순으로 나타낸 공정도이다.
도 18은 본 발명의 제조방법을 공정 순으로 나타낸 공정도이다.
도 19는 본 발명의 제조방법을 공정 순으로 나타낸 공정도이다.
도 20은 본 발명의 제조방법을 공정 순으로 나타낸 공정도이다.
도 21은 본 발명의 트랜지스터의 평면도 및 단면도이다.
도 22는 본 발명의 트랜지스터의 평면도 및 단면도이다
도 23은 본 발명의 CMOS 인버터의 평면도 및 단면도이다.
도 24는 본 발명의 CMOS 인버터의 평면도 및 단면도이다.
도 25는 SOI 기판상에 형성된 본 발명의 트랜지스터의 평면도 및 단면도이다.
도 26은 SOI 기판상에 형성된 본 발명의 트랜지스터의 평면도 및 단면도이다.
도 27은 SOI 기판상에 형성된 본 발명에 따른 반도체 장치의 제조방법을 공정 순으로 나타낸 공정도이다.
도 28은 SOI 기판상에 형성된 본 발명에 따른 반도체 장치의 제조방법을 공정 순으로 나타낸 공정도이다.
도 29는 SOI 기판상에 형성된 본 발명에 따른 반도체 장치의 제조방법을 공정 순으로 나타낸 공정도이다.
도 30은 SOI 기판상에 형성된 본 발명에 따른 반도체 장치의 제조방법을 공정 순으로 나타낸 공정도이다.
도 31은 SOI 기판상에 형성된 본 발명에 따른 반도체 장치의 제조방법을 공정 순으로 나타낸 공정도이다.
도 32는 SOI 기판상에 형성된 본 발명에 따른 반도체 장치의 제조방법을 공정 순으로 나타낸 공정도이다.
도 33은 SOI 기판상에 형성된 본 발명에 따른 반도체 장치의 제조방법을 공정 순으로 나타낸 공정도이다.
도 34는 SOI 기판상에 형성된 본 발명에 따른 반도체 장치의 제조방법을 공정 순으로 나타낸 공정도이다.
도 35는 SOI 기판상에 형성된 본 발명에 따른 반도체 장치의 제조방법을 공정 순으로 나타낸 공정도이다.
도 36은 SOI 기판상에 형성된 본 발명에 따른 반도체 장치의 제조방법을 공정 순으로 나타낸 공정도이다.
도 37은 SOI 기판상에 형성된 본 발명에 따른 반도체 장치의 제조방법을 공정 순으로 나타낸 공정도이다.
도 38은 SOI 기판상에 형성된 본 발명에 따른 반도체 장치의 제조방법을 공정 순으로 나타낸 공정도이다.
도 39는 SOI 기판상에 형성된 본 발명에 따른 반도체 장치의 제조방법을 공정 순으로 나타낸 공정도이다.
도 40은 SOI 기판상에 형성된 본 발명에 따른 반도체 장치의 제조방법을 공정 순으로 나타낸 공정도이다.
도 41은 SOI 기판상에 형성된 본 발명에 따른 반도체 장치의 제조방법을 공정 순으로 나타낸 공정도이다.
도 42는 SOI 기판상에 형성된 본 발명의 트랜지스터의 평면도 및 단면도이다.
도 43은 SOI 기판상에 형성된 본 발명의 CMOS 인버터의 평면도 및 단면도이다.
도 44는 본 발명의 트랜지스터의 평면도 및 단면도이다.
도 45는 본 발명의 트랜지스터의 평면도 및 단면도이다.
도 46은 종래의 SGT의 조감도 및 단면도이다.
도 47은 종래의 SGT를 사용한 인버터의 등가회로, 평면도 및 단면도이다.
도 48은 기둥형상 반도체층의 치수가 작을 경우의 SGT의 구조를 나타낸 도면이다.
도 2는 본 발명의 트랜지스터의 평면도 및 단면도이다.
도 3은 본 발명의 트랜지스터의 평면도 및 단면도이다.
도 4는 본 발명의 트랜지스터의 평면도 및 단면도이다.
도 5는 본 발명의 트랜지스터의 평면도 및 단면도이다.
도 6은 본 발명의 제조방법을 공정 순으로 나타낸 공정도이다.
도 7은 본 발명의 제조방법을 공정 순으로 나타낸 공정도이다.
도 8은 본 발명의 제조방법을 공정 순으로 나타낸 공정도이다.
도 9는 본 발명의 제조방법을 공정 순으로 나타낸 공정도이다.
도 10은 본 발명의 제조방법을 공정 순으로 나타낸 공정도이다.
도 11은 본 발명의 제조방법을 공정 순으로 나타낸 공정도이다.
도 12는 본 발명의 제조방법을 공정 순으로 나타낸 공정도이다.
도 13은 본 발명의 제조방법을 공정 순으로 나타낸 공정도이다.
도 14는 본 발명의 제조방법을 공정 순으로 나타낸 공정도이다.
도 15는 본 발명의 제조방법을 공정 순으로 나타낸 공정도이다.
도 16은 본 발명의 제조방법을 공정 순으로 나타낸 공정도이다.
도 17은 본 발명의 제조방법을 공정 순으로 나타낸 공정도이다.
도 18은 본 발명의 제조방법을 공정 순으로 나타낸 공정도이다.
도 19는 본 발명의 제조방법을 공정 순으로 나타낸 공정도이다.
도 20은 본 발명의 제조방법을 공정 순으로 나타낸 공정도이다.
도 21은 본 발명의 트랜지스터의 평면도 및 단면도이다.
도 22는 본 발명의 트랜지스터의 평면도 및 단면도이다
도 23은 본 발명의 CMOS 인버터의 평면도 및 단면도이다.
도 24는 본 발명의 CMOS 인버터의 평면도 및 단면도이다.
도 25는 SOI 기판상에 형성된 본 발명의 트랜지스터의 평면도 및 단면도이다.
도 26은 SOI 기판상에 형성된 본 발명의 트랜지스터의 평면도 및 단면도이다.
도 27은 SOI 기판상에 형성된 본 발명에 따른 반도체 장치의 제조방법을 공정 순으로 나타낸 공정도이다.
도 28은 SOI 기판상에 형성된 본 발명에 따른 반도체 장치의 제조방법을 공정 순으로 나타낸 공정도이다.
도 29는 SOI 기판상에 형성된 본 발명에 따른 반도체 장치의 제조방법을 공정 순으로 나타낸 공정도이다.
도 30은 SOI 기판상에 형성된 본 발명에 따른 반도체 장치의 제조방법을 공정 순으로 나타낸 공정도이다.
도 31은 SOI 기판상에 형성된 본 발명에 따른 반도체 장치의 제조방법을 공정 순으로 나타낸 공정도이다.
도 32는 SOI 기판상에 형성된 본 발명에 따른 반도체 장치의 제조방법을 공정 순으로 나타낸 공정도이다.
도 33은 SOI 기판상에 형성된 본 발명에 따른 반도체 장치의 제조방법을 공정 순으로 나타낸 공정도이다.
도 34는 SOI 기판상에 형성된 본 발명에 따른 반도체 장치의 제조방법을 공정 순으로 나타낸 공정도이다.
도 35는 SOI 기판상에 형성된 본 발명에 따른 반도체 장치의 제조방법을 공정 순으로 나타낸 공정도이다.
도 36은 SOI 기판상에 형성된 본 발명에 따른 반도체 장치의 제조방법을 공정 순으로 나타낸 공정도이다.
도 37은 SOI 기판상에 형성된 본 발명에 따른 반도체 장치의 제조방법을 공정 순으로 나타낸 공정도이다.
도 38은 SOI 기판상에 형성된 본 발명에 따른 반도체 장치의 제조방법을 공정 순으로 나타낸 공정도이다.
도 39는 SOI 기판상에 형성된 본 발명에 따른 반도체 장치의 제조방법을 공정 순으로 나타낸 공정도이다.
도 40은 SOI 기판상에 형성된 본 발명에 따른 반도체 장치의 제조방법을 공정 순으로 나타낸 공정도이다.
도 41은 SOI 기판상에 형성된 본 발명에 따른 반도체 장치의 제조방법을 공정 순으로 나타낸 공정도이다.
도 42는 SOI 기판상에 형성된 본 발명의 트랜지스터의 평면도 및 단면도이다.
도 43은 SOI 기판상에 형성된 본 발명의 CMOS 인버터의 평면도 및 단면도이다.
도 44는 본 발명의 트랜지스터의 평면도 및 단면도이다.
도 45는 본 발명의 트랜지스터의 평면도 및 단면도이다.
도 46은 종래의 SGT의 조감도 및 단면도이다.
도 47은 종래의 SGT를 사용한 인버터의 등가회로, 평면도 및 단면도이다.
도 48은 기둥형상 반도체층의 치수가 작을 경우의 SGT의 구조를 나타낸 도면이다.
[실시예 1]
도 1은 본 발명을 이용한 트랜지스터의 평면도 및 A-A' 단면도이다. 이하, 도 1의 트랜지스터의 평면도 및 A-A' 단면도를 이용하여 이 실시예에 대해 설명한다. 실리콘 기판(101)은 소자 분리(102)에 의해 분리되고, 실리콘 기판(101)상에는 기둥형상 실리콘층(기둥형상 반도체층)(105a, 105b)이 형성되어 있다. 기둥형상 실리콘층(기둥형상 반도체층) 주위에는 게이트 절연막(제 1 절연막)(107) 및 게이트 전극(108a, 108b)이 형성되어 있다. 이 실시예에 있어서 게이트 절연막(제 1 절연막)으로는 High-k막, 게이트 전극으로는 금속막을 사용하고 있지만, 게이트 절연막(제 1 절연막)으로는 산화에 의한 실리콘 산질화막, 게이트 전극으로는 폴리실리콘 등도 사용할 수 있다. 기둥형상 실리콘층(기둥형상 반도체층)의 바닥부에는 하부 N+ 확산층(제 1 드레인 또는 소스 영역)(103)이 형성되고, 하부 N+ 확산층(제 1 드레인 또는 소스 영역)(103)의 표면에는 기생 저항을 감소시키기 위해 하부 실리사이드층(111a)이 형성되어 있다. 기둥형상 실리콘층(기둥형상 반도체층)의 상부에는 상부면적이 기둥형상 반도체층보다 큰 상부 N+ 확산층(제 2 소스 또는 드레인 영역)(109a, 109b)이 형성되어 있다. 이 실시예에서는, 상기 상부면적이 기둥형상 반도체층보다 큰 상부 확산층(109a, 109b)은 그 윗부분이 에피택셜 실리콘 성장에 의해 형성된 반도체 에피택셜층, 그 아랫부분이 기둥형상 반도체층의 윗부분으로 구성되어 있다. 상부 N+ 확산층(제 2 소스 또는 드레인 영역)(109a, 109b)은 반도체 에피택셜층의 일부 또는 전부로 구성되어도 좋다. 반도체 에피택셜층은 실리콘 질화막 또는 실리콘 질화막과 실리콘 산화막의 적층막 등의 제 2 절연막(112)을 사이에 두고 게이트 전극(108a, 108b)과 절연되어 있다. 상부 N+ 확산층(제 2 소스 또는 드레인 영역)(109a, 109b)에는 실리사이드층(111b, 111c)이 형성되는데, 이 실리사이드층은 기둥형상 실리콘층(기둥형상 반도체층)의 직경보다 큰 에피택셜 실리콘층(반도체 에피택셜층)상에 형성되므로, 실리사이드의 세선 효과의 영향을 줄일 수 있다. 또한, 실리사이드층과 확산층의 계면 면적을 크게 취할 수 있으므로, 실리사이드층과 확산층 사이의 계면 저항을 감소시킬 수 있다. 또한, 기둥형상 실리콘층(기둥형상 반도체층) 상부에 형성되는 콘택(115, 116)에 대해, 상부 N+ 확산층(제 2 소스 또는 드레인 영역)(109a, 109b)의 상면에 형성된 실리사이드층(111b, 111c)을 콘택(115, 116)의 직경보다 크게 형성하는 경우에는, 콘택 에칭시에 오버에칭을 수행하더라도 콘택과 게이트가 쇼트되는 것을 방지할 수 있다. 기둥형상 실리콘층(기둥형상 반도체층) 상부에 형성되는 콘택(115, 116)은 배선층(120)을 통하여 일측의 소스 드레인 단자에 접속되고, 기둥형상 실리콘층(기둥형상 반도체층) 하부에 형성되는 콘택(118)은 배선층(122)을 통하여 타측의 소스 드레인 단자에 접속되고, 게이트 전극으로부터 연장된 게이트 배선(108)상에 형성되는 콘택(117)은 배선층(121)을 통하여 게이트 단자에 접속된다.
도 2와 같이, 인접한 기둥형상 실리콘층(기둥형상 반도체층)(205a, 205b) 사이의 거리가 소정의 거리보다 가까운 경우에는, 에피택셜 성장 막두께를 조절함으로써, 인접한 기둥형상 반도체층의 상부 N+ 확산층(제 2 소스 또는 드레인 영역)을 자기정합적으로 접속시킬 수 있다. 이 경우, 기둥형상 실리콘층(기둥형상 반도체층) 상부의 실리사이드층(211b)과 상부 N+ 확산층(제 2 소스 또는 드레인 영역)(209a, 209b)간의 계면 면적이 더 커지므로, 실리사이드층과 상부 N+ 확산층(제 2 소스 또는 드레인 영역) 사이의 계면 저항을 더욱 감소시킬 수 있다. 또한, 기둥형상 실리콘층(기둥형상 반도체층) 상부의 실리사이드층(211b)의 면적이 커지므로, 실리사이드의 세선 효과의 영향이 크게 줄어 실리사이드의 형성이 용이해진다.
도 3과 같이, 복수의 기둥형상 실리콘층(기둥형상 반도체층)(305a, 305b)에 대해, 기둥형상 실리콘층(기둥형상 반도체층)의 수보다 적은 개수의 콘택으로 복수의 기둥형상 실리콘층(기둥형상 반도체층) 상부와 배선층을 접속시킬 수도 있다.
또한, 도 4와 같이, 콘택(415)을, 접속된 상부 N+ 확산층(제 2 소스 또는 드레인 영역)(409a, 409b)상의, 기둥형상 실리콘층(기둥형상 반도체층) 사이에 대응하는 위치에 배치할 수도 있다. 여기서, 콘택(415)은 콘택(415)의 축이 기둥형상 실리콘층(기둥형상 반도체층)의 축과 축을 연결하는 선분상 뿐만 아니라, 기둥형상 실리콘층(기둥형상 반도체층)의 축과 축 사이의 영역에 위치하면 된다. 이러한 구성에 의해, 배선층(420)과 다른 배선층(421, 422) 사이의 스페이스를 크게 취할 수 있으므로, 배선의 배치(routing)를 용이하게 할 수 있다.
또한, 도 5와 같이, 기판의 주면에 평행인 단면의 면적이 다른 콘택(517, 518)보다도 큰 콘택(515)을, 복수의 기둥형상 실리콘층(기둥형상 반도체층)상에 기둥형상 실리콘층(기둥형상 반도체층)의 개수보다 적은 개수로 형성함으로써, 콘택 저항을 감소시키거나 안정되게 콘택을 형성할 수 있다.
이하, 본 발명에 따른 도 2의 반도체 장치를 형성하기 위한 제조방법의 일례를 도 6 내지 도 20을 참조하여 설명한다. 각 도면에 있어서 (a)는 평면도, (b)는 A-A' 단면도를 나타내고 있다.
도 6에 도시된 바와 같이, 기판(201)상에 실리콘 질화막 등의 하드마스크층(204a) 및 기둥형상 실리콘층(기둥형상 반도체층)(205a, 205b)을 리소그래피 및 에칭에 의해 형성한다.
도 7에 도시된 바와 같이, 기판(201)상에 소자 분리(202)를 형성한다. 소자 분리(202)는 먼저 홈 패턴을 에칭하여 실리카(silica) 등의 도포나 CVD에 의해 홈 패턴에 산화막을 매립하고, 여분의 기판상의 산화막을 드라이 에칭(dry etching)이나 웨트 에칭(wet etching) 등에 의해 제거함으로써 형성한다.
도 8에 도시된 바와 같이, 소자 분리(202) 형성 후, 이온 주입 등에 의해 기둥형상 실리콘층(기둥형상 반도체층)의 하부 확산층(203)을 형성한다. 이때, 기둥형상 실리콘층(기둥형상 반도체층) 상부의 하드마스크층(204a)에 의해 기둥형상 실리콘층(기둥형상 반도체층)(205a, 205b)에는 불순물이 주입되지 않도록 한다.
도 9에 도시된 바와 같이, 게이트 절연막(제 1 절연막)(207) 및 게이트 도전막(208c)을 성막한다. 게이트 절연막(제 1 절연막)(207)은 산화막이나 High-k막 등에 의해 형성된다. 또한, 게이트 도전막(208c)은 폴리실리콘이나 금속막 등에 의해 형성된다.
도 10에 도시된 바와 같이, 게이트 도전막(208c)을 CMP 등에 의해 평탄화한다.
도 11에 도시된 바와 같이, 게이트 절연막(제 1 절연막)(207) 및 게이트 도전막(208c)을 에치백하여, 기둥형상 실리콘층(기둥형상 반도체층)(205a, 205b) 측면의 게이트 절연막(제 1 절연막)(207) 및 게이트 도전막(208c)을 원하는 게이트 길이로 설정한다.
도 12에 도시된 바와 같이, 질화막 등을 성막하고 에치백함으로써 측벽 스페이서(204b)를 형성한다.
도 13에 도시된 바와 같이, 리소그래피 등을 이용하여 레지스트(210)에 의해 게이트 배선 패턴을 패터닝한다.
도 14에 도시된 바와 같이, 레지스트(210)를 마스크로 이용해서 게이트 도전막(208c) 및 게이트 절연막(제 1 절연막)(207)을 이방성 에칭 등에 의해 선택적으로 에칭하여, 기둥형상 실리콘층(기둥형상 반도체층)(205a, 205b) 주위에 게이트 전극(208a, 208b)과 게이트 전극(208a, 208b)으로부터 연장되는 게이트 배선(208)을 형성한다. 그 후 레지스트(210)를 제거한다.
도 15에 도시된 바와 같이, 하드마스크층(204a) 및 측벽 스페이서(204b)를 웨트 에칭 등에 의해 제거한다.
도 16에 도시된 바와 같이, 질화막이나 질화막과 산화막의 적층막 등을 성막하고 에치백함으로써 제 2 절연막(212)을 형성한다.
도 17에 도시된 바와 같이, 실리콘 등을 기둥형상 실리콘층(기둥형상 반도체층)의 상면 상부와 하부의 확산층상에 선택적으로 에피택셜 성장시켜, 소정의 간격보다 가까이에 인접한 기둥형상 실리콘층(기둥형상 반도체층)의 상면 상부에 형성되는 에피택셜층이 서로 접속되도록 에피택셜 실리콘층(반도체 에피택셜층)(210b)을 자기정합적으로 형성한다. 또한, 에피택셜 실리콘층(반도체 에피택셜층)의 직경을 후공정에서 형성되는 기둥형상 실리콘층(기둥형상 반도체층)상에 형성되는 콘택의 직경보다도 크게 형성하는 경우에는, 콘택과 게이트 사이가 쇼트되지 않는 구조로 만들 수 있다.
도 18에 도시된 바와 같이, 이온 주입 등에 의해 에피택셜 실리콘층(반도체 에피택셜층)(210b) 및 기둥형상 실리콘층(기둥형상 반도체층)(205a, 205b)의 윗부분에 상부 N+ 확산층(제 2 소스 또는 드레인 영역)(209a, 209b)을 형성한다. 또, 상부 N+ 확산층(제 2 소스 또는 드레인 영역)이 형성되는 영역은 에피택셜 실리콘층(반도체 에피택셜층)(210b)의 일부 또는 전부로만 구성되어도 좋다.
도 19에 도시된 바와 같이, Co나 Ni 등의 금속을 스퍼터링하여 열처리를 수행함으로써, 상부 N+ 확산층(제 2 소스 또는 드레인 영역)을 선택적으로 실리사이드화하여 하부 실리사이드층(211a) 및 상부 실리사이드층(211b)을 형성한다. 상부 실리사이드층(211b)은 기둥형상 실리콘층(기둥형상 반도체층)의 치수보다 크게 형성되므로, 실리사이드의 세선 효과를 억제할 수 있다. 또한, 에피택셜 실리콘층(반도체 에피택셜층)의 상면 전체를 실리사이드화 에피택셜 실리콘층(반도체 에피택셜층)으로 하면, 상부 실리사이드층(211b)과 상부 확산층(209a, 209b)간의 접촉 면적이 기둥형상 실리콘층(기둥형상 반도체층)의 상면보다 커지므로, 계면 저항이 감소하여 소스 드레인 기생 저항을 감소시킬 수 있다.
도 20에 도시된 바와 같이, 층간막인 실리콘 산화막 형성 후에 콘택(215∼218)을 형성한다. 이때, 도 20과 같이, 기둥형상 실리콘층(기둥형상 반도체층) 상부에 형성되는 콘택(215, 216)이 완전히 상부 실리사이드층(211b)상에 형성되도록 에피택셜 실리콘층(반도체 에피택셜층)을 형성하면, 콘택 형성시에 오버에칭이 수행되더라도 콘택과 게이트 사이의 쇼트는 발생하지 않는 구조가 된다.
이 실시예에 있어서는 에피택셜 실리콘층(반도체 에피택셜층)을 형성한 경우를 나타내고 있지만, NMOS에는 에피택셜 실리콘 카바이드(SiC)층을 형성하고, PMOS에는 에피택셜 실리콘 게르마늄(SiGe)층을 형성함으로써, 채널부에 응력을 가하여 이동도를 향상시키는 것도 가능하다.
[실시예 2]
이 실시예는 본 발명을 2개 직렬 접속된 트랜지스터에 적용한 실시예이다. 도 21은 이 실시예의 평면도 및 A-A' 단면도이다. 이하, 도 21의 트랜지스터의 평면도 및 A-A' 단면도에 대해 설명한다. 실리콘 기판(601)은 소자 분리(602)에 의해 분리되고, 실리콘 기판(601)상에는 제 1 트랜지스터를 형성하는 기둥형상 실리콘층(기둥형상 반도체층)(605a, 605b) 및 제 2 트랜지스터를 형성하는 기둥형상 실리콘층(기둥형상 반도체층)(605c, 605d)이 형성되어 있다. 기둥형상 실리콘층(기둥형상 반도체층) 주위에는 게이트 절연막(제 1 절연막)(607) 및 게이트 전극(608a∼608d)이 형성되어 있다. 이 실시예에 있어서 게이트 절연막(제 1 절연막)으로는 High-k막, 게이트 전극으로는 금속막을 사용하고 있지만, 게이트 절연막(제 1 절연막)으로는 산화에 의한 실리콘 산질화막, 게이트 전극으로는 폴리실리콘 등도 사용할 수 있다. 기둥형상 실리콘층(기둥형상 반도체층)의 바닥부에는 하부 N+ 확산층(제 1 드레인 또는 소스 영역)(603)이 형성되고, 하부 N+ 확산층(제 1 드레인 또는 소스 영역)(603)의 표면에는 기생 저항을 감소시키기 위해 하부 실리사이드층(611a)이 형성되어 있다. 기둥형상 실리콘층(기둥형상 반도체층)의 상부에는 상부면적이 기둥형상 반도체층보다 큰 상부 N+ 확산층(제 2 소스 또는 드레인 영역)(609a∼609d)이 형성되어 있다. 이 실시예에서는, 상기 상부면적이 기둥형상 반도체층보다 큰 상부 N+ 확산층(제 2 소스 또는 드레인 영역)은 그 윗부분이 에피택셜 실리콘 성장에 의해 형성된 반도체 에피택셜층, 그 아랫부분이 기둥형상 반도체층의 윗부분으로 구성되어 있다. 상부 N+ 확산층(제 2 소스 또는 드레인 영역)은 반도체 에피택셜층의 일부 또는 전부로만 구성되어도 좋다. 반도체 에피택셜층은 실리콘 질화막 또는 실리콘 질화막과 실리콘 산화막의 적층막 등의 제 2 절연막(612)을 사이에 두고 게이트 전극(608a∼608d)과 절연되어 있다. 이때, 제 1 트랜지스터를 형성하는 2개의 기둥형상 실리콘층(기둥형상 반도체층)(605a, 605b)이 가까이에 형성되어 있으므로, 기둥형상 실리콘층(기둥형상 반도체층)의 상면 상부의 에피택셜 실리콘층(반도체 에피택셜층)은 자기정합적으로 접속된다. 마찬가지로, 제 2 트랜지스터를 형성하는 2개의 기둥형상 실리콘층(기둥형상 반도체층)(605c, 605d)도 가까이에 형성되어 있으므로, 기둥형상 실리콘층(기둥형상 반도체층)의 상면 상부의 에피택셜 실리콘층(반도체 에피택셜층)은 자기정합적으로 접속된다. 한편, 서로 다른 트랜지스터를 형성하는 기둥형상 실리콘층(기둥형상 반도체층)인 605b와 605c는 일정한 간격 이상의 간격을 두고 배치되어 있으므로, 에피택셜 실리콘층(반도체 에피택셜층)은 분리된다.
상부 N+ 확산층(제 2 소스 또는 드레인 영역)(609a∼609d)상에는 실리사이드층(611b, 611c)이 형성되는데, 이 실리사이드층은 기둥형상 실리콘층(기둥형상 반도체층)의 직경보다 큰 에피택셜 실리콘층(반도체 에피택셜층)상에 형성되므로, 실리사이드의 세선 효과의 영향을 줄일 수 있다. 또한, 실리사이드층과 확산층의 계면 면적을 크게 취할 수 있으므로, 실리사이드층(611b, 611c)과 상부 N+ 확산층(제 2 소스 또는 드레인 영역)(609a∼609d) 사이의 계면 저항을 감소시킬 수 있다. 또한, 기둥형상 실리콘층(기둥형상 반도체층) 상부에 형성되는 콘택(615a, 615b, 616a, 616b)에 대해, 상부 N+ 확산층(제 2 소스 또는 드레인 영역)의 상면에 형성된 실리사이드층(611b, 611c)을 콘택(615a, 615b, 616a, 616b)의 직경보다 크게 형성하는 경우에는, 콘택 에칭시에 오버에칭을 수행하더라도 콘택과 게이트가 쇼트되는 것을 방지할 수 있다. 제 1 트랜지스터를 형성하는 기둥형상 실리콘층(기둥형상 반도체층) 상부에 형성되는 콘택(615a, 615b)은 배선층(620a)을 통하여 일측의 소스 드레인 단자에 접속되고, 제 2 트랜지스터를 형성하는 기둥형상 실리콘층(기둥형상 반도체층) 상부에 형성되는 콘택(616a, 616b)은 배선층(620b)을 통하여 타측의 소스 드레인 단자에 접속되고, 제 1 트랜지스터와 제 2 트랜지스터는 하부 N+ 확산층(제 1 드레인 또는 소스 영역)(603)에 의해 직렬로 접속된다. 또한, 게이트 전극으로부터 연장된 게이트 배선(608)상에 형성되는 콘택(617)은 배선층(621)을 통하여 게이트 단자에 접속된다.
도 22와 같이, 복수의 기둥형상 실리콘층(기둥형상 반도체층)에 대해, 기둥형상 실리콘층(기둥형상 반도체층)의 수보다 적은 개수의 콘택으로 복수의 기둥형상 실리콘층(기둥형상 반도체층) 상부와 배선층을 접속시킬 수도 있다.
예를 들면, 도 22와 같이, 콘택(715, 716)을, 접속된 상부 N+ 확산층(제 2 소스 또는 드레인 영역)(709a∼709d)상의, 기둥형상 실리콘층(기둥형상 반도체층) 사이에 대응하는 위치에 배치할 수도 있다. 여기서, 콘택(715, 716)은 콘택(715, 716)의 축이 기둥형상 실리콘층(기둥형상 반도체층)의 축과 축을 연결하는 선분상 뿐만 아니라, 기둥형상 실리콘층(기둥형상 반도체층)의 축과 축 사이의 영역에 위치하면 된다. 이러한 구성에 의해, 배선층들(720a, 720b, 721) 사이의 스페이스를 크게 할 수 있으므로, 배선의 배치를 용이하게 할 수 있다.
또한, 도 5의 경우와 마찬가지로, 기판의 주면에 평행인 단면의 면적이 다른 콘택보다도 큰 콘택을, 복수의 기둥형상 실리콘층(기둥형상 반도체층)상에 기둥형상 실리콘층(기둥형상 반도체층)의 개수보다 적은 개수로 형성함으로써, 콘택 저항을 감소시키거나 안정되게 콘택을 형성할 수 있다.
[실시예 3]
이 실시예는 본 발명을 CMOS 인버터에 적용한 실시예이다. 도 23은 이 실시예의 평면도 및 A-A' 단면도이다. 도 23에서 NMOS에 접속하는 배선층(820a)은 GND에 접속되고, PMOS에 접속하는 배선층(820b)은 Vcc에 접속된다. 게이트 배선(808)에는 배선층(822)으로부터 입력신호(Vin)가 입력되고, NMOS 및 PMOS의 상부로부터 접속되는 배선층인 '821a'와 '821b'에서 출력신호(Vout)가 출력됨으로써 CMOS 인버터가 형성된다.
이하, 도 23의 CMOS 인버터의 평면도 및 A-A' 단면도에 대해 설명한다. 실리콘 기판(801)은 소자 분리(802)에 의해 분리되고, 실리콘 기판(801)상에는 NMOS를 형성하는 2개의 기둥형상 실리콘층(기둥형상 반도체층)(805a) 및 PMOS를 형성하는 4개의 기둥형상 실리콘층(기둥형상 반도체층)(805b)이 형성되어 있다. 각각의 기둥형상 실리콘층(기둥형상 반도체층) 주위에는 게이트 절연막(제 1 절연막)(807) 및 게이트 전극(808a, 808b)이 형성되어 있다. 이 실시예에 있어서 게이트 절연막(제 1 절연막)으로는 High-k막, 게이트 전극으로는 금속막을 사용하고 있지만, 게이트 절연막(제 1 절연막)으로는 산화에 의한 실리콘 산질화막, 게이트 전극으로는 폴리실리콘 등도 사용할 수 있다. NMOS를 형성하는 기둥형상 실리콘층(기둥형상 반도체층)(805a)의 바닥부에는 P웰(801a)에 둘러싸인 하부 N+ 확산층(제 1 드레인 또는 소스 영역)(803a)이 형성되고, PMOS를 형성하는 기둥형상 실리콘층(기둥형상 반도체층)(805b)의 바닥부에는 N웰(801b)에 둘러싸인 하부 P+ 확산층(803b)이 형성되고, 하부 확산층(제 1 드레인 또는 소스 영역)의 표면에는 기생 저항을 감소시키기 위해 하부 실리사이드층(811a, 811b)이 형성되어 있다. NMOS를 형성하는 기둥형상 실리콘층(기둥형상 반도체층)(805a)의 상부에는 기둥형상 반도체층보다 큰 상부 N+ 확산층(제 2 소스 또는 드레인 영역)(809a)이 형성되어 있고, PMOS를 형성하는 기둥형상 실리콘층(기둥형상 반도체층)(805b)의 상부에는 기둥형상 반도체층보다 큰 상부 P+ 확산층(809b)이 형성되어 있다. 이 실시예에서는, 상기 상부면적이 기둥형상 반도체층보다 큰 상부 확산층은 그 윗부분이 에피택셜 실리콘 성장에 의해 형성된 반도체 에피택셜층, 그 아랫부분이 기둥형상 반도체층의 윗부분으로 구성되어 있다. 상부 확산층은 반도체 에피택셜층의 일부 또는 전부로만 구성되어 있어도 좋다. 반도체 에피택셜층은 실리콘 질화막 또는 실리콘 질화막과 실리콘 산화막의 적층막 등의 제 2 절연막(812)을 사이에 두고 게이트 전극(808a, 808b)과 절연되어 있다. 이때, NMOS를 형성하는 2개의 기둥형상 실리콘층(기둥형상 반도체층)(805a)이 가까이에 형성되어 있으므로, 기둥형상 실리콘층(기둥형상 반도체층) 상부의 에피택셜 실리콘층(반도체 에피택셜층)은 자기정합적으로 접속되고, PMOS를 형성하는 4개의 기둥형상 실리콘층(기둥형상 반도체층)(805b)이 가까이에 형성되어 있으므로, 기둥형상 실리콘층(기둥형상 반도체층) 상부의 에피택셜 실리콘층(반도체 에피택셜층)은 자기정합적으로 접속된다.
상부 확산층(809a, 809b)상에는 상부 실리사이드층(811c, 811d)이 형성되는데, 이 실리사이드층은 기둥형상 실리콘층(기둥형상 반도체층)의 직경보다 큰 에피택셜 실리콘층(반도체 에피택셜층)상에 형성되므로, 실리사이드의 세선 효과의 영향을 줄일 수 있다. 또한, 실리사이드층(811c, 811d)과 확산층(809a, 809b)의 계면 면적을 크게 취할 수 있으므로, 실리사이드층과 확산층 사이의 계면 저항을 감소시킬 수 있다. 또한, 기둥형상 실리콘층(기둥형상 반도체층) 상부에 형성되는 콘택(815, 816)에 대해, 상부 N+ 확산층(제 2 소스 또는 드레인 영역)의 상면에 형성된 실리사이드층(811c, 811d)을 콘택(815, 816)의 직경보다 크게 형성하는 경우에는, 콘택 에칭시에 오버에칭을 수행하더라도 콘택과 게이트가 쇼트되는 것을 방지할 수 있다. 도 24와 같이, 복수의 기둥형상 실리콘층(기둥형상 반도체층)에 대해, 기둥형상 실리콘층(기둥형상 반도체층)의 수보다 적은 개수의 콘택으로 복수의 기둥형상 실리콘층(기둥형상 반도체층) 상부와 배선층을 접속시킬 수도 있다.
또한, 도 24에 있어서의 NMOS와 같이, 콘택(915)을, 접속된 상부 N+ 확산층(제 2 소스 또는 드레인 영역)(909a)상의, 기둥형상 실리콘층(기둥형상 반도체층) 사이에 대응하는 위치에 배치할 수도 있다. 여기서, 콘택(915)은 콘택(915)의 축이 기둥형상 실리콘층(기둥형상 반도체층)의 축과 축을 연결하는 선분상 뿐만 아니라, 기둥형상 실리콘층(기둥형상 반도체층)의 축과 축 사이의 영역에 위치하면 된다. 이러한 구성이나, 도 24에 있어서의 PMOS와 같이 콘택의 개수를 감소시키거나 함으로써, 배선층들(920a, 920b, 921a, 921b, 922) 사이의 스페이스를 크게 할 수 있으므로, 배선의 배치를 용이하게 할 수 있다.
또한, 도 5의 경우와 마찬가지로, 기판의 주면에 평행인 단면의 면적이 다른 콘택보다도 큰 콘택을, 복수의 기둥형상 실리콘층(기둥형상 반도체층)상에 기둥형상 실리콘층(기둥형상 반도체층)의 개수보다 적은 개수로 형성함으로써, 콘택 저항을 감소시키거나 안정되게 콘택을 형성할 수 있다.
[실시예 4]
도 25는 SOI 기판을 사용한 경우에 있어서의 본 발명의 트랜지스터의 평면도 및 A-A' 단면도이다. 이하, 도 1의 트랜지스터의 평면도 및 A-A' 단면도를 이용하여 이 실시예에 대해 설명한다. SOI 기판상의 실리콘층(1002)은 소자마다 분리되고, 실리콘층(1002)상에는 기둥형상 실리콘층(기둥형상 반도체층)(1005a, 1005b)이 형성되어 있다. 기둥형상 실리콘층(기둥형상 반도체층) 주위에는 게이트 절연막(제 1 절연막)(1007) 및 게이트 전극(1008a, 1008b)이 형성되어 있다. 이 실시예에 있어서 게이트 절연막(제 1 절연막)으로는 High-k막, 게이트 전극으로는 금속막을 사용하고 있지만, 게이트 절연막(제 1 절연막)으로는 산화에 의한 실리콘 산질화막, 게이트 전극으로는 폴리실리콘 등도 사용할 수 있다. 기둥형상 실리콘층(기둥형상 반도체층)의 바닥부에는 하부 N+ 확산층(제 1 드레인 또는 소스 영역)(1003)이 형성되고, 하부 N+ 확산층(제 1 드레인 또는 소스 영역)(1003)의 표면에는 기생 저항을 감소시키기 위해 하부 실리사이드층(1011a)이 형성되어 있다. 기둥형상 실리콘층(기둥형상 반도체층)의 상부에는 상부면적이 기둥형상 반도체층보다 큰 상부 N+ 확산층(제 2 소스 또는 드레인 영역)(1009a, 1009b)이 형성되어 있다. 이 실시예에서는, 상기 상부면적이 기둥형상 반도체층보다 큰 상부 N+ 확산층(제 2 소스 또는 드레인 영역)은 그 윗부분이 에피택셜 실리콘 성장에 의해 형성된 반도체 에피택셜층, 그 아랫부분이 기둥형상 반도체층의 윗부분으로 구성되어 있다. 상부 N+ 확산층(제 2 소스 또는 드레인 영역)은 반도체 에피택셜층의 일부 또는 전부로만 구성되어도 좋다. 반도체 에피택셜층은 실리콘 산화막 또는 실리콘 질화막과 실리콘 산화막의 적층막 등의 제 2 절연막(1012)을 사이에 두고 게이트 전극(1008a, 1008b)과 절연되어 있다. 상부 N+ 확산층(제 2 소스 또는 드레인 영역)(1009a, 1009b)상에는 상부 실리사이드층(1011b, 1011c)이 형성되는데, 이 실리사이드층은 기둥형상 실리콘층(기둥형상 반도체층)의 직경보다 큰 에피택셜 실리콘층(반도체 에피택셜층)상에 형성되므로, 실리사이드의 세선 효과의 영향을 줄일 수 있다. 또한, 실리사이드층과 확산층의 계면 면적을 크게 취할 수 있으므로, 실리사이드층과 확산층 사이의 계면 저항을 감소시킬 수 있다. 또한, 기둥형상 실리콘층(기둥형상 반도체층) 상부에 형성되는 콘택(1015, 1016)에 대해, 상부 N+ 확산층(제 2 소스 또는 드레인 영역)의 상면에 형성된 실리사이드층(1011b, 1011c)을 콘택(1015, 1016)의 직경보다 크게 형성하는 경우에는, 콘택 에칭시에 오버에칭을 수행하더라도 콘택과 게이트가 쇼트되는 것을 방지할 수 있다. 기둥형상 실리콘층(기둥형상 반도체층) 상부에 형성되는 콘택(1015, 1016)은 배선층(1020)을 통하여 일측의 소스 드레인 단자에 접속되고, 기둥형상 실리콘층(기둥형상 반도체층) 하부에 형성되는 콘택(1018)은 배선층(1022)을 통하여 타측의 소스 드레인 단자에 접속되고, 게이트 전극으로부터 연장된 게이트 배선(1008)상에 형성되는 콘택(1017)은 배선층(1021)을 통하여 게이트 단자에 접속된다.
도 26과 같이, 인접한 기둥형상 실리콘층(기둥형상 반도체층)(1105a, 1105b) 사이의 거리가 소정의 거리보다 가까운 경우에는, 에피택셜 성장 막두께를 조절함으로써, 인접한 기둥형상 반도체층의 상부 확산층을 자기정합적으로 접속시킬 수 있다. 이 경우, 기둥형상 실리콘층(기둥형상 반도체층) 상부의 실리사이드층(1111b)과 확산층(1109a, 1109b)간의 계면 면적이 더 커지므로, 실리사이드층과 확산층 사이의 계면 저항을 더욱 감소시킬 수 있다. 또한, 기둥형상 실리콘층(기둥형상 반도체층) 상부의 실리사이드층(1111b)의 면적이 커지므로, 실리사이드의 세선 효과의 영향이 크게 줄어 실리사이드의 형성이 용이해진다.
SOI 기판을 사용한 이 실시예에 있어서도, 도 3과 같이, 복수의 기둥형상 실리콘층(기둥형상 반도체층)에 대해, 기둥형상 실리콘층(기둥형상 반도체층)의 수보다 적은 개수의 콘택으로 복수의 기둥형상 실리콘층(기둥형상 반도체층) 상부와 배선층을 접속시킬 수도 있다.
마찬가지로, 도 4와 같이, 콘택을, 접속된 상부 N+ 확산층(제 2 소스 또는 드레인 영역)상의, 기둥형상 실리콘층(기둥형상 반도체층) 사이에 대응하는 위치에 배치할 수도 있다. 여기서, 콘택은 콘택의 축이 기둥형상 실리콘층(기둥형상 반도체층)의 축과 축을 연결하는 선분상 뿐만 아니라, 기둥형상 실리콘층(기둥형상 반도체층)의 축과 축 사이의 영역에 위치하면 된다. 이러한 구성에 의해, 배선층과 다른 배선층 사이의 스페이스를 크게 취할 수 있으므로, 배선의 배치를 용이하게 할 수도 있다.
또한, 도 5와 같이, 기판의 주면에 평행인 단면의 면적이 다른 콘택보다도 큰 콘택을, 복수의 기둥형상 실리콘층(기둥형상 반도체층)상에 기둥형상 실리콘층(기둥형상 반도체층)의 개수보다 적은 개수로 형성함으로써, 콘택 저항을 감소시키거나 안정되게 콘택을 형성할 수 있다.
이하, 본 발명에 따른 도 26의 반도체 장치를 형성하기 위한 제조방법의 일례를 도 27 내지 도 41을 참조하여 설명한다. 각 도면에 있어서 (a)는 평면도, (b)는 A-A' 단면도를 나타내고 있다.
도 27에 도시된 바와 같이, SOI 기판상의 실리콘층(1102)상에 실리콘 질화막 등의 하드마스크층(1104a) 및 기둥형상 실리콘층(기둥형상 반도체층)(1105a, 1105b)을 리소그래피 및 에칭에 의해 형성한다.
도 28에 도시된 바와 같이, SIO 기판상의 실리콘층(1102)을 소자마다 분리한다.
도 29에 도시된 바와 같이, 소자를 분리한 후, 이온 주입 등에 의해 기둥형상 실리콘층(기둥형상 반도체층)의 하부 확산층(1103)을 형성한다. 이때, 기둥형상 실리콘층(기둥형상 반도체층) 상부의 하드마스크층(1104a)에 의해 기둥형상 실리콘층(기둥형상 반도체층)(1105a, 1105b)에는 불순물이 주입되지 않도록 한다.
도 30에 도시된 바와 같이, 게이트 절연막(제 1 절연막)(1107) 및 게이트 도전막(1108c)을 성막한다. 게이트 절연막(제 1 절연막)(1107)은 산화막이나 High-k막 등에 의해 형성된다. 또한, 게이트 도전막(1108c)은 폴리실리콘이나 금속막 등에 의해 형성된다.
도 31에 도시된 바와 같이, 게이트 도전막(1108c)을 CMP 등에 의해 평탄화한다.
도 32에 도시된 바와 같이, 게이트 절연막(제 1 절연막)(1107) 및 게이트 도전막(1108c)을 에치백하여, 기둥형상 실리콘층(1105a, 1105b) 측면의 게이트 절연막(제 1 절연막)(1107) 및 게이트 도전막(1108c)을 원하는 게이트 길이로 설정한다.
도 33에 도시된 바와 같이, 질화막 등을 성막하고 에치백함으로써 측벽 스페이서(1104b)를 형성한다.
도 34에 도시된 바와 같이, 리소그래피 등을 이용하여 레지스트(1110)에 의해 게이트 배선 패턴을 패터닝한다.
도 35에 도시된 바와 같이, 레지스트(1110)를 마스크로 이용하여 게이트 도전막(1108c) 및 게이트 절연막(제 1 절연막)(1107)을 이방성 에칭 등에 의해 선택적으로 에칭하여, 기둥형상 실리콘층(기둥형상 반도체층)(1105a, 1105b) 주위에 게이트 전극(1108a, 1108b)과 게이트 전극(1108a, 1108b)으로부터 연장되는 게이트 배선(1108)을 형성한다. 그 후 레지스트(1110)를 제거한다.
도 36에 도시된 바와 같이, 하드마스크층(1104a) 및 측벽 스페이서(1104b)를 웨트 에칭 등에 의해 제거한다.
도 37에 도시된 바와 같이, 질화막이나 질화막과 산화막의 적층막 등을 성막하고 에치백함으로써 제 2 절연막(1112)을 형성한다.
도 38에 도시된 바와 같이, 실리콘 등을 기둥형상 실리콘층(기둥형상 반도체층)의 상면 상부와 하부의 확산층상에 선택적으로 에피택셜 성장시켜, 소정의 간격보다 가까이에 인접한 기둥형상 실리콘층(기둥형상 반도체층)의 상면 상부에 형성되는 에피택셜층이 서로 접속되도록 반도체 에피택셜층인 에피택셜 실리콘층(반도체 에피택셜층)(1110b)을 자기정합적으로 형성한다. 또한, 에피택셜 실리콘층(반도체 에피택셜층)의 직경을 후공정에서 형성되는 기둥형상 실리콘층(기둥형상 반도체층)상에 형성되는 콘택의 직경보다도 크게 형성하는 경우에는, 콘택과 게이트 사이가 쇼트되지 않는 구조로 만들 수 있다.
도 39에 도시된 바와 같이, 이온 주입 등에 의해, 에피택셜 실리콘층(반도체 에피택셜층)(1110b) 및 기둥형상 실리콘층(기둥형상 반도체층)(1105a, 1105b)의 윗부분에 상부 N+ 확산층(제 2 소스 또는 드레인 영역)(1109a, 1109b)을 형성한다.
도 40에 도시된 바와 같이, Co나 Ni 등의 금속을 스퍼터링하여 열처리를 수행함으로써, 상부 N+ 확산층(제 2 소스 또는 드레인 영역)(1109a, 1109b)을 선택적으로 실리사이드화하여 하부 실리사이드층(1111a) 및 상부 실리사이드층(1111b)을 형성한다. 상부 실리사이드층(1111b)은 기둥형상 실리콘층(기둥형상 반도체층) 치수보다 크게 형성되므로, 실리사이드의 세선 효과를 억제할 수 있다. 또한, 에피택셜 실리콘층(반도체 에피택셜층)의 상면 전체를 실리사이드화 에피택셜 실리콘층(반도체 에피택셜층)으로 하면, 상부 실리사이드층(1111b)과 상부 확산층(1109a, 1109b)간의 접촉 면적이 기둥형상 실리콘층(기둥형상 반도체층)의 상면보다 커지므로, 계면 저항이 감소되어 소스 드레인 기생 저항을 감소시킬 수 있다.
도 41에 도시된 바와 같이, 층간막인 실리콘 산화막 형성 후에 콘택(1115∼1118)을 형성한다. 이때, 도 41과 같이, 기둥형상 실리콘층(기둥형상 반도체층)(1105a, 1105b) 상부에 형성되는 콘택(1115, 1116)이 완전히 상부 실리사이드층(1111b)상에 형성되도록 에피택셜 실리콘층(반도체 에피택셜층)을 형성하면, 콘택 형성시에 오버에칭이 수행되더라도 콘택과 게이트 사이의 쇼트는 발생하지 않는 구조가 된다.
이 실시예에 있어서는 에피택셜 실리콘층(반도체 에피택셜층)을 형성한 경우를 나타내고 있지만, NMOS에는 에피택셜 실리콘 카바이드(SiC)층을 형성하고, PMOS에는 에피택셜 실리콘 게르마늄(SiGe)층을 형성함으로써, 채널부에 응력을 가하여 이동도를 향상시키는 것도 가능하다.
[실시예 5]
이 실시예는 SOI 기판을 사용한 경우에 본 발명을 2개 직렬 접속된 트랜지스터에 적용한 실시예이다. 도 42는 이 실시예의 평면도 및 A-A' 단면도이다. 이하, 도 42의 트랜지스터의 평면도 및 A-A' 단면도에 대해 설명한다. SOI 기판상의 실리콘층(1202)은 소자마다 분리되고, 실리콘층(1202)상에는 제 1 트랜지스터를 형성하는 기둥형상 실리콘층(기둥형상 반도체층)(1205a, 1205b) 및 제 2 트랜지스터를 형성하는 기둥형상 실리콘층(기둥형상 반도체층)(1205c, 1205d)이 형성되어 있다. 기둥형상 실리콘층(기둥형상 반도체층) 주위에는 게이트 절연막(제 1 절연막)(1207) 및 게이트 전극(1208a∼1208d)이 형성되어 있다. 이 실시예에 있어서 게이트 절연막(제 1 절연막)으로는 High-k막, 게이트 전극으로는 금속막을 사용하고 있지만, 게이트 절연막(제 1 절연막)으로는 산화에 의한 실리콘 산질화막, 게이트 전극으로는 폴리실리콘 등도 사용할 수 있다. 기둥형상 실리콘층(기둥형상 반도체층)의 바닥부에는 하부 N+ 확산층(제 1 드레인 또는 소스 영역)(1203)이 형성되고, 하부 N+ 확산층(제 1 드레인 또는 소스 영역)(1203)의 표면에는 기생 저항을 감소시키기 위해 하부 실리사이드층(1211a)이 형성되어 있다. 기둥형상 실리콘층(기둥형상 반도체층)의 상부에는 상부면적이 기둥형상 반도체층보다 큰 상부 N+ 확산층(제 2 소스 또는 드레인 영역)(1209a∼1209d)이 형성되어 있다. 이 실시예에서는, 상기 상부면적이 기둥형상 반도체층보다 큰 상부 N+ 확산층(제 2 소스 또는 드레인 영역)은 그 윗부분이 에피택셜 실리콘 성장에 의해 형성된 반도체 에피택셜층, 그 아랫부분이 기둥형상 반도체층의 윗부분으로 구성되어 있다. 상부 N+ 확산층(제 2 소스 또는 드레인 영역)은 반도체 에피택셜층의 일부 또는 전부로만 구성되어도 좋다. 반도체 에피택셜층은 실리콘 질화막 또는 실리콘 질화막과 실리콘 산화막의 적층막 등의 제 2 절연막(1212)을 사이에 두고 게이트 전극(1208a∼1208d)과 절연되어 있다. 이때, 제 1 트랜지스터를 형성하는 2개의 기둥형상 실리콘층(기둥형상 반도체층)(1205a, 1205b)이 가까이에 형성되어 있으므로, 기둥형상 실리콘층(기둥형상 반도체층)의 상면 상부의 에피택셜 실리콘층(반도체 에피택셜층)은 자기정합적으로 접속된다. 마찬가지로, 제 2 트랜지스터를 형성하는 2개의 기둥형상 실리콘층(기둥형상 반도체층)(1205c, 1205d)도 가까이에 형성되어 있으므로, 기둥형상 실리콘층(기둥형상 반도체층)의 상면 상부의 에피택셜 실리콘층(반도체 에피택셜층)은 자기정합적으로 접속된다. 한편, 서로 다른 트랜지스터를 형성하는 기둥형상 실리콘층(기둥형상 반도체층)인 1205b와 1205c는 소정의 간격 이상의 간격을 두고 배치되어 있으므로, 에피택셜 실리콘층(반도체 에피택셜층)은 분리된다.
상부 N+ 확산층(제 2 소스 또는 드레인 영역)(1209a∼1209d)상에는 실리사이드층(1211b, 1211c)이 형성되는데, 이 실리사이드층은 기둥형상 실리콘층(기둥형상 반도체층)의 직경보다 큰 에피택셜 실리콘층(반도체 에피택셜층)상에 형성되므로, 실리사이드의 세선 효과의 영향을 줄일 수 있다. 또한, 실리사이드층과 확산층의 계면 면적을 크게 취할 수 있으므로, 실리사이드층(1211b, 1211c)과 상부 N+ 확산층(제 2 소스 또는 드레인 영역)(1209a∼1209d) 사이의 계면 저항을 감소시킬 수 있다. 또한, 기둥형상 실리콘층(기둥형상 반도체층) 상부에 형성되는 콘택(1215a, 1215b, 1216a, 1216b)에 대해, 상부 N+ 확산층(제 2 소스 또는 드레인 영역)의 상면에 형성된 실리사이드층(1211b, 1211c)을 콘택(1215a, 1215b, 1216a, 1216b)의 직경보다 크게 형성하는 경우에는, 콘택 에칭시에 오버에칭을 수행하더라도 콘택과 게이트가 쇼트되는 것을 방지할 수 있다. 제 1 트랜지스터를 형성하는 기둥형상 실리콘층(기둥형상 반도체층) 상부에 형성되는 콘택(1215a, 1215b)은 배선층(1220a)을 통하여 일측의 소스 드레인 단자에 접속되고, 제 2 트랜지스터를 형성하는 기둥형상 실리콘층(기둥형상 반도체층) 상부에 형성되는 콘택(1216a, 1216b)은 배선층(1220b)을 통하여 타측의 소스 드레인 단자에 접속되고, 제 1 트랜지스터와 제 2 트랜지스터는 하부 N+ 확산층(제 1 드레인 또는 소스 영역)(1203)에 의해 직렬로 접속된다. 또한, 게이트 전극으로부터 연장된 게이트 배선(1208)상에 형성되는 콘택(1217)은 배선층(1221)을 통하여 게이트 단자에 접속된다.
SOI 기판을 사용한 이 실시예에 있어서도, 도 22와 같이, 복수의 기둥형상 실리콘층(기둥형상 반도체층)에 대해, 기둥형상 실리콘층(기둥형상 반도체층)의 수보다 적은 개수의 콘택으로 복수의 기둥형상 실리콘층(기둥형상 반도체층) 상부와 배선층을 접속시킬 수도 있다.
마찬가지로, 도 22와 같이, 콘택을, 접속된 상부 N+ 확산층(제 2 소스 또는 드레인 영역)상의, 기둥형상 실리콘층(기둥형상 반도체층) 사이에 대응하는 위치에 배치할 수도 있다. 여기서, 콘택은 콘택의 축이 기둥형상 실리콘층(기둥형상 반도체층)의 축과 축을 연결하는 선분상 뿐만 아니라, 기둥형상 실리콘층(기둥형상 반도체층)의 축과 축 사이의 영역에 위치하면 된다. 이러한 구성에 의해, 배선층들 사이의 스페이스를 크게 할 수 있으므로, 배선의 배치를 용이하게 할 수도 있다.
또한, 도 5의 경우와 마찬가지로, 기판의 주면에 평행인 단면의 면적이 다른 콘택보다도 큰 콘택을, 복수의 기둥형상 실리콘층(기둥형상 반도체층)상에 기둥형상 실리콘층(기둥형상 반도체층)의 개수보다 적은 개수로 형성함으로써, 콘택 저항을 감소시키거나 안정되게 콘택을 형성할 수 있다.
[실시예 6]
이 실시예는 SOI 기판을 사용한 경우에 본 발명을 CMOS 인버터에 적용한 실시예이다. 도 43은 이 실시예의 평면도 및 A-A' 단면도이다. 도 43에서 NMOS에 접속하는 배선층(1320a)은 GND에 접속되고, PMOS에 접속하는 배선층(1320b)은 Vcc에 접속된다. 게이트 배선(1308)에는 배선층(1322)으로부터 입력신호(Vin)가 입력되고, NMOS 및 PMOS의 상부로부터 접속되는 배선층인 '1321a'와 '1321b'에서 출력신호(Vout)가 출력됨으로써 CMOS 인버터가 형성된다.
이하, 도 43의 CMOS 인버터의 평면도 및 A-A' 단면도에 대해 설명한다. SOI 기판상의 실리콘층(1302a, 1302b)은 소자마다 분리되고, 실리콘층(1302a, 1302b)상에는 NMOS를 형성하는 2개의 기둥형상 실리콘층(기둥형상 반도체층)(1305a) 및 PMOS를 형성하는 4개의 기둥형상 실리콘층(기둥형상 반도체층)(1305b)이 형성되어 있다.
각각의 기둥형상 실리콘층(기둥형상 반도체층) 주위에는 게이트 절연막(제 1 절연막)(1307) 및 게이트 전극(1308a, 1308b)이 형성되어 있다. 이 실시예에 있어서 게이트 절연막(제 1 절연막)으로는 High-k막, 게이트 전극으로는 금속막을 사용하고 있지만, 게이트 절연막(제 1 절연막)으로는 산화에 의한 실리콘 산질화막, 게이트 전극으로서는 폴리실리콘 등도 사용할 수 있다. NMOS를 형성하는 기둥형상 실리콘층(기둥형상 반도체층)(1305a)의 바닥부에는 하부 N+ 확산층(제 1 드레인 또는 소스 영역)(1303a)이 형성되고, PMOS를 형성하는 기둥형상 실리콘층(기둥형상 반도체층)(1305b)의 바닥부에는 하부 P+ 확산층(1303b)이 형성되고, 하부 확산층(제 1 드레인 또는 소스 영역)의 표면에는 기생 저항을 감소시키기 위해 하부 실리사이드층(1311a, 1311b)이 형성되어 있다. NMOS를 형성하는 기둥형상 실리콘층(기둥형상 반도체층)(1305a)의 상부에는 기둥형상 반도체층보다 큰 상부 N+ 확산층(제 2 소스 또는 드레인 영역)(1309a)이 형성되어 있고, PMOS를 형성하는 기둥형상 실리콘층(기둥형상 반도체층)(1305b)의 상부에는 기둥형상 반도체층보다 큰 상부 P+ 확산층(1309b)이 형성되어 있다. 이 실시예에서는, 상기 상부면적이 기둥형상 반도체층보다 큰 상부 확산층은 그 윗부분이 에피택셜 실리콘 성장에 의해 형성된 반도체 에피택셜층, 그 아랫부분이 기둥형상 반도체층의 윗부분으로 구성되어 있다. 상부 확산층은 반도체 에피택셜층의 일부 또는 전부로만 구성되어도 좋다. 반도체 에피택셜층은 실리콘 질화막 또는 실리콘 질화막과 실리콘 산화막의 적층막 등의 제 2 절연막(1312)을 사이에 두고 게이트 전극(1308a, 1308b)과 절연되어 있다. 이때, NMOS를 형성하는 2개의 기둥형상 실리콘층(기둥형상 반도체층)(1305a)이 가까이에 형성되어 있으므로, 기둥형상 실리콘층(기둥형상 반도체층) 상부의 에피택셜 실리콘층(반도체 에피택셜층)은 자기정합적으로 접속되고, PMOS를 형성하는 4개의 기둥형상 실리콘층(기둥형상 반도체층)(1305b)이 가까이에 형성되어 있으므로, 기둥형상 실리콘층(기둥형상 반도체층) 상부의 에피택셜 실리콘층(반도체 에피택셜층)은 자기정합적으로 접속된다.
상부 확산층(1309a, 1309b)상에는 실리사이드층(1311c, 1311d)이 형성되는데, 이 실리사이드층은 기둥형상 실리콘층(기둥형상 반도체층)의 직경보다 큰 에피택셜 실리콘층(반도체 에피택셜층)상에 형성되므로, 실리사이드의 세선 효과의 영향을 줄일 수 있다. 또한, 실리사이드층(1311c, 1311d)과 확산층(1309a, 1309b)의 계면 면적을 크게 취할 수 있으므로, 실리사이드층과 확산층 사이의 계면 저항을 감소시킬 수 있다. 또한, 기둥형상 실리콘층(기둥형상 반도체층) 상부에 형성되는 콘택(1315, 1316)에 대해, 상부 N+ 확산층(제 2 소스 또는 드레인 영역)의 상면에 형성된 실리사이드층(1311c, 1311d)을 콘택(1315, 1316)의 직경보다 크게 형성하는 경우에는, 콘택 에칭시에 오버에칭을 수행하더라도 콘택과 게이트가 쇼트되는 것을 방지할 수 있다.
SOI 기판을 사용한 이 실시예에 있어서도, 도 24와 같이, 복수의 기둥형상 실리콘층(기둥형상 반도체층)에 대해, 기둥형상 실리콘층(기둥형상 반도체층)의 수보다 적은 개수의 콘택으로 복수의 기둥형상 실리콘층(기둥형상 반도체층) 상부와 배선층을 접속시킬 수도 있다.
마찬가지로, 도 24에 있어서의 NMOS와 같이, 콘택을, 접속된 상부 확산층상의, 기둥형상 실리콘층(기둥형상 반도체층) 사이에 대응하는 위치에 배치할 수도 있다. 여기서, 콘택은 콘택의 축이 기둥형상 실리콘층(기둥형상 반도체층)의 축과 축을 연결하는 선분상 뿐만 아니라, 기둥형상 실리콘층(기둥형상 반도체층)의 축과 축 사이의 영역에 위치하면 된다. 이러한 구성이나, 도 24에 있어서의 PMOS와 같이 콘택의 개수를 감소시키거나 함으로써, 배선층들(1320a, 1320b, 1321a, 1321b, 1322) 사이의 스페이스를 크게 할 수 있으므로, 배선의 배치를 용이하게 할 수도 있다.
또한, 도 5의 경우와 마찬가지로, 기판의 주면에 평행인 단면의 면적이 다른 콘택보다도 큰 콘택을, 복수의 기둥형상 실리콘층(기둥형상 반도체층)상에 기둥형상 실리콘층(기둥형상 반도체층)의 개수보다 적은 개수로 형성함으로써, 콘택 저항을 감소시키거나 안정되게 콘택을 형성할 수 있다.
[실시예 7]
도 44는 게이트 전극에 폴리실리콘을 사용한 경우에 있어서의 본 발명을 이용한 트랜지스터의 평면도 및 A-A' 단면도이다. 이하, 도 44의 트랜지스터의 평면도 및 A-A' 단면도를 이용하여 이 실시예에 대해 설명한다. 실리콘 기판(1401)은 소자 분리(1402)에 의해 분리되고, 실리콘 기판(1401)상에는 기둥형상 실리콘층(기둥형상 반도체층)(1405a, 1405b)이 형성되어 있다. 기둥형상 실리콘층(기둥형상 반도체층) 주위에는 게이트 절연막(제 1 절연막)(1407) 및 게이트 전극(1408a, 1408b)이 형성되어 있다. 이 실시예에 있어서 게이트 절연막(제 1 절연막)으로는 High-k막, 게이트 전극으로는 폴리실리콘을 사용하고 있지만, 게이트 절연막(제 1 절연막)으로는 산화에 의한 산화막 등도 사용할 수 있다. 게이트 전극은 폴리실리콘이므로, 게이트 전극 표면에는 확산층상과 동일하게 실리사이드층(1411c)이 형성된다. 기둥형상 실리콘층(기둥형상 반도체층)의 바닥부에는 하부 N+ 확산층(제 1 드레인 또는 소스 영역)(1403)이 형성되고, 하부 N+ 확산층(제 1 드레인 또는 소스 영역)(1403)의 표면에는 기생 저항을 감소시키기 위해 하부 실리사이드층(1411a)이 형성되어 있다. 기둥형상 실리콘층(기둥형상 반도체층)의 상부에는 상부면적이 기둥형상 반도체층보다 큰 상부 N+ 확산층(제 2 소스 또는 드레인 영역)(1409a, 1409b)이 형성되어 있다. 이 실시예에서는, 상기 상부면적이 기둥형상 반도체층보다 큰 상부 N+ 확산층(제 2 소스 또는 드레인 영역)(1409a, 1409b)은 그 윗부분이 에피택셜 실리콘 성장에 의해 형성된 반도체 에피택셜층, 그 아랫부분이 기둥형상 반도체층의 윗부분으로 구성되어 있다. 상부 N+ 확산층(제 2 소스 또는 드레인 영역)은 반도체 에피택셜층의 일부 또는 전부로만 구성되어도 좋다. 반도체 에피택셜층은 실리콘 질화막 또는 실리콘 질화막과 실리콘 산화막의 적층막 등의 제 2 절연막(1412)을 사이에 두고 게이트 전극(1408a, 1408b)과 절연되어 있다. 인접한 기둥형상 실리콘층(기둥형상 반도체층)(1405a, 1405b) 사이의 거리가 소정의 거리보다 가까우므로, 에피택셜 성장 막두께를 조절함으로써, 인접한 기둥형상 반도체층의 상부 확산층은 자기정합적으로 접속되어 있다. 상부 N+ 확산층(제 2 소스 또는 드레인 영역)(1409a, 1409b)상에는 실리사이드층(1411b, 1411c)이 형성되는데, 이 실리사이드층은 기둥형상 실리콘층(기둥형상 반도체층)의 직경보다 큰 에피택셜 실리콘층(반도체 에피택셜층)상에 형성되므로, 실리사이드의 세선 효과의 영향을 줄일 수 있다. 또한, 실리사이드층과 확산층의 계면 면적을 크게 취할 수 있으므로, 실리사이드층과 확산층 사이의 계면 저항을 감소시킬 수 있다. 또한, 기둥형상 실리콘층(기둥형상 반도체층) 상부에 형성되는 콘택(1415, 1416)에 대해, 상부 N+ 확산층(제 2 소스 또는 드레인 영역)의 상면에 형성된 실리사이드층(1411b, 1411c)을 콘택(1415, 1416)의 직경보다 크게 형성하는 경우에는, 콘택 에칭시에 오버에칭을 수행하더라도 콘택과 게이트가 쇼트되는 것을 방지할 수 있다. 기둥형상 실리콘층(기둥형상 반도체층) 상부에 형성되는 콘택(1415, 1416)은 배선층(1420)을 통하여 일측의 소스 드레인 단자에 접속되고, 기둥형상 실리콘층(기둥형상 반도체층) 하부에 형성되는 콘택(1418)은 배선층(1422)을 통하여 타측의 소스 드레인 단자에 접속되고, 게이트 전극으로부터 연장된 게이트 배선(1408)상에 형성되는 콘택(1417)은 배선층(1421)을 통하여 게이트 단자에 접속된다. 또, 이 실시예의 제조방법은 실시예 1과 동일하며, SOI 기판을 사용한 경우에 있어서도 실시예 4와 동일한 제조방법을 이용할 수 있다.
게이트 전극에 폴리실리콘을 사용한 이 실시예에 있어서도, 도 3과 같이, 복수의 기둥형상 실리콘층(기둥형상 반도체층)에 대해, 기둥형상 실리콘층(기둥형상 반도체층)의 수보다 적은 개수의 콘택으로 복수의 기둥형상 실리콘층(기둥형상 반도체층) 상부와 배선층을 접속시킬 수도 있다.
또한, 도 4와 같이, 콘택을, 접속된 상부 N+ 확산층(제 2 소스 또는 드레인 영역)상의, 기둥형상 실리콘층(기둥형상 반도체층) 사이에 대응하는 위치에 배치할 수도 있다. 여기서, 콘택은 콘택의 축이 기둥형상 실리콘층(기둥형상 반도체층)의 축과 축을 연결하는 선분상 뿐만 아니라, 기둥형상 실리콘층(기둥형상 반도체층)의 축과 축 사이의 영역에 위치하면 된다. 이러한 구성에 의해, 배선층과 다른 배선층 사이의 스페이스를 크게 취할 수 있으므로, 배선의 배치를 용이하게 할 수도 있다.
또한, 도 5와 같이, 기판의 주면에 평행인 단면의 면적이 다른 콘택보다도 큰 콘택을, 복수의 기둥형상 실리콘층(기둥형상 반도체층)상에 기둥형상 실리콘층(기둥형상 반도체층)의 개수보다 적은 개수로 형성함으로써, 콘택 저항을 감소시키거나 안정되게 콘택을 형성할 수 있다.
[실시예 8]
도 45는 게이트 전극에 폴리실리콘을 사용하여 게이트 전극을 풀(full) 실리사이드화한 경우에 있어서의 본 발명을 이용한 트랜지스터의 평면도 및 A-A' 단면도이다. 이하, 도 45의 트랜지스터의 평면도 및 A-A' 단면도를 이용하여 이 실시예에 대해 설명한다. 실리콘 기판(1501)은 소자 분리(1502)에 의해 분리되고, 실리콘 기판(1501)상에는 기둥형상 실리콘층(기둥형상 반도체층)(1505a, 1505b)이 형성되어 있다. 기둥형상 실리콘층(기둥형상 반도체층) 주위에는 게이트 절연막(제 1 절연막)(1507) 및 게이트 전극(1508a, 1508b)이 형성되어 있다. 이 실시예에 있어서 게이트 절연막(제 1 절연막)으로는 High-k막, 게이트 전극으로는 풀 실리사이드화된 폴리실리콘을 사용하고 있지만, 게이트 절연막(제 1 절연막)으로는 산화에 의한 산화막 등도 사용할 수 있다. 게이트 전극은 실리사이드 재료의 스퍼터링 막두께를 최적화하거나 실리사이드화 조건을 조절함으로써, 폴리실리콘을 풀 실리사이드화한다. 기둥형상 실리콘층(기둥형상 반도체층)의 바닥부에는 하부 N+ 확산층(제 1 드레인 또는 소스 영역)(1503)이 형성되고, 하부 N+ 확산층(제 1 드레인 또는 소스 영역)(1503)의 표면에는 기생 저항을 감소시키기 위해 하부 실리사이드층(1511a)이 형성되어 있다. 기둥형상 실리콘층(기둥형상 반도체층)의 상부에는 상부면적이 기둥형상 반도체층보다 큰 상부 N+ 확산층(제 2 소스 또는 드레인 영역)(1509a, 1509b)이 형성되어 있다. 이 실시예에서는, 상기 상부면적이 기둥형상 반도체층보다 큰 상부 N+ 확산층(제 2 소스 또는 드레인 영역)(1509a, 1509b)은 그 윗부분이 에피택셜 실리콘 성장에 의해 형성된 반도체 에피택셜층, 그 아랫부분이 기둥형상 반도체층의 윗부분으로 구성되어 있다. 상부 N+ 확산층(제 2 소스 또는 드레인 영역)은 반도체 에피택셜층의 일부 또는 전부로만 구성되어도 좋다. 반도체 에피택셜층은 실리콘 질화막 또는 실리콘 질화막과 실리콘 산화막의 적층막 등의 제 2 절연막(1512)을 사이에 두고 게이트 전극(1508a, 1508b)과 절연되어 있다. 인접한 기둥형상 실리콘층(기둥형상 반도체층)(1505a, 1505b) 사이의 거리가 소정의 거리보다 가까우므로, 에피택셜 성장 막두께를 조절함으로써, 인접한 기둥형상 반도체층의 상부 확산층은 자기정합적으로 접속되어 있다. 상부 N+ 확산층(제 2 소스 또는 드레인 영역)(1509a, 1509b)상에는 실리사이드층(1511b)이 형성되는데, 이 실리사이드층은 기둥형상 실리콘층(기둥형상 반도체층)의 직경보다 큰 에피택셜 실리콘층(반도체 에피택셜층)상에 형성되므로, 실리사이드의 세선 효과의 영향을 줄일 수 있다. 또한, 실리사이드층과 확산층의 계면 면적을 크게 취할 수 있으므로, 실리사이드층과 확산층 사이의 계면 저항을 감소시킬 수 있다. 또한, 기둥형상 실리콘층(기둥형상 반도체층) 상부에 형성되는 콘택(1515, 1516)에 대해, 상부 N+ 확산층(제 2 소스 또는 드레인 영역)의 상면에 형성된 실리사이드층(1511b)을 콘택(1515, 1516)의 직경보다 크게 형성하는 경우에는, 콘택 에칭시에 오버에칭을 수행하더라도 콘택과 게이트가 쇼트되는 것을 방지할 수 있다. 기둥형상 실리콘층(기둥형상 반도체층) 상부에 형성되는 콘택(1515, 1516)은 배선층(1520)을 통하여 일측의 소스 드레인 단자에 접속되고, 기둥형상 실리콘층(기둥형상 반도체층) 하부에 형성되는 콘택(1518)은 배선층(1522)을 통하여 타측의 소스 드레인 단자에 접속되고, 게이트 전극으로부터 연장된 게이트 배선(1508)상에 형성되는 콘택(1517)은 배선층(1521)을 통하여 게이트 단자에 접속된다. 또, 이 실시예의 제조방법은 실시예 1과 동일하며, SOI 기판을 사용한 경우에 있어서도 실시예 4와 동일한 제조방법을 이용할 수 있다.
게이트 전극에 풀 실리사이드화한 폴리실리콘을 사용한 이 실시예에 있어서도, 도 3과 같이, 복수의 기둥형상 실리콘층(기둥형상 반도체층)에 대해, 기둥형상 실리콘층(기둥형상 반도체층)의 수보다 적은 개수의 콘택으로 복수의 기둥형상 실리콘층(기둥형상 반도체층) 상부와 배선층을 접속시킬 수도 있다.
또한, 도 4와 같이, 콘택을, 접속된 상부 N+ 확산층(제 2 소스 또는 드레인 영역)상의, 기둥형상 실리콘층(기둥형상 반도체층) 사이에 대응하는 위치에 배치할 수도 있다. 여기서, 콘택은 콘택의 축이 기둥형상 실리콘층(기둥형상 반도체층)의 축과 축을 연결하는 선분상 뿐만 아니라, 기둥형상 실리콘층(기둥형상 반도체층)의 축과 축 사이의 영역에 위치하면 된다. 이러한 구성에 의해, 배선층과 다른 배선층 사이의 스페이스를 크게 취할 수 있으므로, 배선의 배치를 용이하게 할 수도 있다.
또한, 도 5와 같이, 기판의 주면에 평행인 단면의 면적이 다른 콘택보다도 큰 콘택을, 복수의 기둥형상 실리콘층(기둥형상 반도체층)상에 기둥형상 실리콘층(기둥형상 반도체층)의 개수보다 적은 개수로 형성함으로써, 콘택 저항을 감소시키거나 안정되게 콘택을 형성할 수 있다.
101, 201, 301, 401, 501, 601, 701, 801, 901, 1000, 1100, 1200, 1300, 1401, 1501: 실리콘 기판
102, 202, 302, 402, 502, 602, 702, 802, 902, 1402, 1502: 소자 분리
103, 203, 303, 403, 503, 603, 703, 803a, 803b, 903a, 903b, 1003, 1103, 1203, 1303a, 1303b, 1403, 1503: 기판상의 확산층(하부 확산층)
105a, 105b, 205a, 205b, 305a, 305b, 405a, 405b, 505a, 505b, 605a, 605b, 605c, 605d, 705a, 705b, 705c, 705d, 805a, 805b, 905a, 905b, 1005a, 1005b, 1105a, 1105b, 1205a, 1205b, 1205c, 1205d, 1305a, 1305b, 1405a, 1405b, 1505a, 1505b: 기둥형상 실리콘층(기둥형상 반도체층)
107, 207, 307, 407, 507, 607, 707, 807, 907, 1007, 1107, 1207, 1307, 1407, 1507: 게이트 절연막
108, 208, 308, 408, 508, 608, 708, 808, 908, 1008, 1108, 1208, 1308, 1408, 1508: 게이트 배선
108a, 108b, 208a, 208b, 308a, 308b, 408a, 408b, 508a, 508b, 608a, 608b, 608c, 608d, 708a, 708b, 708c, 708d, 808a, 808b, 908a, 908b, 1008a, 1008b, 1108a, 1108b, 1208a, 1208b, 1208c, 1208d, 1308a, 1308b, 1408a, 1408b, 1508a, 1508b: 게이트 전극
109a, 109b, 209a, 209b, 309a, 309b, 409a, 409b, 509a, 509b, 609a, 609b, 609c, 609d, 709a, 709b, 709c, 709d, 809a, 809b, 909a, 909b, 1009a, 1009b, 1109a, 1109b, 1209a, 1209b, 1209c, 1209d, 1309a, 1309b, 1409a, 1409b, 1509a, 1509b: 상부 확산층
111a, 211a, 311a, 411a, 511a, 611a, 711a, 811a, 811b, 911a, 911b, 1011a, 1111a, 1211a, 1311a, 1311b, 1411a, 1511a: 하부 실리사이드층
111b, 111c, 211b, 311b, 411b, 511b, 611b, 611c, 711b, 711c, 811c, 811d, 911c, 911d, 1011b, 1111b, 1211b, 1211c, 1311c, 1311d, 1411b, 1511b: 상부 실리사이드층
112, 212, 312, 412, 512, 612, 712, 812, 912, 1012, 1112, 1212, 1312, 1412, 1512: 제 2 절연막
115, 116, 117, 118, 215, 216, 217, 218, 315, 317, 318, 415, 417, 418, 515, 517, 518, 615a, 615b, 616a, 616b, 617, 715, 716, 717, 815, 816, 817, 818a, 818b, 915, 916, 917, 918a, 918b, 1015, 1016, 1017, 1018, 1115, 1116, 1117, 1118, 1215a, 1215b, 1216a, 1216b, 1217, 1315, 1316, 1317, 1318a, 1318b, 1415, 1416, 1417, 1418, 1515, 1516, 1517, 1518: 콘택
120, 121, 122, 220, 221, 222, 320, 321, 322, 420, 421, 422, 520, 521, 522, 620a, 620b, 621, 720a, 720b, 721, 820a, 820b, 821a, 821b, 822, 920a, 920b, 921a, 921b, 922, 1020, 1021, 1022, 1120, 1121, 1122, 1220a, 1220b, 1221, 1320a, 1320b, 1321a, 1321b, 1322, 1420, 1421, 1422, 1520, 1521, 1522: 배선층
204a, 1104a: 하드마스크층
204b, 1104b: 측벽 스페이서
208c, 1108c: 게이트 도전막
210, 1110: 레지스트
210a, 210b, 1110a, 1110b: 에피택셜 실리콘층
1001, 1101, 1201, 1301: 실리콘 산화막
1002, 1102, 1202, 1302a, 1302b: 실리콘층
1411c: 실리사이드층
1601, 1611: 기둥형상 실리콘층
1602, 1612: 게이트 절연막
1603, 1613: 게이트 전극
1604, 1614: 하부 확산층
1605, 1615: 상부 확산층
1606: A1 배선(배선층)
1616: 콘택
1617: 배선층
1701: 기판(실리콘 기판)
1702: N웰
1703: P웰
1704: 소자 분리
1705, 1706: 기둥형상 실리콘층
1708: 게이트 전극(게이트)
1709, 1710: P+ 확산층
1711, 1712: N+ 확산층
1714, 1715, 1716: 배선층
102, 202, 302, 402, 502, 602, 702, 802, 902, 1402, 1502: 소자 분리
103, 203, 303, 403, 503, 603, 703, 803a, 803b, 903a, 903b, 1003, 1103, 1203, 1303a, 1303b, 1403, 1503: 기판상의 확산층(하부 확산층)
105a, 105b, 205a, 205b, 305a, 305b, 405a, 405b, 505a, 505b, 605a, 605b, 605c, 605d, 705a, 705b, 705c, 705d, 805a, 805b, 905a, 905b, 1005a, 1005b, 1105a, 1105b, 1205a, 1205b, 1205c, 1205d, 1305a, 1305b, 1405a, 1405b, 1505a, 1505b: 기둥형상 실리콘층(기둥형상 반도체층)
107, 207, 307, 407, 507, 607, 707, 807, 907, 1007, 1107, 1207, 1307, 1407, 1507: 게이트 절연막
108, 208, 308, 408, 508, 608, 708, 808, 908, 1008, 1108, 1208, 1308, 1408, 1508: 게이트 배선
108a, 108b, 208a, 208b, 308a, 308b, 408a, 408b, 508a, 508b, 608a, 608b, 608c, 608d, 708a, 708b, 708c, 708d, 808a, 808b, 908a, 908b, 1008a, 1008b, 1108a, 1108b, 1208a, 1208b, 1208c, 1208d, 1308a, 1308b, 1408a, 1408b, 1508a, 1508b: 게이트 전극
109a, 109b, 209a, 209b, 309a, 309b, 409a, 409b, 509a, 509b, 609a, 609b, 609c, 609d, 709a, 709b, 709c, 709d, 809a, 809b, 909a, 909b, 1009a, 1009b, 1109a, 1109b, 1209a, 1209b, 1209c, 1209d, 1309a, 1309b, 1409a, 1409b, 1509a, 1509b: 상부 확산층
111a, 211a, 311a, 411a, 511a, 611a, 711a, 811a, 811b, 911a, 911b, 1011a, 1111a, 1211a, 1311a, 1311b, 1411a, 1511a: 하부 실리사이드층
111b, 111c, 211b, 311b, 411b, 511b, 611b, 611c, 711b, 711c, 811c, 811d, 911c, 911d, 1011b, 1111b, 1211b, 1211c, 1311c, 1311d, 1411b, 1511b: 상부 실리사이드층
112, 212, 312, 412, 512, 612, 712, 812, 912, 1012, 1112, 1212, 1312, 1412, 1512: 제 2 절연막
115, 116, 117, 118, 215, 216, 217, 218, 315, 317, 318, 415, 417, 418, 515, 517, 518, 615a, 615b, 616a, 616b, 617, 715, 716, 717, 815, 816, 817, 818a, 818b, 915, 916, 917, 918a, 918b, 1015, 1016, 1017, 1018, 1115, 1116, 1117, 1118, 1215a, 1215b, 1216a, 1216b, 1217, 1315, 1316, 1317, 1318a, 1318b, 1415, 1416, 1417, 1418, 1515, 1516, 1517, 1518: 콘택
120, 121, 122, 220, 221, 222, 320, 321, 322, 420, 421, 422, 520, 521, 522, 620a, 620b, 621, 720a, 720b, 721, 820a, 820b, 821a, 821b, 822, 920a, 920b, 921a, 921b, 922, 1020, 1021, 1022, 1120, 1121, 1122, 1220a, 1220b, 1221, 1320a, 1320b, 1321a, 1321b, 1322, 1420, 1421, 1422, 1520, 1521, 1522: 배선층
204a, 1104a: 하드마스크층
204b, 1104b: 측벽 스페이서
208c, 1108c: 게이트 도전막
210, 1110: 레지스트
210a, 210b, 1110a, 1110b: 에피택셜 실리콘층
1001, 1101, 1201, 1301: 실리콘 산화막
1002, 1102, 1202, 1302a, 1302b: 실리콘층
1411c: 실리사이드층
1601, 1611: 기둥형상 실리콘층
1602, 1612: 게이트 절연막
1603, 1613: 게이트 전극
1604, 1614: 하부 확산층
1605, 1615: 상부 확산층
1606: A1 배선(배선층)
1616: 콘택
1617: 배선층
1701: 기판(실리콘 기판)
1702: N웰
1703: P웰
1704: 소자 분리
1705, 1706: 기둥형상 실리콘층
1708: 게이트 전극(게이트)
1709, 1710: P+ 확산층
1711, 1712: N+ 확산층
1714, 1715, 1716: 배선층
Claims (7)
- MOS 트랜지스터를 구비한 반도체 장치로서,
기판을 에칭함으로써 형성된 기둥형상 반도체층;
상기 기둥형상 반도체층의 바닥부에 형성되는 제 1 드레인 또는 소스 영역;
상기 기둥형상 반도체층의 측벽을 둘러싸도록 제 1 절연막을 사이에 두고 형성되는 게이트 전극;
상기 기둥형상 반도체층 상면 상부에 형성되는 에피택셜 반도체층; 및
적어도 상기 에피택셜 반도체층에 형성되는 제 2 소스 또는 드레인 영역을 포함하며,
상기 제 2 소스 또는 드레인 영역의 상면의 면적은 상기 기둥형상 반도체층의 상면의 면적보다도 크고,
상기 MOS 트랜지스터가 적어도 2개의 기둥형상 반도체층으로 구성되고, 상기 적어도 2개의 기둥형상 반도체층의 상부에 형성된 상기 에피택셜 반도체층끼리가 서로 접속되어 공통의 소스 또는 드레인 영역으로 되어 있으며,
상기 서로 접속된 에피택셜 반도체층상에 형성되는 콘택 중 적어도 하나의 콘택의 기판의 주면에 평행인 단면의 면적 크기가 다른 콘택보다 큰
반도체 장치. - 제 1 항에 있어서,
상기 제 2 드레인 또는 소스 영역의 상면에 실리사이드층이 형성되어 있는
반도체 장치. - 제 2 항에 있어서,
상기 실리사이드층과 상기 제 2 드레인 또는 소스 영역간의 접촉 면적은 상기 기둥형상 반도체층의 상면의 면적보다도 큰
반도체 장치. - 제 2 항에 있어서,
상기 실리사이드층상에 형성되는 콘택의 면적이 상기 실리사이층의 상면의 면적보다도 작은
반도체 장치. - 제 1 항에 있어서,
상기 적어도 2개의 기둥형상 반도체층의 상부에 형성된 상기 에피택셜 반도체층상에 형성되는 콘택의 수가 상기 기둥형상 반도체층의 수보다 적은
반도체 장치. - 제 1 항에 있어서,
적어도 하나의 콘택이 상기 서로 접속된 에피택셜 반도체층상에 형성되고, 상기 적어도 하나의 콘택은 상기 서로 접속된 에피택셜 반도체층상의, 상기 적어도 2개의 기둥형상 반도체층 중 하나의 기둥형상 반도체층과 그에 인접한 기둥형상 반도체층 사이에 대응하는 위치에 배치되는 콘택을 포함하는
반도체 장치. - MOS 트랜지스터를 구비한 반도체 장치의 제조방법으로서,
상측에 복수의 기판을 에칭함으로써 형성된 기둥형상 반도체층이 형성된 기판을 준비하는 공정;
상기 기둥형상 반도체층의 바닥부에 제 1 드레인 또는 소스 영역을 형성하는 공정;
그 후 표면에 제 1 절연막을 형성하는 공정;
상기 제 1 절연막상에 도전막을 형성하는 공정;
적어도 상기 도전막을 에치백하여, 상기 기둥형상 반도체층 측면의 상기 도전막을 게이트 길이의 높이로 형성하는 공정;
상기 도전막 및 상기 제 1 절연막을 선택적으로 에칭에 의해 제거하여, 상기 기둥형상 반도체층 주위에 형성된 게이트 전극과 상기 게이트 전극으로부터 연장되는 게이트 배선을 형성하는 공정;
상기 복수의 기둥형상 반도체층의 적어도 하나의 상면 상부에, 그 상면의 면적이 상기 기둥형상 반도체층의 상면의 면적보다도 큰 에피택셜층을 형성하는 공정; 및
상기 에피택셜층과 상기 기둥형상 반도체층에, 상기 기판상에 형성된 제 1 드레인 또는 소스 영역과 동일한 도전형의 제 2 소스 또는 드레인 영역을 형성하는 공정을 포함하고,
에피택셜 성장의 성막 조건을 조절함으로써, 소정의 간격 이하로 인접한 MOS 트랜지스터를 구성하는 복수의 상기 기둥형상 반도체층에 대해서만, MOS 트랜지스터를 구성하는 복수의 상기 기둥형상 반도체층의 상면 상부에 형성되는 상기 에피택셜층의 적어도 2개는 자기정합적으로 서로 접속되어 공통의 소스 또는 드레인 영역이 되도록 형성되며,
상기 서로 접속된 에피택셜층상에 형성되는 콘택 중 적어도 하나의 콘택의 기판의 주면에 평행인 단면의 면적 크기가 다른 콘택보다 큰
반도체 장치의 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2009-109126 | 2009-04-28 | ||
| JP2009109126A JP5317343B2 (ja) | 2009-04-28 | 2009-04-28 | 半導体装置及びその製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100039178A Division KR20100118531A (ko) | 2009-04-28 | 2010-04-27 | 반도체 장치 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20130103694A true KR20130103694A (ko) | 2013-09-24 |
Family
ID=42338279
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100039178A Ceased KR20100118531A (ko) | 2009-04-28 | 2010-04-27 | 반도체 장치 및 그 제조방법 |
| KR1020130103392A Ceased KR20130103694A (ko) | 2009-04-28 | 2013-08-29 | 반도체 장치 및 그 제조방법 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100039178A Ceased KR20100118531A (ko) | 2009-04-28 | 2010-04-27 | 반도체 장치 및 그 제조방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US8497548B2 (ko) |
| EP (1) | EP2246893A3 (ko) |
| JP (1) | JP5317343B2 (ko) |
| KR (2) | KR20100118531A (ko) |
| CN (2) | CN105023948A (ko) |
| SG (1) | SG166085A1 (ko) |
| TW (1) | TWI438900B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9373620B2 (en) | 2014-09-12 | 2016-06-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Series connected transistor structure and method of manufacturing the same |
Families Citing this family (109)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8183628B2 (en) | 2007-10-29 | 2012-05-22 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor structure and method of fabricating the semiconductor structure |
| JP5317343B2 (ja) | 2009-04-28 | 2013-10-16 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置及びその製造方法 |
| US8598650B2 (en) | 2008-01-29 | 2013-12-03 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor device and production method therefor |
| US8188537B2 (en) | 2008-01-29 | 2012-05-29 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor device and production method therefor |
| JP4487221B1 (ja) * | 2009-04-17 | 2010-06-23 | 日本ユニサンティスエレクトロニクス株式会社 | 半導体装置 |
| JP4577592B2 (ja) | 2009-04-20 | 2010-11-10 | 日本ユニサンティスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP5356970B2 (ja) | 2009-10-01 | 2013-12-04 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
| TWI416727B (zh) * | 2009-12-04 | 2013-11-21 | 華亞科技股份有限公司 | Ｐ型金屬氧化層半導體場效電晶體及其製造方法 |
| JP2011166089A (ja) * | 2010-02-15 | 2011-08-25 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| WO2011111662A1 (ja) | 2010-03-08 | 2011-09-15 | 日本ユニサンティスエレクトロニクス株式会社 | 固体撮像装置 |
| US8487357B2 (en) | 2010-03-12 | 2013-07-16 | Unisantis Electronics Singapore Pte Ltd. | Solid state imaging device having high sensitivity and high pixel density |
| JP5066590B2 (ja) | 2010-06-09 | 2012-11-07 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置とその製造方法 |
| JP5087655B2 (ja) | 2010-06-15 | 2012-12-05 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置及びその製造方法 |
| US20120168819A1 (en) * | 2011-01-03 | 2012-07-05 | Fabio Alessio Marino | Semiconductor pillar power MOS |
| US9401436B2 (en) | 2011-05-05 | 2016-07-26 | Qualcomm Incorporated | Multiple control transcap variable capacitor |
| KR101227339B1 (ko) * | 2011-05-12 | 2013-01-28 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 형성 방법 |
| JP2013026382A (ja) * | 2011-07-20 | 2013-02-04 | Elpida Memory Inc | 半導体装置の製造方法 |
| US8564034B2 (en) | 2011-09-08 | 2013-10-22 | Unisantis Electronics Singapore Pte. Ltd. | Solid-state imaging device |
| US8669601B2 (en) | 2011-09-15 | 2014-03-11 | Unisantis Electronics Singapore Pte. Ltd. | Method for producing semiconductor device and semiconductor device having pillar-shaped semiconductor |
| US10438836B2 (en) | 2011-11-09 | 2019-10-08 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing a semiconductor device |
| US8759178B2 (en) | 2011-11-09 | 2014-06-24 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing semiconductor device and semiconductor device |
| WO2013093988A1 (ja) * | 2011-12-19 | 2013-06-27 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法と半導体装置 |
| US8916478B2 (en) | 2011-12-19 | 2014-12-23 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing semiconductor device and semiconductor device |
| US8772175B2 (en) | 2011-12-19 | 2014-07-08 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing semiconductor device and semiconductor device |
| US8748938B2 (en) | 2012-02-20 | 2014-06-10 | Unisantis Electronics Singapore Pte. Ltd. | Solid-state imaging device |
| US8829601B2 (en) | 2012-05-17 | 2014-09-09 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device |
| US9166043B2 (en) | 2012-05-17 | 2015-10-20 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device |
| US9012981B2 (en) | 2012-05-17 | 2015-04-21 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device |
| JP5752810B2 (ja) * | 2012-05-17 | 2015-07-22 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置 |
| KR20140009509A (ko) * | 2012-05-18 | 2014-01-22 | 유니산티스 일렉트로닉스 싱가포르 프라이빗 리미티드 | 반도체 장치의 제조 방법 및 반도체 장치 |
| US8877578B2 (en) | 2012-05-18 | 2014-11-04 | Unisantis Electronics Singapore Pte. Ltd. | Method for producing semiconductor device and semiconductor device |
| US8697511B2 (en) | 2012-05-18 | 2014-04-15 | Unisantis Electronics Singapore Pte. Ltd. | Method for producing semiconductor device and semiconductor device |
| US8829619B2 (en) | 2012-10-09 | 2014-09-09 | Unisantis Electronics Singapore Pte. Ltd. | Method for producing semiconductor device and semiconductor device |
| JP5604019B2 (ja) * | 2012-10-09 | 2014-10-08 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法、及び、半導体装置 |
| US20150270268A1 (en) * | 2012-11-06 | 2015-09-24 | Atsushi Fujikawa | Semiconductor device |
| WO2014073103A1 (ja) * | 2012-11-12 | 2014-05-15 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法、及び、半導体装置 |
| JP5596245B1 (ja) * | 2012-11-12 | 2014-09-24 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法、及び、半導体装置 |
| US9000513B2 (en) | 2012-11-12 | 2015-04-07 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing a semiconductor device and semiconductor device with surrounding gate transistor |
| US9054215B2 (en) * | 2012-12-18 | 2015-06-09 | Intel Corporation | Patterning of vertical nanowire transistor channel and gate with directed self assembly |
| US8754470B1 (en) * | 2013-01-18 | 2014-06-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Vertical tunneling field-effect transistor cell and fabricating the same |
| US9041095B2 (en) | 2013-01-24 | 2015-05-26 | Unisantis Electronics Singapore Pte. Ltd. | Vertical transistor with surrounding gate and work-function metal around upper sidewall, and method for manufacturing the same |
| WO2014115287A1 (ja) * | 2013-01-24 | 2014-07-31 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法、及び、半導体装置 |
| US20140264557A1 (en) * | 2013-03-15 | 2014-09-18 | International Business Machines Corporation | Self-aligned approach for drain diffusion in field effect transistors |
| KR20140145777A (ko) | 2013-06-14 | 2014-12-24 | 에스케이하이닉스 주식회사 | 반도체 소자 및 이의 제조 방법 |
| WO2015008387A1 (ja) * | 2013-07-19 | 2015-01-22 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法、及び、半導体装置 |
| JP5686931B1 (ja) * | 2013-07-30 | 2015-03-18 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置 |
| JP5686932B1 (ja) * | 2013-07-30 | 2015-03-18 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置 |
| WO2015019469A1 (ja) * | 2013-08-08 | 2015-02-12 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
| JP5677643B1 (ja) | 2013-08-08 | 2015-02-25 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置 |
| JP5688190B1 (ja) * | 2013-09-03 | 2015-03-25 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置 |
| KR20150028419A (ko) * | 2013-09-06 | 2015-03-16 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이의 제조 방법 |
| WO2015068226A1 (ja) | 2013-11-06 | 2015-05-14 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | Ｓｇｔを有する半導体装置と、その製造方法 |
| US9087897B1 (en) * | 2014-01-31 | 2015-07-21 | International Business Machines Corporation | Semiconductor structures with pair(s) of vertical field effect transistors, each pair having a shared source/drain region and methods of forming the structures |
| JP5779739B1 (ja) * | 2014-02-18 | 2015-09-16 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置の製造方法、及び、半導体装置 |
| WO2015132912A1 (ja) * | 2014-03-05 | 2015-09-11 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法、及び、半導体装置 |
| WO2015132913A1 (ja) * | 2014-03-05 | 2015-09-11 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法、及び、半導体装置 |
| EP3123520A4 (en) * | 2014-03-28 | 2017-11-22 | Intel Corporation | Selectively regrown top contact for vertical semiconductor devices |
| US9281363B2 (en) | 2014-04-18 | 2016-03-08 | Taiwan Semiconductor Manufacturing Company Ltd. | Circuits using gate-all-around technology |
| US9755033B2 (en) * | 2014-06-13 | 2017-09-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method of forming vertical structure |
| JP5902868B1 (ja) * | 2014-06-16 | 2016-04-13 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置の製造方法、及び、半導体装置 |
| WO2016009473A1 (ja) * | 2014-07-14 | 2016-01-21 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法、及び、半導体装置 |
| WO2016013087A1 (ja) * | 2014-07-24 | 2016-01-28 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法、及び、半導体装置 |
| US9847233B2 (en) * | 2014-07-29 | 2017-12-19 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor device and formation thereof |
| JP5814437B2 (ja) * | 2014-08-06 | 2015-11-17 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置の製造方法と半導体装置 |
| JP5928658B1 (ja) * | 2014-08-07 | 2016-06-01 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置の製造方法、及び、半導体装置 |
| US9985026B2 (en) * | 2014-08-15 | 2018-05-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Transistor, integrated circuit and method of fabricating the same |
| US9893159B2 (en) | 2014-08-15 | 2018-02-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Transistor, integrated circuit and method of fabricating the same |
| JP6065190B2 (ja) * | 2014-09-05 | 2017-01-25 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置 |
| JP5926354B2 (ja) * | 2014-10-31 | 2016-05-25 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置 |
| WO2016084205A1 (ja) | 2014-11-27 | 2016-06-02 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 柱状半導体装置と、その製造方法 |
| US9299835B1 (en) | 2014-12-04 | 2016-03-29 | International Business Machines Corporation | Vertical field effect transistors |
| US9349859B1 (en) * | 2015-01-29 | 2016-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Top metal pads as local interconnectors of vertical transistors |
| JP6378826B2 (ja) * | 2015-04-06 | 2018-08-22 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | Ｓｇｔを有する柱状半導体装置と、その製造方法 |
| US9997463B2 (en) | 2015-07-01 | 2018-06-12 | Stmicroelectronics, Inc. | Modular interconnects for gate-all-around transistors |
| JP5977865B2 (ja) * | 2015-07-03 | 2016-08-24 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置の製造方法、及び、半導体装置 |
| US9853163B2 (en) | 2015-09-30 | 2017-12-26 | Stmicroelectronics, Inc. | Gate all around vacuum channel transistor |
| JP6080933B2 (ja) * | 2015-10-28 | 2017-02-15 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置 |
| US10121858B2 (en) | 2015-10-30 | 2018-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Elongated semiconductor structure planarization |
| US9899529B2 (en) | 2015-11-09 | 2018-02-20 | Samsung Electronics Co., Ltd. | Method to make self-aligned vertical field effect transistor |
| US9881872B2 (en) | 2016-01-15 | 2018-01-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for fabricating a local interconnect in a semiconductor device |
| JP6211637B2 (ja) * | 2016-02-01 | 2017-10-11 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置の製造方法、及び、半導体装置 |
| US10141426B2 (en) * | 2016-02-08 | 2018-11-27 | International Business Macahines Corporation | Vertical transistor device |
| JP6230648B2 (ja) * | 2016-04-21 | 2017-11-15 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置 |
| US10002962B2 (en) | 2016-04-27 | 2018-06-19 | International Business Machines Corporation | Vertical FET structure |
| US9728266B1 (en) | 2016-07-08 | 2017-08-08 | Micron Technology, Inc. | Memory device including multiple select gates and different bias conditions |
| WO2018033981A1 (ja) * | 2016-08-18 | 2018-02-22 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 柱状半導体装置とその製造方法 |
| US11088033B2 (en) | 2016-09-08 | 2021-08-10 | International Business Machines Corporation | Low resistance source-drain contacts using high temperature silicides |
| US9859421B1 (en) * | 2016-09-21 | 2018-01-02 | International Business Machines Corporation | Vertical field effect transistor with subway etch replacement metal gate |
| US9991267B1 (en) * | 2017-01-25 | 2018-06-05 | International Business Machines Corporation | Forming eDRAM unit cell with VFET and via capacitance |
| KR102773973B1 (ko) | 2017-02-24 | 2025-03-05 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| US10361300B2 (en) | 2017-02-28 | 2019-07-23 | International Business Machines Corporation | Asymmetric vertical device |
| CN108735746B (zh) * | 2017-04-13 | 2021-04-06 | 中芯国际集成电路制造(北京)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| JP6953234B2 (ja) * | 2017-08-28 | 2021-10-27 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP6978902B2 (ja) * | 2017-11-10 | 2021-12-08 | 富士通株式会社 | 化合物半導体装置、受信機、及び化合物半導体装置の製造方法。 |
| KR102465533B1 (ko) | 2017-11-21 | 2022-11-11 | 삼성전자주식회사 | 수직 채널을 가지는 반도체 소자 |
| US10381355B2 (en) * | 2018-01-11 | 2019-08-13 | International Business Machines Corporation | Dense vertical field effect transistor structure |
| WO2019229811A1 (ja) * | 2018-05-28 | 2019-12-05 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 柱状半導体装置と、その製造方法。 |
| US10930778B2 (en) * | 2018-10-11 | 2021-02-23 | International Business Machines Corporation | Vertical transistor devices with composite high-K and low-K spacers with a controlled top junction |
| WO2020245946A1 (ja) * | 2019-06-05 | 2020-12-10 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 柱状半導体装置の製造方法 |
| DE102019116218A1 (de) * | 2019-06-14 | 2020-12-17 | Infineon Technologies Dresden GmbH & Co. KG | Leistungshalbleitervorrichtung und Verfahren |
| CN112309859B (zh) * | 2019-07-30 | 2023-10-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112397588B (zh) * | 2019-08-15 | 2025-02-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113078216A (zh) * | 2020-01-06 | 2021-07-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US11177370B2 (en) | 2020-02-28 | 2021-11-16 | International Business Machines Corporation | Vertical field effect transistor with self-aligned source and drain top junction |
| CN113629142B (zh) * | 2020-05-06 | 2023-11-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构和半导体结构的形成方法 |
| CN114188412B (zh) * | 2020-09-14 | 2026-01-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN117678058A (zh) | 2022-06-02 | 2024-03-08 | 长江存储科技有限责任公司 | 半导体结构及其形成方法 |
| CN117476597A (zh) * | 2022-07-29 | 2024-01-30 | 长江存储科技有限责任公司 | 半导体器件及其制造方法 |
| JP2024049771A (ja) * | 2022-09-29 | 2024-04-10 | 株式会社ジャパンディスプレイ | Ｃｍｏｓ回路 |
Family Cites Families (144)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5017977A (en) | 1985-03-26 | 1991-05-21 | Texas Instruments Incorporated | Dual EPROM cells on trench walls with virtual ground buried bit lines |
| JP2703970B2 (ja) | 1989-01-17 | 1998-01-26 | 株式会社東芝 | Ｍｏｓ型半導体装置 |
| US5258635A (en) | 1988-09-06 | 1993-11-02 | Kabushiki Kaisha Toshiba | MOS-type semiconductor integrated circuit device |
| JP2804539B2 (ja) * | 1989-09-28 | 1998-09-30 | 沖電気工業株式会社 | 半導体装置およびその製造方法 |
| JPH03187272A (ja) * | 1989-12-15 | 1991-08-15 | Mitsubishi Electric Corp | Ｍｏｓ型電界効果トランジスタ及びその製造方法 |
| US5466961A (en) * | 1991-04-23 | 1995-11-14 | Canon Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| US5308782A (en) | 1992-03-02 | 1994-05-03 | Motorola | Semiconductor memory device and method of formation |
| US5208172A (en) * | 1992-03-02 | 1993-05-04 | Motorola, Inc. | Method for forming a raised vertical transistor |
| JP2748072B2 (ja) | 1992-07-03 | 1998-05-06 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| GB2286723B (en) | 1992-12-11 | 1997-01-08 | Intel Corp | A mos transistor having a composite gate electrode and method of fabrication |
| JPH06268173A (ja) | 1993-03-15 | 1994-09-22 | Toshiba Corp | 半導体記憶装置 |
| JP3403231B2 (ja) | 1993-05-12 | 2003-05-06 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP3745392B2 (ja) | 1994-05-26 | 2006-02-15 | 株式会社ルネサステクノロジ | 半導体装置 |
| JPH0878533A (ja) | 1994-08-31 | 1996-03-22 | Nec Corp | 半導体装置及びその製造方法 |
| JP2797984B2 (ja) | 1994-10-27 | 1998-09-17 | 日本電気株式会社 | 固体撮像素子およびその製造方法 |
| JP3318814B2 (ja) | 1995-03-15 | 2002-08-26 | ソニー株式会社 | 固体撮像装置及びその駆動方法 |
| KR0165398B1 (ko) | 1995-05-26 | 1998-12-15 | 윤종용 | 버티칼 트랜지스터의 제조방법 |
| JPH098290A (ja) | 1995-06-20 | 1997-01-10 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP3055869B2 (ja) * | 1995-12-15 | 2000-06-26 | 財団法人半導体研究振興会 | 絶縁ゲート型電界効果トランジスタ及びその製造方法 |
| US5767549A (en) | 1996-07-03 | 1998-06-16 | International Business Machines Corporation | SOI CMOS structure |
| US7052941B2 (en) | 2003-06-24 | 2006-05-30 | Sang-Yun Lee | Method for making a three-dimensional integrated circuit structure |
| JP4014708B2 (ja) | 1997-08-21 | 2007-11-28 | 株式会社ルネサステクノロジ | 半導体集積回路装置の設計方法 |
| US6242775B1 (en) | 1998-02-24 | 2001-06-05 | Micron Technology, Inc. | Circuits and methods using vertical complementary transistors |
| JP3467416B2 (ja) | 1998-04-20 | 2003-11-17 | Ｎｅｃエレクトロニクス株式会社 | 半導体記憶装置及びその製造方法 |
| JP2000039628A (ja) | 1998-05-16 | 2000-02-08 | Semiconductor Energy Lab Co Ltd | 半導体表示装置 |
| JP3718058B2 (ja) | 1998-06-17 | 2005-11-16 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| JP4078721B2 (ja) | 1998-08-24 | 2008-04-23 | ソニー株式会社 | 半導体装置とその製造方法 |
| US6204187B1 (en) | 1999-01-06 | 2001-03-20 | Infineon Technologies North America, Corp. | Contact and deep trench patterning |
| JP2000243085A (ja) | 1999-02-22 | 2000-09-08 | Hitachi Ltd | 半導体装置 |
| JP3621844B2 (ja) | 1999-02-24 | 2005-02-16 | シャープ株式会社 | 増幅型固体撮像装置 |
| JP2000357736A (ja) | 1999-06-15 | 2000-12-26 | Toshiba Corp | 半導体装置及びその製造方法 |
| EP1063697B1 (en) | 1999-06-18 | 2003-03-12 | Lucent Technologies Inc. | A process for fabricating a CMOS integrated circuit having vertical transistors |
| US6392271B1 (en) | 1999-06-28 | 2002-05-21 | Intel Corporation | Structure and process flow for fabrication of dual gate floating body integrated MOS transistors |
| JP4666723B2 (ja) | 1999-07-06 | 2011-04-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| CA2279147C (en) * | 1999-07-29 | 2003-02-18 | Graminia Developments Ltd. | Liquid for producing marker vapour, a method of producing marker vapour and a method of inspection with marker vapour |
| US6483171B1 (en) | 1999-08-13 | 2002-11-19 | Micron Technology, Inc. | Vertical sub-micron CMOS transistors on (110), (111), (311), (511), and higher order surfaces of bulk, SOI and thin film structures and method of forming same |
| DE19945136A1 (de) | 1999-09-21 | 2001-04-12 | Infineon Technologies Ag | Vertikale Pixelzellen |
| JP2001237421A (ja) | 2000-02-24 | 2001-08-31 | Toshiba Corp | 半導体装置、ｓｒａｍおよびその製造方法 |
| US6882012B2 (en) | 2000-02-28 | 2005-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method of manufacturing the same |
| JP2002231951A (ja) | 2001-01-29 | 2002-08-16 | Sony Corp | 半導体装置およびその製造方法 |
| US6624459B1 (en) | 2000-04-12 | 2003-09-23 | International Business Machines Corp. | Silicon on insulator field effect transistors having shared body contact |
| JP3713418B2 (ja) | 2000-05-30 | 2005-11-09 | 光正 小柳 | ３次元画像処理装置の製造方法 |
| JP2001352047A (ja) | 2000-06-05 | 2001-12-21 | Oki Micro Design Co Ltd | 半導体集積回路 |
| JP4021602B2 (ja) | 2000-06-16 | 2007-12-12 | 株式会社東芝 | 半導体記憶装置 |
| JP2002033399A (ja) | 2000-07-13 | 2002-01-31 | Toshiba Corp | 半導体集積回路及びその製造方法 |
| JP4064607B2 (ja) * | 2000-09-08 | 2008-03-19 | 株式会社東芝 | 半導体メモリ装置 |
| US6406962B1 (en) | 2001-01-17 | 2002-06-18 | International Business Machines Corporation | Vertical trench-formed dual-gate FET device structure and method for creation |
| US6448601B1 (en) | 2001-02-09 | 2002-09-10 | Micron Technology, Inc. | Memory address and decode circuits with ultra thin body transistors |
| US6531727B2 (en) | 2001-02-09 | 2003-03-11 | Micron Technology, Inc. | Open bit line DRAM with ultra thin body transistors |
| JP3908911B2 (ja) | 2001-02-16 | 2007-04-25 | シャープ株式会社 | イメージセンサの製造方法 |
| JP3899236B2 (ja) | 2001-02-16 | 2007-03-28 | シャープ株式会社 | イメージセンサの製造方法 |
| FR2823009B1 (fr) | 2001-04-02 | 2004-07-09 | St Microelectronics Sa | Procede de fabrication d'un transistor vertical a grille isolee a faible recouvrement de la grille sur la source et sur le drain, et circuit integre comportant un tel transistor |
| US6927433B2 (en) | 2001-06-28 | 2005-08-09 | Isetec, Inc | Active pixel image sensor with two transistor pixel, in-pixel non-uniformity correction, and bootstrapped reset lines |
| JP2003068883A (ja) | 2001-08-24 | 2003-03-07 | Hitachi Ltd | 半導体記憶装置 |
| US6798017B2 (en) * | 2001-08-31 | 2004-09-28 | International Business Machines Corporation | Vertical dual gate field effect transistor |
| US6461900B1 (en) | 2001-10-18 | 2002-10-08 | Chartered Semiconductor Manufacturing Ltd. | Method to form a self-aligned CMOS inverter using vertical device integration |
| JP2003142684A (ja) | 2001-11-02 | 2003-05-16 | Toshiba Corp | 半導体素子及び半導体装置 |
| US6657259B2 (en) | 2001-12-04 | 2003-12-02 | International Business Machines Corporation | Multiple-plane FinFET CMOS |
| US6670642B2 (en) | 2002-01-22 | 2003-12-30 | Renesas Technology Corporation. | Semiconductor memory device using vertical-channel transistors |
| US6658259B2 (en) | 2002-03-07 | 2003-12-02 | Interwave Communications International, Ltd. | Wireless network having a virtual HLR and method of operating the same |
| JP2004096065A (ja) | 2002-07-08 | 2004-03-25 | Renesas Technology Corp | 半導体記憶装置およびその製造方法 |
| JP2004079694A (ja) | 2002-08-14 | 2004-03-11 | Fujitsu Ltd | スタンダードセル |
| JP4639040B2 (ja) | 2002-10-10 | 2011-02-23 | パナソニック株式会社 | 半導体装置の製造方法 |
| JP2004165462A (ja) | 2002-11-14 | 2004-06-10 | Sony Corp | 固体撮像素子及びその製造方法 |
| US7138685B2 (en) | 2002-12-11 | 2006-11-21 | International Business Machines Corporation | Vertical MOSFET SRAM cell |
| KR100467027B1 (ko) | 2003-01-07 | 2005-01-24 | 삼성전자주식회사 | 수직 트랜지스터로 구성된 에스램 소자 및 그 제조방법 |
| JP2004259733A (ja) | 2003-02-24 | 2004-09-16 | Seiko Epson Corp | 固体撮像装置 |
| WO2004084228A1 (en) | 2003-03-18 | 2004-09-30 | Kabushiki Kaisha Toshiba | Phase change memory device |
| US6902962B2 (en) | 2003-04-04 | 2005-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Silicon-on-insulator chip with multiple crystal orientations |
| JP2004319808A (ja) | 2003-04-17 | 2004-11-11 | Takehide Shirato | Ｍｉｓ電界効果トランジスタ及びその製造方法 |
| JP4108537B2 (ja) | 2003-05-28 | 2008-06-25 | 富士雄 舛岡 | 半導体装置 |
| US6943407B2 (en) | 2003-06-17 | 2005-09-13 | International Business Machines Corporation | Low leakage heterojunction vertical transistors and high performance devices thereof |
| JP4651920B2 (ja) | 2003-07-15 | 2011-03-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7612416B2 (en) * | 2003-10-09 | 2009-11-03 | Nec Corporation | Semiconductor device having a conductive portion below an interlayer insulating film and method for producing the same |
| JP4758061B2 (ja) | 2003-10-16 | 2011-08-24 | パナソニック株式会社 | 固体撮像装置およびその製造方法 |
| JP4416474B2 (ja) | 2003-10-28 | 2010-02-17 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
| US7372091B2 (en) * | 2004-01-27 | 2008-05-13 | Micron Technology, Inc. | Selective epitaxy vertical integrated circuit components |
| US6878991B1 (en) | 2004-01-30 | 2005-04-12 | Micron Technology, Inc. | Vertical device 4F2 EEPROM memory |
| KR100532564B1 (ko) | 2004-05-25 | 2005-12-01 | 한국전자통신연구원 | 다중 게이트 모스 트랜지스터 및 그 제조 방법 |
| JP4218894B2 (ja) | 2004-07-08 | 2009-02-04 | シャープ株式会社 | 固体撮像装置およびその製造方法 |
| US7518182B2 (en) | 2004-07-20 | 2009-04-14 | Micron Technology, Inc. | DRAM layout with vertical FETs and method of formation |
| US7247570B2 (en) | 2004-08-19 | 2007-07-24 | Micron Technology, Inc. | Silicon pillars for vertical transistors |
| US7442970B2 (en) | 2004-08-30 | 2008-10-28 | Micron Technology, Inc. | Active photosensitive structure with buried depletion layer |
| US7241655B2 (en) | 2004-08-30 | 2007-07-10 | Micron Technology, Inc. | Method of fabricating a vertical wrap-around-gate field-effect-transistor for high density, low voltage logic and memory array |
| US7271052B1 (en) | 2004-09-02 | 2007-09-18 | Micron Technology, Inc. | Long retention time single transistor vertical memory gain cell |
| US8110869B2 (en) | 2005-02-11 | 2012-02-07 | Alpha & Omega Semiconductor, Ltd | Planar SRFET using no additional masks and layout method |
| JP5017795B2 (ja) | 2005-04-13 | 2012-09-05 | 日本電気株式会社 | 電界効果トランジスタの製造方法 |
| US7371627B1 (en) | 2005-05-13 | 2008-05-13 | Micron Technology, Inc. | Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines |
| US20060261406A1 (en) | 2005-05-18 | 2006-11-23 | Yijian Chen | Vertical integrated-gate CMOS device and its fabrication process |
| KR100673012B1 (ko) | 2005-09-02 | 2007-01-24 | 삼성전자주식회사 | 이중 게이트형 수직 채널 트랜지스터들을 구비하는다이내믹 랜덤 억세스 메모리 장치 및 그 제조 방법 |
| FR2891664B1 (fr) | 2005-09-30 | 2007-12-21 | Commissariat Energie Atomique | Transistor mos vertical et procede de fabrication |
| KR100800469B1 (ko) | 2005-10-05 | 2008-02-01 | 삼성전자주식회사 | 매몰 비트 라인에 접속된 수직형 트랜지스터를 포함하는회로 소자 및 제조 방법 |
| US7977736B2 (en) | 2006-02-23 | 2011-07-12 | Samsung Electronics Co., Ltd. | Vertical channel transistors and memory devices including vertical channel transistors |
| JP2008028240A (ja) | 2006-07-24 | 2008-02-07 | Toshiba Corp | 固体撮像装置 |
| JP2008053388A (ja) | 2006-08-23 | 2008-03-06 | Toshiba Corp | 半導体装置及びその製造方法 |
| US8058683B2 (en) * | 2007-01-18 | 2011-11-15 | Samsung Electronics Co., Ltd. | Access device having vertical channel and related semiconductor device and a method of fabricating the access device |
| JP5114968B2 (ja) | 2007-02-20 | 2013-01-09 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP2008227026A (ja) | 2007-03-12 | 2008-09-25 | Toshiba Corp | 半導体装置の製造方法 |
| JP5130596B2 (ja) | 2007-05-30 | 2013-01-30 | 国立大学法人東北大学 | 半導体装置 |
| JP2009037115A (ja) | 2007-08-03 | 2009-02-19 | Sony Corp | 半導体装置およびその製造方法、並びに表示装置 |
| US8330089B2 (en) | 2007-09-12 | 2012-12-11 | Unisantis Electronics Singapore Pte Ltd. | Solid-state imaging device |
| KR101109088B1 (ko) | 2007-09-12 | 2012-01-31 | 유니산티스 일렉트로닉스 싱가포르 프라이빗 리미티드 | 고체촬상소자 |
| US8101500B2 (en) | 2007-09-27 | 2012-01-24 | Fairchild Semiconductor Corporation | Semiconductor device with (110)-oriented silicon |
| JP2009088134A (ja) * | 2007-09-28 | 2009-04-23 | Elpida Memory Inc | 半導体装置、半導体装置の製造方法並びにデータ処理システム |
| JP4900195B2 (ja) | 2007-10-26 | 2012-03-21 | 大日本印刷株式会社 | オーサリング装置、方法およびコンピュータプログラム |
| US8183628B2 (en) * | 2007-10-29 | 2012-05-22 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor structure and method of fabricating the semiconductor structure |
| JP5204121B2 (ja) | 2007-10-29 | 2013-06-05 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体構造及び当該半導体構造の製造方法 |
| JP2009117518A (ja) | 2007-11-05 | 2009-05-28 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
| US8896056B2 (en) | 2007-12-05 | 2014-11-25 | Unisantis Electronics Singapore Pte Ltd. | Surrounding gate transistor semiconductor device |
| US7935598B2 (en) | 2007-12-24 | 2011-05-03 | Hynix Semiconductor Inc. | Vertical channel transistor and method of fabricating the same |
| US7956434B2 (en) | 2007-12-27 | 2011-06-07 | Dongbu Hitek Co., Ltd. | Image sensor and method for manufacturing the same |
| WO2009095999A1 (ja) | 2008-01-29 | 2009-08-06 | Unisantis Electronics (Japan) Ltd. | 半導体記憶装置 |
| WO2009096002A1 (ja) | 2008-01-29 | 2009-08-06 | Unisantis Electronics (Japan) Ltd. | 半導体装置の製造方法 |
| US8598650B2 (en) | 2008-01-29 | 2013-12-03 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor device and production method therefor |
| WO2009095997A1 (ja) | 2008-01-29 | 2009-08-06 | Unisantis Electronics (Japan) Ltd. | 半導体装置およびその製造方法 |
| WO2009096001A1 (ja) | 2008-01-29 | 2009-08-06 | Unisantis Electronics (Japan) Ltd. | 半導体記憶装置およびメモリ混載半導体装置、並びにそれらの製造方法 |
| US8212298B2 (en) | 2008-01-29 | 2012-07-03 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor storage device and methods of producing it |
| US8188537B2 (en) | 2008-01-29 | 2012-05-29 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor device and production method therefor |
| US8378425B2 (en) | 2008-01-29 | 2013-02-19 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor storage device |
| WO2009095998A1 (ja) | 2008-01-29 | 2009-08-06 | Unisantis Electronics (Japan) Ltd. | 半導体記憶装置 |
| JP5317343B2 (ja) | 2009-04-28 | 2013-10-16 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置及びその製造方法 |
| JP4316657B2 (ja) | 2008-01-29 | 2009-08-19 | 日本ユニサンティスエレクトロニクス株式会社 | 半導体装置 |
| JP4316658B2 (ja) | 2008-01-29 | 2009-08-19 | 日本ユニサンティスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US8154086B2 (en) | 2008-01-29 | 2012-04-10 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor surround gate SRAM storage device |
| WO2009101704A1 (ja) | 2008-02-15 | 2009-08-20 | Unisantis Electronics (Japan) Ltd. | 半導体装置の製造方法 |
| WO2009133623A1 (ja) | 2008-05-02 | 2009-11-05 | 日本ユニサンティスエレクトロニクス株式会社 | 固体撮像素子 |
| US8097907B2 (en) | 2008-05-02 | 2012-01-17 | Unisantis Electronics Singapore Pte Ltd. | Solid-state imaging device |
| KR100971412B1 (ko) | 2008-05-21 | 2010-07-21 | 주식회사 하이닉스반도체 | 반도체 장치의 수직 채널 트랜지스터 형성 방법 |
| JP2010034191A (ja) * | 2008-07-28 | 2010-02-12 | Toshiba Corp | 半導体記憶装置とその製造方法 |
| TWI368315B (en) | 2008-08-27 | 2012-07-11 | Nanya Technology Corp | Transistor structure, dynamic random access memory containing the transistor structure, and method of making the same |
| JP2010171055A (ja) * | 2009-01-20 | 2010-08-05 | Elpida Memory Inc | 半導体装置およびその製造方法 |
| US8338292B2 (en) * | 2009-02-18 | 2012-12-25 | International Business Machines Corporation | Body contacts for FET in SOI SRAM array |
| TWI388059B (zh) * | 2009-05-01 | 2013-03-01 | Niko Semiconductor Co Ltd | The structure of gold-oxygen semiconductor and its manufacturing method |
| US7968876B2 (en) | 2009-05-22 | 2011-06-28 | Macronix International Co., Ltd. | Phase change memory cell having vertical channel access transistor |
| JP4987926B2 (ja) | 2009-09-16 | 2012-08-01 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
| JP2011071235A (ja) | 2009-09-24 | 2011-04-07 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR101116354B1 (ko) | 2009-09-30 | 2012-03-09 | 주식회사 하이닉스반도체 | 단일측벽콘택에 연결된 매립비트라인을 갖는 반도체장치 및 그제조 방법 |
| JP5356970B2 (ja) | 2009-10-01 | 2013-12-04 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
| US8067800B2 (en) * | 2009-12-28 | 2011-11-29 | Force Mos Technology Co., Ltd. | Super-junction trench MOSFET with resurf step oxide and the method to make the same |
| WO2011111662A1 (ja) | 2010-03-08 | 2011-09-15 | 日本ユニサンティスエレクトロニクス株式会社 | 固体撮像装置 |
| JP5054182B2 (ja) | 2010-03-12 | 2012-10-24 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 固体撮像装置 |
| JP5066590B2 (ja) | 2010-06-09 | 2012-11-07 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置とその製造方法 |
| JP5087655B2 (ja) | 2010-06-15 | 2012-12-05 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置及びその製造方法 |
| US8378400B2 (en) | 2010-10-29 | 2013-02-19 | Unisantis Electronics Singapore Pte Ltd. | Solid state imaging device |
-
2009
- 2009-04-28 JP JP2009109126A patent/JP5317343B2/ja active Active
-
2010
- 2010-04-26 SG SG201002931-2A patent/SG166085A1/en unknown
- 2010-04-27 US US12/768,290 patent/US8497548B2/en active Active
- 2010-04-27 KR KR1020100039178A patent/KR20100118531A/ko not_active Ceased
- 2010-04-28 EP EP10004492A patent/EP2246893A3/en not_active Withdrawn
- 2010-04-28 TW TW099113443A patent/TWI438900B/zh active
- 2010-04-28 CN CN201510472710.9A patent/CN105023948A/zh active Pending
- 2010-04-28 CN CN2010101714354A patent/CN101877353A/zh active Pending
-
2013
- 2013-06-13 US US13/917,040 patent/US8647947B2/en active Active
- 2013-08-29 KR KR1020130103392A patent/KR20130103694A/ko not_active Ceased
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9373620B2 (en) | 2014-09-12 | 2016-06-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Series connected transistor structure and method of manufacturing the same |
| US9620500B2 (en) | 2014-09-12 | 2017-04-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Series-connected transistor structure |
Also Published As
| Publication number | Publication date |
|---|---|
| US8647947B2 (en) | 2014-02-11 |
| JP5317343B2 (ja) | 2013-10-16 |
| TW201039443A (en) | 2010-11-01 |
| US20130273703A1 (en) | 2013-10-17 |
| CN101877353A (zh) | 2010-11-03 |
| US8497548B2 (en) | 2013-07-30 |
| CN105023948A (zh) | 2015-11-04 |
| JP2010258345A (ja) | 2010-11-11 |
| EP2246893A2 (en) | 2010-11-03 |
| SG166085A1 (en) | 2010-11-29 |
| TWI438900B (zh) | 2014-05-21 |
| KR20100118531A (ko) | 2010-11-05 |
| EP2246893A3 (en) | 2012-07-25 |
| US20100270611A1 (en) | 2010-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5317343B2 (ja) | 半導体装置及びその製造方法 | |
| JP2010258345A5 (ko) | ||
| TWI752640B (zh) | 具有獨立閘極控制之垂直堆疊互補ｆｅｔ裝置 | |
| KR101378640B1 (ko) | 반도체 기억장치 및 메모리 내장 반도체 장치, 및 그들의 제조방법 | |
| US7883969B2 (en) | Metal oxide semiconductor field effect transistors (MOSFETs) including recessed channel regions and methods of fabricating the same | |
| US8786020B2 (en) | Method of fabricating a semiconductor device including a gate having a plurality of fingers extended over a plurality of isolation regions | |
| CN106887383B (zh) | 鳍式场效应晶体管器件的鳍结构的形成方法 | |
| JP6363895B2 (ja) | 半導体装置の製造方法 | |
| CN101933149A (zh) | 半导体器件及其制造方法 | |
| KR20140009063A (ko) | 듀얼 안티-퓨즈 | |
| US9640662B2 (en) | Method for fabricating semiconductor device | |
| TW202018957A (zh) | 具有三維鰭狀場效電晶體(finfet)結構之分離閘非揮發性記憶體單元及其製造方法 | |
| US11158623B2 (en) | Layout of semiconductor device and method of forming semiconductor device | |
| KR102877188B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US12495580B2 (en) | Semiconductor device | |
| US9991337B2 (en) | Semiconductor device and method for fabricating the same | |
| US20150357350A1 (en) | Semiconductor arrangements and methods for manufacturing the same | |
| KR102529229B1 (ko) | 반도체 소자 | |
| US20150270268A1 (en) | Semiconductor device | |
| TWI539557B (zh) | 以單一多晶矽層來形成浮動閘極記憶體胞元之半導體記憶體陣列的自 我對齊方法 | |
| US20220157933A1 (en) | Semiconductor device and method for fabricating the same | |
| US9640661B1 (en) | FinFET having a fin and a V-shaped epitaxial layer formed on the top surface of the fin and method for fabricating the same | |
| CN109712934B (zh) | 一种制作半导体元件的方法 | |
| EP4697894A1 (en) | Integrated circuit devices including stacked transistors having independently adjustable gates, channels, and inner spacers and methods of forming the same | |
| US7638837B2 (en) | Stress enhanced semiconductor device and methods for fabricating same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| PA0107 | Divisional application |
Comment text: Divisional Application of Patent Patent event date: 20130829 Patent event code: PA01071R01D |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20131001 Comment text: Request for Examination of Application Patent event code: PA02011R04I Patent event date: 20130829 Comment text: Divisional Application of Patent |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20131013 Patent event code: PE09021S01D |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20140410 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20131013 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |