KR850000794A - 반도체 집적회로 장치 - Google Patents

반도체 집적회로 장치 Download PDF

Info

Publication number
KR850000794A
KR850000794A KR1019840002874A KR840002874A KR850000794A KR 850000794 A KR850000794 A KR 850000794A KR 1019840002874 A KR1019840002874 A KR 1019840002874A KR 840002874 A KR840002874 A KR 840002874A KR 850000794 A KR850000794 A KR 850000794A
Authority
KR
South Korea
Prior art keywords
misfets
channel
group
integrated circuit
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019840002874A
Other languages
English (en)
Other versions
KR920008396B1 (ko
Inventor
마사도시 가와지마
Original Assignee
미쓰다 가쓰시게
가부시기 가이샤 히다찌 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰다 가쓰시게, 가부시기 가이샤 히다찌 세이사꾸쇼 filed Critical 미쓰다 가쓰시게
Publication of KR850000794A publication Critical patent/KR850000794A/ko
Application granted granted Critical
Publication of KR920008396B1 publication Critical patent/KR920008396B1/ko
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/90—Masterslice integrated circuits
    • H10D84/998—Input and output buffer/driver structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/427—Power or ground buses

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음.

Description

반도체 집적회로 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 일반적인 게이트 어레이(Gaete array)형 반도체 집적회로 장치(칩)의 개략적인 평면도, 제4도 A와 제4도 B는 본 발명장치의 1실시예의 평면도와 그 1부의 확대도면, 제5도는 버퍼부의 확대 평면도.

Claims (23)

  1. 다음의 것으로 되는 반도체 집적 회로장치 반도체기판, 상기 반도체기판 위에 형성된 다수개의 유닛트 셀, 상기 유닛트 셀은 각각 입력 또는 출력의 어느 1개의 회로기능을 구비한다. 상기 유닛트 셀은 각각 상기 회로기능을 갖추기 위해서 서로 연결이 가능한 MISFET를 갖는다. 상기 유닛트 셀의 각각에 대응해서, 상기 반도체 기판 위에 형성된 본딩 페드, 상기 유닛트 셀의 각각에 상기 입력 또는 출력의 어느 1개의 회로기능을 부여하기 위한 배선, 상기 배선은 각각의 유닛트 셀과 대응하는 본딩 페드와의 상호 연결을 포함하고, 그리고, 상기 배선에 의해서 상기 입력회로 기능이 주어진 제1유닛트 셀내의 보호용 MISFET는, 상기 배선에 의해서 상기 출력회로 기능이 주어진 제2유닛트 셀내의 상기 출력회로 기능을 주는 MISFET의 어느 것과 동일의 MISFET를 사용해서 구성된다. 상기 보호용 MISFET는 상기 본딩 페드로 부터의 신호가 그 게이트 전극에 인가되는 MISFET의 파괴를 방지한다.
  2. 특허청구의 범위 제1항에 따르는 반도체 집적회로 장치에 있어서, 상기 게이트 보호용 MISFET는 n 찬넬 MOSFET이다.
  3. 특허청구의 범위 제1항에 따른 반도체 집적회로 장치에 있어서, 상기 MISFETs는 n 찬넬 MOSFETs 및 p 찬넬 MOSFETs를 포함하는 상기 보호용 MISFET는 n 찬넬 MOSFET이다.
  4. 특허청구의 범위 제3항에 따른 반도체 집적회로 장치에 있어서, 상기 보호용 MOSFET와 동일의 MOSFET로 구성된 상기 제2유닛트셀 내의 상기 MISFET는 n 찬넬 MOSFET이며, p 찬넬 MOSFET와 함께, 상기 제2유닛트 셀의 최종단위 인버어터를 구성한다.
  5. 다음의 것으로 되는 반도체 집적회로 장치. 반도체 기판; 상기 반도체 기판 위에 형성된 다수의 유닛트 셀, 상기 유닛트 셀은 각각 입력 또는 출력의 어느 1개의 회로기능을 구비하게 된다. 상기 유닛트 셀은 각각 상기 회로기능을 갖추기 위해서 서로 연결되는 것이 가능한 MISFET를 갖는다. 상기 유닛트 셀의 각각에 대응해서, 상기 반도체 기판위에 형성된 본딩 페드; 상기 유닛트 셀의 각각에 입력 또는 출력의 어느 1개의 회로기능을 주기위한 배선, 상기 배선은 각각의 유닛트 셀과 대응하는 본딩 페드와의 상호 연결을 포함하며, 그리고, 상기 배선에 의해서 상기 회로기능이 주어진 상기 유닛트 셀 내에서 상기 회로기능의 적어도 일부는 2이상의 상기 MISFETs를 상기 배선에 의해서 병열로 접속하는 것에 의해서 부여된다. 상기 병열로 접속된 MISFET는 각각 서로 평행인 게이트 전극을 갖고, 또한 소오스 또는 드레인 영역으로서 작용하는 반도체 영역을 각각 서로 인접하는 MISFET로서 공유한다.
  6. 특허청구의 범위 제5에 따른 반도체 집적회로장치에 있어서, 상기 입력회로 기능이 주어진 제1유닛트 셀 내의 상기 회로기능의 1부는 상기 병열로 접속된 MISFETs에 의해서 부여된다. 상기 출력회로 기능이 부여된 제2유닛트 셀 내의 상기 회로기능의 1부는 상기 제1유닛트 셀 내의 상기 병열로 접속된 MISFETs와 동일의 MISFETs를 병열로 접속하는 것에 의해서 부여된다.
  7. 특허청구의 범위 제6항에 따른 반도체 집적회로 장치에 있어서, 상기 병열 접속된 각 MISFET는 실질적으로 동일의 게이트 전극의 형상 찬넬 길이 및 찬넬 폭을 갖는다.
  8. 특허청구의 범위 제7항에 따른 반도체 집적회로 장치에 있어서, 상기 제1유닛트 셀 내의 상기 병열로 접속된 MISFETs는 보호용 MISFET로서 사용된다. 상기 보호용 MISFET는 상기 본딩 페드로부터의 신호가 그 게이트 전극에 인가되는 MISFET의 파괴를 방지한다.
  9. 특허청구의 범위 제8항에 따른 반도체 집적회로 장치에 있어서, 상기 MISFETs는 n 찬넬 MOSFETs 및 p 찬넬 MOSFETs를 포함한다. 상기 보호용 MISFET는 n 찬넬 MOSFETs로 된다. 상기 제2유닛트 셀내의 상기 병열로 접속된 MOSFET는 n 찬넬 MOSFET이고, p 찬넬 MOSFETs와 함께, 상기 제2유닛트 셀의 최종단의 인버어터를 구성한다.
  10. 특허청구의 범위 제6항에 따른 반도체 집적회로 장치에 있어서, 상기 병열 접속된 MISFETs는 각각이 실질적으로 동일의 게이트 전극의 형상 찬넬길이 및 찬넬폭을 가지며, MISFETs로 되는 제1의 군과, 각각이 상기 제1의 군의 상기 MISFETs의 상기 찬넬 폭보다 적은 찬넬폭을 가지며, 또한 실질적으로 동일의 게이트 전극의 형상찬넬 길이 및 찬넬폭을 갖는 MISFETs로 되는 제2의 군을 포함한다.
  11. 특허청구의 범위 제10항에 따른 반도체 집적회로 장치에 있어서, 상기 제1의 유닛트 셀 내에서, 상기 제1의 군의 MISFETs는 보호용 MISFET로서 사용되고, 또한 상기 제2의 군의 MISFETs는 다른 입력회로 기능을 부여한다. 상기 보호용 MISFET는 상기 본딩 페드로부터의 신호가 그 게이트 전극에 인가되는 상기 제2의 군의 MISFETs의 파괴를 방지한다. 상기 제2의 유닛트 셀 내에서, 상기 제1의 군의 MISFETs는 최종단의 인버어터의 1부로서 사용되며, 또한 상기 제2의 군의 MISFETs는 다른 출력회로 기능을 부여한다.
  12. 특허청구의 범위 제11항에 따른 반도체 집적회로 장치에 있어서 제2의 군은, 2개의 MISFETs로 된다.
  13. 다음의 것으로 되는 반도체 집적회로 장치, 반도체 기판; 상기 반도체 기판 위에 형성된 다수의 유닛트 셀 상기 유닛트 셀은 각각 입력 또는 출력의 어느 1개의 회로기능을 가지게 된다. 상기 유닛트 셀은 각각 상기 회로기능을 구비하기 위해서 서로 연결되는 것이 가능한 n 찬넬 MISFETs 및 p 찬넬 MISFETs를 가지며, 상기 n 찬넬 MISFETs 및 p 찬넬 MISFETs는 서로 평행인 게이트 전극을 가지며, 또한 소오스 또는 드레인 영역으로서 동작하는 반도체 영역을 각각 서로 인접하는 MISFET로서 공유하도록 형성된 다수의 n 찬넬 MISFETs로 되는 군과 다수의 p 찬넬 MISFETs로 되는 군을 포함한다. 상기 유닛트 셀의 각각에 대응한 상기 반도체 기판위에 형성된 본딩 페드; 상기 유닛트 셀의 각각에 입력 또는 출력의 어느 1개의 회로기능을 부여하기 위한 배선, 상기 배선은 각각의 유닛트 셀과 대응하는 본딩 페드와의 상호 연결을 포함하고, 상기 배선에 의해서, 상기 입력회로 기능이 부여된 제1유닛트 셀 내의 보호용 MISFET는, 상기 다수의 n 찬넬 MISFETs로 되는 제1군을 사용해서 구성된다. 상기 다수의 n 찬넬 MISFETs는 서로 병열로 접속된다. 상기 보호용 MISFET는 상기 본딩 페드로부터의 신호가 그 게이트 전극에 인가되는 MISFET의 파괴를 방지한다. 그리고, 상기 배선에 의해서 상기 출력회로 기능이 부여된 제2유닛트 셀 내의 최종단의 인버어터는, 상기 다수개의 n 찬넬 MISFETs로 되는 제1군 및 상기 다수의 p 찬넬 MISFETs는 되는 제2군을 사용해서 구성된다. 상기 다수의 n 찬넬 MISFETs는 서로 병열로 접속된다. 상기 다수의 p 찬넬 MISFETs는 서로 병열로 접속된다. 상기 다수의 n 찬넬 MISFETs는 상기 보호용 MISFET를 구성하는 MISFETs와 동일하다.
  14. 특허청구의 범위 제13항에 따른 반도체 집적회로 장치에 있어서, 상기 보호용 MISFET를 제외하는 입력회로 기능 및 상기 최종단의 인버어터를 제외하는 출력회로 기능은, 상기 제1 및 제2의 군 이외의 상기 다수의 n 찬넬 MISFETs로 되는 군과, 상기 다수의 p 찬넬 MISFETs로 되는 군에 의해서 부여된다. 상기 제1 및 제2의 군 이외의 각 군은 서로 펴행인 게이트 전극을 가지며, 또한 소오스 또는 드레인 영역으로서 동작하는 반도체 영역을 공유하는 2개의 MISFET로 된다.
  15. 특허청구의 범위 제14항에 따른 반도체 집적회로 장치에 있어서, 상기 제1 및 제2의 군의 MISFET의 찬넬 폭은, 상기 제1 및 제2의 군 이외의 MISFET의 그것보다 크다.
  16. 특허청구의 범위 제15항에 따른 반도체 집적회로 장치에 있어서, 상기 제1 및 제2의 MISFET는 동일형상의 게이트 전극을 갖는다.
  17. 다음의 것으로 되는 반도체 집적회로 장치 반도체기판; 상기 반도체 기판 위에 형성된 다수의 유닛트 셀, 상기 유닛트 셀은 각각 입력 또는 출력의 어느 1개의 회로기능을 가지게 된다. 상기 유닛트 셀은 각각 상기 회로기능을 갖추기 위해서, 서로 연결되는 것이 가능한 MISFETs를 갖고, 상기 MISFETs는 서로 평행인 게이트 전극을 가지며, 또한 소오스 또는 드레인 영역으로서 동작하는 반도체 영역을 각각 서로 인접하는 MISFET로 공유하도록 형성된 다수의 MISFETS로 되는 군을 포함하고, 그리고, 상기 유닛트 셀의 각각에 대응한 상기 반도체 기판 위에 형성된 본딩 페드.
  18. 특허청구의 범위 제17항에 따른 반도체 집적회로 장치에 있어서, 상기 다수개의 MISFETs로 되는 군은, 각각이 동일의 찬넬 폭을 갖고, MISFETs로 되는 제1의 군과 각각이 동일의 찬넬 폭으로서, 제1의 군의 MISFETs의 그것보다 적은 찬넬폭을 갖는 MISFEs로 되는 다른 군과를 포함한다.
  19. 특허청구의 범위 제18항에 따른 반도체 집적회로 장치에 있어서, 상기 제1군은 3개 이상의 MISFET로 되고, 다른 군은 각각 2개의 MISFET로 된다.
  20. 특허청구의 범위 제17항에 따른 반도체 집적회로 장치에 있어서, 상기 MISFETs는 n 찬넬 MISFETs와 p 찬넬 MISFETs로 포함한다. 상기 다수개의 MISFETs로 되는 군은 각각이 동일의 찬넬폭을 갖는, n 찬넬 MISFETS로 되는 제1의 군, 각각이 동일의 찬넬 폭을 갖는 p 찬넬 MISFETs로 되는 제2의 군 상기 제1의 군의 MISFETs의 그것보다 적은 찬넬폭이며, 각각이 동일의 찬넬폭을 갖는 MISFETs로 되는 제3군 및 상기 제3의 군의 MISFETs의 그것보다 적은 찬넬폭이며, 각각이 동일의 찬넬폭을 갖는 MISFETs로 되는 제4군을 포함한다.
  21. 특허청구의 범위 제20항에 따른 반도체 집적회로 장치에 있어서, 상기 제1 및 제2의 군을 제3개이상의 MISFET로 되고, 제3 및 제4의 군을 2개의 MISFET로 된다.
  22. 특허청구의 범위 제21항에 따른 반도체 집적회로 장치에 있어서, 상기 제1 및 제2의 군의 MISFET는 서로 평행인 게이트 전극을 갖고, 동일의 찬넬폭을 가지며, 상기 제3 및 제4의 군은 MISFET는 상기 제1 및 제2군의 군의 사이이고, 상기 제1군에 인접해서, 상기 제3의 군이 배치되며, 상기 제2군에 인접해서 상기 제4의 군이 배치된다.
  23. 특허청구의 범위 제22항에 따른 반도체 집적회로 장치에 있어서, 상기 제3 및 제4의 군의 MISFET는, 상기 제1 및 제2의 군의 MISFET의 게이트 전극의 연재하는 방향과 직교하는 방향으로 연재하는 게이트 전극을 갖는다.
    ※참고사항:최초출원 내용에 의하여 공개하는 것임.
KR1019840002874A 1983-07-25 1984-05-25 반도체 집적회로 장치 Expired KR920008396B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP58134316A JPS6027145A (ja) 1983-07-25 1983-07-25 半導体集積回路装置
JP58-134316 1983-07-25

Publications (2)

Publication Number Publication Date
KR850000794A true KR850000794A (ko) 1985-03-09
KR920008396B1 KR920008396B1 (ko) 1992-09-28

Family

ID=15125447

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840002874A Expired KR920008396B1 (ko) 1983-07-25 1984-05-25 반도체 집적회로 장치

Country Status (9)

Country Link
US (1) US4766475A (ko)
JP (1) JPS6027145A (ko)
KR (1) KR920008396B1 (ko)
DE (1) DE3427285A1 (ko)
FR (1) FR2550012B1 (ko)
GB (1) GB2143990B (ko)
HK (1) HK22289A (ko)
IT (1) IT1176392B (ko)
SG (1) SG77188G (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2564787B2 (ja) * 1983-12-23 1996-12-18 富士通株式会社 ゲートアレー大規模集積回路装置及びその製造方法
JPS61218143A (ja) * 1985-03-25 1986-09-27 Hitachi Ltd 半導体集積回路装置
JPH0650761B2 (ja) * 1986-08-12 1994-06-29 富士通株式会社 半導体装置
JPS63108733A (ja) * 1986-10-24 1988-05-13 Nec Corp 半導体集積回路
JPH06105757B2 (ja) * 1987-02-13 1994-12-21 富士通株式会社 マスタ・スライス型半導体集積回路
JPH0758734B2 (ja) * 1987-02-23 1995-06-21 株式会社東芝 絶縁ゲ−ト型セミカスタム集積回路
JPH01256149A (ja) * 1988-04-06 1989-10-12 Hitachi Ltd ゲートアレイ集積回路
JPH01289138A (ja) * 1988-05-16 1989-11-21 Toshiba Corp マスタースライス型半導体集積回路
US5162893A (en) * 1988-05-23 1992-11-10 Fujitsu Limited Semiconductor integrated circuit device with an enlarged internal logic circuit area
JPH0210869A (ja) * 1988-06-29 1990-01-16 Hitachi Ltd 半導体装置
US5300796A (en) * 1988-06-29 1994-04-05 Hitachi, Ltd. Semiconductor device having an internal cell array region and a peripheral region surrounding the internal cell array for providing input/output basic cells
US5019889A (en) * 1988-06-29 1991-05-28 Hitachi, Ltd. Semiconductor integrated circuit device
JP2710953B2 (ja) * 1988-06-29 1998-02-10 株式会社日立製作所 半導体装置
NL194182C (nl) * 1988-07-23 2001-08-03 Samsung Electronics Co Ltd Randloze moederschijf-halfgeleiderinrichting.
JPH02152254A (ja) * 1988-12-02 1990-06-12 Mitsubishi Electric Corp 半導体集積回路装置
JPH0369141A (ja) * 1989-08-08 1991-03-25 Nec Corp セミカスタム半導体集積回路
US5250823A (en) * 1989-10-24 1993-10-05 U.S. Philips Corp. Integrated CMOS gate-array circuit
US5045913A (en) * 1990-01-29 1991-09-03 International Business Machines Corp. Bit stack compatible input/output circuits
US5367187A (en) * 1992-12-22 1994-11-22 Quality Semiconductor, Inc. Master slice gate array integrated circuits with basic cells adaptable for both input/output and logic functions
US5691218A (en) * 1993-07-01 1997-11-25 Lsi Logic Corporation Method of fabricating a programmable polysilicon gate array base cell structure
US5552333A (en) * 1994-09-16 1996-09-03 Lsi Logic Corporation Method for designing low profile variable width input/output cells
US5760428A (en) * 1996-01-25 1998-06-02 Lsi Logic Corporation Variable width low profile gate array input/output architecture
US5698873A (en) * 1996-03-08 1997-12-16 Lsi Logic Corporation High density gate array base cell architecture
KR100486191B1 (ko) 1997-05-15 2005-05-03 지멘스 악티엔게젤샤프트 집적 ｃｍｏｓ-회로 및 상기 회로의 제조 방법
JP3169883B2 (ja) * 1998-02-26 2001-05-28 日本電気アイシーマイコンシステム株式会社 半導体集積回路装置及びその機能セルの配置方法
JP3971025B2 (ja) * 1998-05-29 2007-09-05 富士通株式会社 半導体装置及び半導体装置のレイアウト方法
JP2000068488A (ja) * 1998-08-20 2000-03-03 Oki Electric Ind Co Ltd 半導体集積回路のレイアウト方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3712995A (en) * 1972-03-27 1973-01-23 Rca Corp Input transient protection for complementary insulated gate field effect transistor integrated circuit device
US3777216A (en) * 1972-10-02 1973-12-04 Motorola Inc Avalanche injection input protection circuit
US3746946A (en) * 1972-10-02 1973-07-17 Motorola Inc Insulated gate field-effect transistor input protection circuit
JPS60953B2 (ja) * 1977-12-30 1985-01-11 富士通株式会社 半導体集積回路装置
JPS5843905B2 (ja) * 1979-07-31 1983-09-29 富士通株式会社 半導体集積回路の製造方法
JPS5737876A (en) * 1980-08-20 1982-03-02 Hitachi Ltd Semiconductor integrated circuit apparatus
JPS57181152A (en) * 1981-04-30 1982-11-08 Toshiba Corp Semiconductor integrated circuit device
JPS57211248A (en) * 1981-06-22 1982-12-25 Hitachi Ltd Semiconductor integrated circuit device
JPS5830235A (ja) * 1981-08-18 1983-02-22 Fujitsu Ltd ゲ−トアレイ
JPS5835963A (ja) * 1981-08-28 1983-03-02 Fujitsu Ltd 集積回路装置
JPS58190036A (ja) * 1982-04-23 1983-11-05 Fujitsu Ltd ゲ−ト・アレイ大規模集積回路装置
US4513307A (en) * 1982-05-05 1985-04-23 Rockwell International Corporation CMOS/SOS transistor gate array apparatus

Also Published As

Publication number Publication date
IT8421908A0 (it) 1984-07-16
US4766475A (en) 1988-08-23
IT1176392B (it) 1987-08-18
DE3427285C2 (ko) 1993-07-29
JPS6027145A (ja) 1985-02-12
JPH0479136B2 (ko) 1992-12-15
KR920008396B1 (ko) 1992-09-28
IT8421908A1 (it) 1986-01-16
FR2550012B1 (fr) 1988-03-18
GB8414839D0 (en) 1984-07-18
GB2143990B (en) 1987-04-15
SG77188G (en) 1989-03-23
GB2143990A (en) 1985-02-20
FR2550012A1 (fr) 1985-02-01
HK22289A (en) 1989-03-24
DE3427285A1 (de) 1985-02-14

Similar Documents

Publication Publication Date Title
KR850000794A (ko) 반도체 집적회로 장치
KR850002670A (ko) 마스터 슬라이스 반도체 장치
KR930020662A (ko) 반도체 집적 회로 장치
KR850005059A (ko) 스위칭 잡음을 감소시킨 lsi 게이트 어레이
KR860003659A (ko) 반도체집적회로장치
KR860007787A (ko) 반도체 집적회로 장치
KR880003484A (ko) 반도체 장치
KR900013616A (ko) 집적회로의 배치배선방식
KR880010494A (ko) 매스터 슬라이스형 집적회로
KR950012707A (ko) 반도체 장치
KR890017794A (ko) 마스터-슬라이스형 반도체집적회로
KR840008540A (ko) 바이폴라트랜지스터와 mos 트랜지스터가 혼재하는 반도체 집적회로장치
US5162893A (en) Semiconductor integrated circuit device with an enlarged internal logic circuit area
EP0249988A3 (en) A master-slice integrated circuit having an improved arrangement of transistor elements for simplified wirings
KR880010497A (ko) 마스터 슬라이스형 집적회로
KR900005448A (ko) 반도체 지연 회로장치
KR910020896A (ko) 반도체집적회로
KR950034768A (ko) 반도체 집적회로장치
EP0344055B1 (en) Semiconductor integrated circuit device
JPS62150740A (ja) 半導体集積回路装置
KR900013655A (ko) 반도체 회로
JPH0793356B2 (ja) 論理集積回路
KR900001020A (ko) 반도체 집적회로 장치
JPS6197849A (ja) ゲ−トアレイｌｓｉ装置
JPS62239568A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

O035 Opposition [patent]: request for opposition
PO0301 Opposition

St.27 status event code: A-2-3-E10-E11-opp-PO0301

Opposition date: 19921126

Opposition reference: 101992001292

Opposition grounds text: 01

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
O073 Decision to grant registration after opposition [patent]: decision to grant registration
PO0701 Decision to grant registration after opposition

St.27 status event code: A-3-4-F10-F13-opp-PO0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

FPAY Annual fee payment

Payment date: 20020916

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20030929

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20030929

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000