KR900000067B1 - 반도체 장치의 유전체 매입형 소자 분리홈의 형성방법 - Google Patents

반도체 장치의 유전체 매입형 소자 분리홈의 형성방법 Download PDF

Info

Publication number
KR900000067B1
KR900000067B1 KR1019860008328A KR860008328A KR900000067B1 KR 900000067 B1 KR900000067 B1 KR 900000067B1 KR 1019860008328 A KR1019860008328 A KR 1019860008328A KR 860008328 A KR860008328 A KR 860008328A KR 900000067 B1 KR900000067 B1 KR 900000067B1
Authority
KR
South Korea
Prior art keywords
groove
substrate
silicon
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
KR1019860008328A
Other languages
English (en)
Other versions
KR870004523A (ko
Inventor
도시다까 후꾸시마
Original Assignee
후지쓰 가부시끼가이샤
야마모도 다꾸마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 야마모도 다꾸마 filed Critical 후지쓰 가부시끼가이샤
Publication of KR870004523A publication Critical patent/KR870004523A/ko
Application granted granted Critical
Publication of KR900000067B1 publication Critical patent/KR900000067B1/ko
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/694—Inorganic materials composed of nitrides
    • H10P14/6943—Inorganic materials composed of nitrides containing silicon
    • H10P14/69433—Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/041—Manufacture or treatment of isolation regions comprising polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/40—Isolation regions comprising polycrystalline semiconductor materials

Landscapes

  • Element Separation (AREA)
  • Weting (AREA)

Abstract

내용 없음.

Description

반도체 장치의 유전체 매입형 소자 분리홈의 형성방법
제1a~f도는 종래의 유전체로 채원진 V자형 분리홈(V-groove isolation)을 형성하는 단계에 대응하는 일련의 횡단면도.
제2도는 종래예에서 홈 주변부를 산화 실리콘의 BIRD'S HEAD와 BIRD'S BEAK를 형성하는 유전체 매입형 V-홈의 횡단면도.
제3a~h도는 본 발명의 첫 번째 실시예로써 유전체 매입형의 U자형 분리홈을 형성하는 단계에 대응하는 일련의 횡단면도.
제4a~j도는 본 발명의 두 번째 실시예로써 유전체 매입형의 Y자형 분리홈을 형성하는 단계에 대응하는 일련의 횡단면도이다.
본 발명은 반도체 장치의 유전체 매입형 분리홈을 형성하는 방법에 관한 것으로써 특히 높은 집적 밀도를 요하는 집적회로에 응용할 수 있는 방법에 관한 것이고 여기에서 종래의 기술은 분리홈을 형성하는데에 이른바 BIRD'S BEAK 또는 BIRD'S HEAD의 문제점이 있었으며 이는 집적밀도를 제한한다.
더욱이 이 방법은 소위 자기 정합법에 의해 분리홈을 형성하는 특징을 가지고 있다.
반도체 기술에서 더 높은 집적 밀도를 얻기 위한 공정으로 여러 가지의 분리방법이 도입되었다.
Pn-접합 분리에 관한 방법이 장시간 사용되어 왔지만 이 방법은 기판에 비교적 큰 분리영역을 필요로 한다.
집적 밀도를 증가시키기 위하여 선택 산화 분리법이 도입되었고 이 방법은 LOCOS 또는 이소플래나(Isoplanar)로 불리우며 폭넓게 사용되어 왔다.
좀더 높은 집적 밀도를 얻기 위한 다른 방법으로써 유전체 매입형 분리홈(때로는 홈을 그 모양에 따라 트렌치(trench)라 부른다)가 도입되었다.
본 발명은 이러한 형태의 분리방법에 관한 것이다.
홈을 형성하여 폴리 실리콘 같은 유전체로 그것을 채우는 분리방법은 널리 알려져 있다.
이 홈의 형태는 몇가지 형태, 즉 V자 형태, 깊이가 깊고 폭이 좁은 홈을 가진 트렌치 형태, V자형과 깊은 트렌치의 결합 형태등으로 나눠진다.
그러나 다음부터는 간단하게 첫 번째 형태를 V자홈, 두 번째 형태를 U자홈, 세 번째 형태를 Y자홈이라 부른다.
V자홈은 알카리 용액에서 습식 에칭법을 사용하여 결정면 방위지수(100)를 가진 실리콘 기판내에 형성되고 U자홈은 반응성 이온 에칭법을 사용하여 형성된다.
U자홈이 V자홈보다 더 깊은 홈은 홈을 형성하는데에 적당하다.
종래예에서 유전체가 채원진 V자 분리홈을 형성하는 방법은 제1a도 내지 (f)에서 간단히 소개된다.
제1a도는 기판 1의 횡단면도로써 P-형 실리콘 베이스층 1, n+형 실리콘 매몰층 2와 n형 실리콘 에피택셜층 3이 구성되고 종래의 바이폴라(bipolar) 기술에 의하여 형성된다.
기판 1은 표면 방위지수(100)을 갖는다.
산화 실리콘(SiO2)층 4와 질화 실리콘(Si3N4)층 5가 실리콘 에피택셜층 3위에 형성된다.
V자홈의 상단부의 영역에 대응하는 두층 4와 5가 선택적으로 에칭되고 제거된다.
상기 결정 방위를 가진 기판이 사용될 때 수산화 칼륨(KOH)과 같은 알칼리 용액에 의하여 이 방성 에칭이 실행되어 V형홈이 형성되며 이때 산화 실리콘층 4와 질화 실리콘층 5가 에칭 마스크로써 사용된다.
이렇게 하여 제1b도에서 보인 바와 같이 단면이 V자 모양인 홈 14가 형성된다.
제1a도에서 디멘죤 W가 V자홈의 폭이라 할 때 V자홈의 깊이 D는 다음식으로 결정된다.
Figure kpo00002
이식에 의하여 V자홈의 깊이는 분리영역의 폭 W보다 더 적다는 것을 알수 있다.
제1c도는 약 5000Å의 두께를 가진 산화 실리콘층 7이 열 산화 공정에 의하여 홈의 내부 표면에 성장되고 그 다음에 폴리 크리스탈 실리콘(폴리 실리콘) 8이 기판 1의 전체 표면에 성장되어 홈은 이것으로 채워진다.
폴리 실리콘 8이 제1d도에서 보인 바와 같이 질화 실리콘층 5를 스토퍼를 사용하여 기계적 화학적으로 연마된다.
V자홈을 채운 폴리 실리콘 8의 표면은 제1e도에서 보인 바와 같이 열적으로 산화되어 5000-8000Å의 두께를 가진 산화 실리콘층 9를 형성한다.
질화 실리콘층 5가 제거된 후 제1f도에서 보인 바와 같이 산화 실리콘층 4와 9로 피복된 평면 및 분리용 V자홈을 가진 기판이 형성된다.
상기 언급한 방법은 V자형 분리홈을 형성하는 방법에 관한 것이다.
수직의 협소한 트렌치(U자홈)를 형성하는 깊은 분리가 필요할 때에는 반응성 이온 에칭인 이 방성 에칭방법이 사용되고 여기에서 탄소 염화물(CCl4)과 산소(O2)의 혼합가스가 사용된다.
U자홈을 형성하는데 있어서는 상기 언급한 V자홈의 경우에서처럼 실리콘 결정 방위(100)가 필요없다.
상기 에칭공정을 제외한 다른 공정은 V자홈에서와 동일하다.
위에서 설명한 홈을 형성하는 방법은 반도체 장치의 집적 밀도의 증가를 저해하는 BIRD'S BEAK 또는 BIRD'S HEAD와 같은 중요한 문제점을 내포한다.
제2도는 질화 실리콘층 5의 제거 단계 바로 이전의 V자홈의 확대 단면도이다.
첫 번째 형성된 층 4와 V자 홈내의 두 번째 형성된 층7, 폴리 실리콘인 세 번째 형성된 층 9의 세 개의 산화실리콘층들은 기판상의 V자홈의 주변부에서 함께 접합된다.
접합부에서의 산화 실리콘의 두께는 수직으로 상승하여 소위 BIRD'S HEAD를 형성하고 BIRD'S HEAD의 두께는 질화 실리콘층 5아래에서 외측 방향으로 갈수록 감소하여 소위 BIRD'S BEAK 22를 형성한다.
이러한 현상은 실리콘 산화 공정이 초기 실리콘의 용적과 거의 같은 공간의 크기를 추가로 요구하고 실리콘 산화가 실리콘 기판 또는 폴리 실리콘과 같은 물질에 따라 다른 특성을 가진다는 점 때문에 그리고 그 산화 조건에 의하여 발생한다.
V자홈의 주변부를 형성하는 실리콘과 폴리 실리콘은 산화 처리되기가 아주 쉽고 따라서 산화 실리콘의 용적은 수직 및 측방향으로 증가하며 그 형상은 불규칙하게 변형된다.
이것은 U자홈을 형성하는 경우에도 마찬가지이다.
위에서 설명한 바와 같이 종래예에서 유전체로 채워진 분리홈을 형성하는 방법은 기판 표면의 판판함을 해치고 분리홈의 폭을 실질적으로 증가시키는 중요한 결점을 가지고 있으며 이는 차후의 마스크 배열 공정에 있어서 더 많은 공차(allowance)를 요구하게 되고 집적 밀도를 제한하며 특히 반도체 장치에서 홈에 극단의 스텝(steep step)을 갖는 배선층에 의하여 야기되는 능동 소자의 저질화를 초래한다.
그러므로 본 발명의 일반적인 목적은 BIRD'S BEAK 또는 BIRD'S HEAD 문제를 수반함이 없이 유전체로 채워진 분리홈을 형성하는 방법을 제공하는 것이다.
본 발명의 다른 목적은 BIRD'S BEAK 또는 BIRD'S HEAD문제를 제거하는데 사용되는 마스크 처리로 자기 정합된 분리홈을 형성하는 방법을 제공하는 것이다.
본 발명의 또 하나의 목적은 분리홈 영역 주변의 표면이 판판하게 되고 반도체 장치의 저질화의 요인을 제거하는 방법을 제공하는 것이다.
본 발명의 남은 또 하나의 목적은 높은 집적 밀도를 갖는 반도체 장치를 생산하는 방법을 제공하는 것이다.
종래의 예에서 설명되었듯이 BIRD'S BEAK 또는 BIRD'S HEAD는 기판상의 홈의 주변부에서 그 용적이 수직 및 측방향으로 팽창하게 되는 실리콘 물질의 과잉 산화에 의하여 형성된다.
본 발명은 주변부의 기판표면이 과잉 산화되지 않도록 하는 방법을 제공하는 것이다.
이것은 적어도 상기 주변부에 보호 마스크로서 초기 단기예 침전된 첫 번째 산화 실리콘 4를 제거하고 산호로부터의 보호 마스크로써 실리콘 기판상에 직접 질화 실리콘층을 침전시키는 단계를 가진 방법으로 얻어진다.
따라서 종래예에서 BIRD'S BEAK 또는 BIRD'S HEAD를 일으켰던 기판의 표면부는 단지 질화 실리콘층의 보호 마스크로 피복되고 그리하여 그 영역은 산화가 되지 않으며 기판의 부분직 팽창이 방지되어 표면을 판판하게 유지한다.
더욱이 분리홈의 형성 공정은 첫 번째 산화 실리콘층의 제기 단계에서 형성된 창을 가진 자기 정합 공정에 의하여 실행된다.
분리홈은 V자모양, U자모양(깊은 트렌치) 및 이들의 결합 형태인 Y자모양과 같은 홈의 모양에 따라 독특한 특징을 지닌다.
V자홈은 홈이 얕고 홈의 깊이가 자동으로 조절되며 형성 공정이 쉽다는 특징이 있고 U자홈은 홈이 깊고 좁으며 높은 집적 밀도에 적당하지만 홈을 제조하기가 어려운 특징이 있다.
단면이 고딕체의 Y활자와 비슷한 결합형태(간단히 Y자홈이라 함)는 상기 두가지 형태의 절충 구조이다.
Y자홈은 높은 집적 밀도를 실현하는데 더 효과적이고 유용하며 홈을 채우기가 쉽다.
여기에서 결정 방위(100)을 가진 기판이 사용되고 경사진 측벽이 있는 홈의 윗부분이 먼저 이방성으로 습식 에칭에 의하여 형성되고, 깊고 좁으며 수직 측벽을 갖는 아래부분은 그 다음에 반응성 이온 에칭에 의하여 형성된다.
본 발명의 실시예는 분리 홈 주위의 특정된 영역에서 산화 실리콘층을 제거하고 그에 의하여 노출된 기판표면을 질화 실리콘층으로 피복하는 방법을 사용함으로써 U자홈 및 Y자홈에 대하여 BIRD'S BEAK 또는 BIRD'S HEAD의 성장을 피하기 위한 자기 정합된 분리홈을 형성하는 방법을 설명한다.
본 발명의 다른 목적 및 장점들은 첨부된 청구범위와 함께 다음의 상술된 명세서를 읽음으로써 명확해진다.
전체의 도면을 통하여 같은 참조숫자는 동일하거나 유사한 부분을 표시한다.
본 발명에 따른 첫 번째 실시예를 제3a도 내지 h도를 사용하여 설명한다.
각각의 그림은 U자형의 깊은 트렌치를 가진 분리홈을 형성하는 제조단계의 순서에 따라 기판의 횡단면도를 나타내고 있다.
다음의 알파벳순의 항목은 제3a도 내지 h도의 각 부호에 상응한다.
(a) 실리콘 베이스층 1과 매몰층 2, 에피택셜층 3이 구성된 실리콘 기판 1위에 500내지 1000Å의 두께를 가진 산화 실리콘층 4가 열산화에 의하여 형성된다.
다음에 1500 내지 2000Å의 질화 실리콘층 5가 그 위에 침전된다.
(b) 포토리도 그래피 기술을 사용하여 산화 실리콘층 4와 질화 실리콘층 5의 두층이 다음의 U자홈 형성역인 영역6과 3000Å이상(3000 내지 5000Å이 적당함)의 폭을 가지고 있고 U자홈 형성영역을 싸고 있는 추가의 특정영역 11위에서 선택적으로 제거된다.
이 특정영역 11은 차후의 공정에서 BIRD'S BEAK 및 BIRD'S HEAD의 발생을 막는다.
(c) 3000 내지 5000Å의 두께를 가진 질화 실리콘 5'가 기판의 전 표면에 걸쳐 침전된다.
질화 실리콘층 5(5+5')의 두께는 특정영역 11에서 가장 두껍고 U자홈 형성부인 영역 6위에서 가장 얇다.
(d) 질화 실리콘층 5의 전표면은 질화 실리콘층이 가장 얇은 곳인 영역 6의 기판표면이 노출될 때까지 예를 들면 탄소 불화물(CF4)과 메탄 불화물(CHF3)의 혼합개스내에서 반응성 이온 에칭을 받는다.
특정영역 11뿐만 아니라 능동영역 30 위의 질화 실리콘층은 그 순간에 아직 잔류한다.
이 공정은 마스크 처리 없이 실행된다.
이온 밀링(ion milling)과 같은 다른 방법이 이단계에서 사용될 수도 있다.
(e) 질화 실리콘층 5를 마스크로 사용하여 탄소 염화물(CCl4) 및 산소(O2)대기에서 기판이 반응성 이온 에칭이 이방성 에칭을 받아 U자홈 15가 형성된다.
붕소와 같은 이온 주입이 채널 스토퍼16을 형성하기 위해 시행된다.
(f) U자홈의 내부 표면이 열적으로 산화되고 3000 내지 8000Å의 두께를 가진 산화 실리콘층 17이 형성된다.
하나의 홈에 대한 확대 단면도가 제3f도에 나타나있다.
(g) 폴리 실리콘 18이 기판의 전표면에 성장되어 홈이 채워진다.
다음에 질화 실리콘층 5가 노출될때까지 폴리 실리콘의 표면이 기계적 화학적으로 연마되어 폴리 실리콘의 기판 표면과 같은 수준이 되게 제거된다.
홈을 채우고 있는 폴리 실리콘의 표면은 5000 내지 8000Å의 두께로 산화 실리콘층 19를 형성하도록 산화된다.
제3g도는 폴리 실리콘 표면의 산화가 완성된 다음의 상태를 나타낸다.
(h) 기판상에 있는 산화 실리콘층 4와 질화실리콘층 5가 제거되고 1000Å의 두께를 가진 새로운 산화 실리콘막 20이 반도체 장치의 능동 영역을 위하여 그위에 형성된다.
따라서 절연체로 채워진 U자형 분리홈이 형성된다.
상기 첫 번째 실시예에서 홈을 둘러싸는 특정영역 11은 제3g도에서 보인 바와 같이 산화 실리콘층 4를 분리홈의 산화 실리콘층 17 및 19로부터 분리하는 기능을 갖는다.
이 영역 11은 질화 실리콘 5의 보호층으로 피복되고 따라서 BIRD'S BEAK 또는 BIRD'S HEAD의 발생은 피할 수가 있다.
첫 번째 실시예에서 단지 한번의 마스크 공정이 영역 6과 11을 노출하는 단계(b)에서 사용되고 분리홈을 형성하는 다음 공정은 상기 마스크 공정으로 자기 정합된다.
제3a도에서 보인 기판 1의 성분인 실리콘 에피택셜층 3을 통해 침투하여 실리콘 베이스층 1d 도달하여 6내지 8미크론 정도의 깊이를 가진 깊은 분리홈을 형성하는데에 U자홈이 적당하다.
그러나 이 실시예에서 사용된 방법은 U자홈을 형성하는 것으로만 제한되는 것이 아니고 (100)의 결정 방위를 갖는 실리콘 기판이 사용될 때에는 얕은 V자홈을 형성하는 데에 적용되며 V자홈을 형성하기 위해 단계(e)에서 알칼리 용액에서의 습식 에칭이 적용된다.
본 발명에 따른 두 번째 실시예가 제4a도 내지 j도를 참조하여 설명되어 있고 이는 Y자형 분리홈의 형성단계를 나타낸다.
각 도형은 제조단계의 순서에 따른 기판 단면도를 나타낸다.
Y자형 분리홈은 윗부분에 V형의 구조를 가지고 있고 아랫부분에 첫 번째 실시예와 같은 구조를 갖는 벽이 서로 평행한 트렌치를 갖는다.
다음의 알파벳 순의 항목은 각각 제4a도 내지 j도에서 보인 각 단계에 상응한다.
(a) 결정 방위(100)를 가진 P-형 실리콘 베이스 기판 1, n+형 실리콘 매몰층 2, 그리고 n형 실리콘 에피택셜층 3이 기판 1을 구성하고 500-1000Å의 두께를 가진 산화 실리콘층(SiO2) 4가 제4a도에서 보인 바와 같이 기판 1상에 형성된다.
이 단계는 바이폴라 공정의 경우와 똑같다.
(b) 분리를 위한 다음의 홈 형성영역 6을 싸고 있고 3000Å이상 (3000 내지 5000Å이 적당함)의 폭을 가진 특정영역 11의 표면 부상의 산화 실리콘층이 포토리도 그래피 기술에 의하여 제거되고 능동영역 30과 분리홈 영역 바로 위에는 산화 실리콘층 10이 잔류한다.
(c) 1500 내지 2000Å의 질화 실리콘층(Si3N4) 5가 전 표면상에 침전된다.
(d) 질화 실리콘층 5와 산화 실리콘층 10이 다음에 계획된 U자홈 영역에 상응하는 영역 12상에서 부분적으로 제거된다.
(e) 잔류하는 산화 실리콘 10이 질화 실리콘층 5를 마스크로 사용하여 습식 에칭법으로 제거된다.
(f) 창 23에 노출된 기판부 6은 수산화 칼륨(KOH)과 같은 알칼리 용액에 의해 에칭되어 V자홈 14가 이방성으로 형성된다.
(g) 기판은 이제 질화 실리콘의 돌출부 13을 마스크로 하여 탄소 염화물(CCl4)과 산소(O2)대기내에서 반응성 이온 에칭의 이방성 에칭을 받아 U자홈 15가 V자홈 14아래부분에 형성된다.
이어서 붕소등의 이온주입이 채널 스토퍼 16을 형성하기 위해 행하여진다.
(h) 홈 14와 15의 내부 표면이 열적으로 산화되고 3000 내지 8000Å의 두께를 가진 산화 실리콘층 17이 형성된다.
하나의 홈에 대한 확대 단면도가 제 4h도에 나타나 있다.
(i) 질화 실리콘의 돌출부 13이 제거되고 폴리 실리콘 18이 기판상에 성장되어 홈을 채운다.
그후에 질화 실리콘층 5의 표면이 노출되고 기판표면 수준으로 폴리 실리콘이 제거될때까지 폴리 실리콘의 표면이 기계적 화학적으로 연마된다.
홈을 채우는 폴리 실리콘의 표면은 5000 내지 8000Å의 두께로 산화 실리콘층을 형성하도록 산화된다.
(j) 기판상의 질화 실리콘층 5와 능동 영역 30상의 산화 실리콘층 4의 모두가 제거되고 그다음 1000Å의 두께를 가진 새로운 산화 실리콘막 20이 그 위에 형성된다.
따라서 유전체로 채원진 Y자형 분리홈이 형성된다.
상기 Y자홈의 산화에 대한 단계 (h)와 (i)에서 산화 실리콘층 4가 홈을 싸고 있는 특정영역 11에 의하여 분리홈의 산화 실리콘층 17과 19로부터 분리되고 이 특정영역은 질화 실리콘의 보호층으로 피복되어져 있다.
따라서 단계 (h)와 (i)의 산화 공정은 종래예에서와 같은 BIRD'S BEAK 또는 BIRD'S HEAD를 형성하는 산화 실리콘의 체적 증가가 발생하지 아니한다.
더욱이 두 번째 실시예에서 V자모양이고 Y자형 분리홈의 윗부분을 구성하는 상단부 14는 특정영역 11은 정의하는 단계(b)에서 사용된 마스크 처리에 의하여 자기 정합되어 형성된다.
따라서 다른 마스크 처리를 사용하여 형성하는 Y자홈의 하단부의 U자모양의 부분이 정합된 위치에서 벗어난다 하더라도 기판에서 분리영역 상부의 V형 부분은 매우 적은 공차를 갖도록 자동으로 자기 정합된다.
상기 언급한 두가지 실시예를 통하여 BIRD'S BEAK 또는 BIRD'S HEAD의 발생은 방지될 수 있고 분리홈은 자기 정합되어 형성되며 더욱이 이것은 분리 영역의 폭을 감소시키고 분리영역의 위치를 정확히 정하게되며 반도체 장치의 직접 밀도를 증가시키는 효과를 가져온다.
비록 본 발명의 두 개의 실시예만이 나타내어 설명되었지만 본 발명은 그 취지 또는 근본적인 특징으로부터 벗어남이 없이 다른 특정 형태에서 실시될 수 있다.
따라서 지금까지 나타낸 실시예는 모든 점에서 설명하는 것일뿐 제안하는 것이 아니고 본 발명의 범위는 전술한 명세서 보다는 첨부된 청구범위에 의하여 지시되며 따라서 청구범위와 동일한 의미 및 범위내에 있는 모든 변화는 여기에 포함된다.

Claims (9)

  1. 산화 실리콘이 홈내부에 형성되고 유전체가 그 내부에 채워지며 홈이 실리콘 기판의 외부 표면과 같은 수준으로 되는 분리홈을 갖는 반도체 장치 생산 방법에 있어서, (a) 상기 기판(1)상에 산화 실리콘층(4)을 형성하고 그 위에 첫 번째 질화 실리콘층(5)을 형성하며, (b) 홈 형성부 및 그 주위의 특정영역상의 상기 산하 실리콘층 및 첫 번째 질화 실리콘층을 선택적으로 제거하고, 여기에서 상기 특정영역(11)은 차후의 분리용 홈형성영역을 둘러싸는 상기 기판상의 영역으로써 정의되고 차후의 공정에서 산화 실리콘의 확장을 방지하는 거리만큼의 폭을 가지고 있으며, (c) 상기 기판의 전 표면상에 두 번째 질화 실리콘층(5')을 형성하고, (d) 상기 두 번째 질화 실리콘층에 이방성 에칭을 실시하여 상기 홈 형성영역에 상응하는 기판 표면이 노출되지만 적어도 상기 특정영역(11)상의 상기 두 번째 질화 실리콘층은 잔류하며, (e) 상기 질화 실리콘층(5)을 마스크로 사용하여 분리홈을 형성하기 위해 상기 노출된 기판을 에칭하고, (f) 상기 홈 내에 산화 실리콘층(17)을 형성하고, (g) 상기 홈 내부를 유전체(18)로채우고, (h) 상기 과다한 유전체를 제거하여 상기 기판 표면과 같은 수준으로 하며, 상기 유전체 상에 산화 실리콘층(20)을 형성하는 단계를 포함하는 것을 특징으로 하는 분리홈을 갖는 반도체 장치 생산방법.
  2. 청구범위 제1항에 있어서, 표면 결정 방위(100)을 갖는 상기 기판(1)이 사용되고 알칼리 용액에서 습식 에칭에 의하여 상기 단계(e)가 실행되며 이것에 의하여 V자형의 홈이 이방성으로 형성되는 방법.
  3. 청구범위 제1항에 있어서, 반응성 이온 에칭의 이방성 에칭에 의하여 상기 단계 (e)가 실행되고 이것에 의하여 U자형 홈이 형성되는 방법.
  4. 청구범위 제3항에 있어서, 상기 홈의 실리콘 에피택셜층(3)을 통과하여 그 아래에 있는 실리콘 베이스층(1)에 도달하며 이 두층이 상기 기판을 구성하는 방법.
  5. 산화 실리콘이 상기 홈내부에 형성되고 그 내부에 유전체가 채워지며 홈이 실리콘 기판의 외부 표면과 같은 수준이 되는 분리홈을 가진 반도체 장치 생산방법에 있어서, (a) 상기 기판상에 산화 실리콘층(4)을 형성하고 (b) 특정영역(11)상의 상기 산화 실리콘층을 선택적으로 제거하고 여기에서 특정영역은 차후의 분리용 홈 형성영역을 둘러싸는 상기 기판상의 영역으로써 정의되는 차후의 공정에서 산화 실리콘의 확장을 방지하는 거리만큼의 폭을 가지며, (c) 단계 (b)에서 노출된 기판 및 상기 실리콘층상에 질화 실리콘층(5)을 형성하고, (d) 상기 질화 실리콘층(5) 및 산화 실리콘층(4)을 선택적으로 에칭함으로써 상기 홈 형성영역에 상응하는 기판 표면이 제거되고 위에 돌출부를 갖는 상기 특정영역상 및 상기 기판의 능동영역상에는 상기 질화 실리콘층이 잔류하며, (e) 질화 실리콘층(17)을 마스크로 사용하여 분리홈을 형성하기 위해 상기 노출된 기판을 에칭하고(f) 상기 홈 내부에 산화 실리콘층을 형성하고, (g) 상기 홈 내부를 유전체(18)로 채우며, (h) 상기 과다한 유전체를 제거하여 상기 기판 표면과 같은 수준으로 하고 상기 유전체 상에 산화 실리콘층(20)을 형성하는 단계를 포함하는 것을 특징으로 하는 분리홈을 갖는 반도체 장치 생산방법.
  6. 청구범위 제5항에 있어서, 표면 결정 방위(100)을 갖는 상기 기판(1)이 사용되고 알칼리 용액내에서 습식 에칭에 의하여 상기 단계(e)가 실행되어 V자형 홈이 이방성으로 형성되는 방법.
  7. 청구범위 제5항에 있어서, 표면 결정 방위(100)을 갖는 상기 기판이 사용되고 알칼리 용액내에서 첫 번째 습식 에칭에 의하여, 그리고 반응성 스퍼터 에칭의 두 번째 이방성 에칭에 의하여 상기 홈을 형성하는 단계를 상기 단계 (e)가 포함하며 이것으로 Y자형 분리홈이 형성되는 방법.
  8. 청구범위 제7항에 있어서, 결합 형태인 Y자형 홈이 실리콘 에피택셜층(3)을 통과하여 그 아래의 실리콘 베이스층(1)에 도달하여 상기 두 층이 상기 기판을 구성하는 방법.
  9. 청구범위 제1항 또는 5항에 있어서, 상기 특정영역(11)이 3000Å이상의 폭을 가지는 방법.
KR1019860008328A 1985-10-05 1986-10-04 반도체 장치의 유전체 매입형 소자 분리홈의 형성방법 Expired KR900000067B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP60222596A JPS6281727A (ja) 1985-10-05 1985-10-05 埋込型素子分離溝の形成方法
JP60-222596 1985-10-05

Publications (2)

Publication Number Publication Date
KR870004523A KR870004523A (ko) 1987-05-11
KR900000067B1 true KR900000067B1 (ko) 1990-01-19

Family

ID=16784948

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860008328A Expired KR900000067B1 (ko) 1985-10-05 1986-10-04 반도체 장치의 유전체 매입형 소자 분리홈의 형성방법

Country Status (5)

Country Link
US (1) US4866004A (ko)
EP (1) EP0220542B1 (ko)
JP (1) JPS6281727A (ko)
KR (1) KR900000067B1 (ko)
DE (1) DE3685473D1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5298450A (en) * 1987-12-10 1994-03-29 Texas Instruments Incorporated Process for simultaneously fabricating isolation structures for bipolar and CMOS circuits
FR2625044B1 (fr) * 1987-12-18 1990-08-31 Commissariat Energie Atomique Transistor mos a extremite d'interface dielectrique de grille/substrat relevee et procede de fabrication de ce transistor
US5039625A (en) * 1990-04-27 1991-08-13 Mcnc Maximum areal density recessed oxide isolation (MADROX) process
KR960006714B1 (ko) * 1990-05-28 1996-05-22 가부시끼가이샤 도시바 반도체 장치의 제조 방법
GB2245420A (en) * 1990-06-20 1992-01-02 Philips Electronic Associated A method of manufacturing a semiconductor device
BE1007588A3 (nl) * 1993-09-23 1995-08-16 Philips Electronics Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een halfgeleiderlichaam met veldisolatiegebieden gevormd door met isolerend materiaal gevulde groeven.
KR100458767B1 (ko) * 2002-07-04 2004-12-03 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
JP4928947B2 (ja) 2003-12-19 2012-05-09 サード ディメンジョン （スリーディ） セミコンダクタ インコーポレイテッド 超接合デバイスの製造方法
KR100631279B1 (ko) * 2004-12-31 2006-10-02 동부일렉트로닉스 주식회사 고전압용 트랜지스터의 제조 방법
JP2008538659A (ja) * 2005-04-22 2008-10-30 アイスモス テクノロジー コーポレイション 酸化物で内面が覆われた溝を有する超接合素子と酸化物で内面を覆われた溝を有する超接合素子を製造するための方法
US7446018B2 (en) * 2005-08-22 2008-11-04 Icemos Technology Corporation Bonded-wafer superjunction semiconductor device
US7429772B2 (en) * 2006-04-27 2008-09-30 Icemos Technology Corporation Technique for stable processing of thin/fragile substrates
US7982284B2 (en) * 2006-06-28 2011-07-19 Infineon Technologies Ag Semiconductor component including an isolation structure and a contact to the substrate
US8580651B2 (en) * 2007-04-23 2013-11-12 Icemos Technology Ltd. Methods for manufacturing a trench type semiconductor device having a thermally sensitive refill material
US7723172B2 (en) * 2007-04-23 2010-05-25 Icemos Technology Ltd. Methods for manufacturing a trench type semiconductor device having a thermally sensitive refill material
US20080272429A1 (en) * 2007-05-04 2008-11-06 Icemos Technology Corporation Superjunction devices having narrow surface layout of terminal structures and methods of manufacturing the devices
US20090085148A1 (en) * 2007-09-28 2009-04-02 Icemos Technology Corporation Multi-directional trenching of a plurality of dies in manufacturing superjunction devices
US7846821B2 (en) * 2008-02-13 2010-12-07 Icemos Technology Ltd. Multi-angle rotation for ion implantation of trenches in superjunction devices
US8030133B2 (en) * 2008-03-28 2011-10-04 Icemos Technology Ltd. Method of fabricating a bonded wafer substrate for use in MEMS structures
US8946814B2 (en) 2012-04-05 2015-02-03 Icemos Technology Ltd. Superjunction devices having narrow surface layout of terminal structures, buried contact regions and trench gates
US9576842B2 (en) 2012-12-10 2017-02-21 Icemos Technology, Ltd. Grass removal in patterned cavity etching
CN113078056B (zh) * 2021-03-30 2022-06-24 长鑫存储技术有限公司 半导体结构的制作方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL173110C (nl) * 1971-03-17 1983-12-01 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting, waarbij op een oppervlak van een halfgeleiderlichaam een uit ten minste twee deellagen van verschillend materiaal samengestelde maskeringslaag wordt aangebracht.
US4002511A (en) * 1975-04-16 1977-01-11 Ibm Corporation Method for forming masks comprising silicon nitride and novel mask structures produced thereby
US3961999A (en) * 1975-06-30 1976-06-08 Ibm Corporation Method for forming recessed dielectric isolation with a minimized "bird's beak" problem
US3966514A (en) * 1975-06-30 1976-06-29 Ibm Corporation Method for forming dielectric isolation combining dielectric deposition and thermal oxidation
US4104086A (en) * 1977-08-15 1978-08-01 International Business Machines Corporation Method for forming isolated regions of silicon utilizing reactive ion etching
JPS54115085A (en) * 1978-02-28 1979-09-07 Cho Lsi Gijutsu Kenkyu Kumiai Method of fabricating semiconductor
US4462846A (en) * 1979-10-10 1984-07-31 Varshney Ramesh C Semiconductor structure for recessed isolation oxide
US4272308A (en) * 1979-10-10 1981-06-09 Varshney Ramesh C Method of forming recessed isolation oxide layers
US4271583A (en) * 1980-03-10 1981-06-09 Bell Telephone Laboratories, Incorporated Fabrication of semiconductor devices having planar recessed oxide isolation region
DE3174468D1 (en) * 1980-09-17 1986-05-28 Hitachi Ltd Semiconductor device and method of manufacturing the same
JPS5814137A (ja) * 1981-07-16 1983-01-26 Fujitsu Ltd 縮小投影露光方法
JPS5882532A (ja) * 1981-11-11 1983-05-18 Toshiba Corp 素子分離方法
JPS5884443A (ja) * 1981-11-13 1983-05-20 Fujitsu Ltd 半導体集積回路の製造方法
US4563227A (en) * 1981-12-08 1986-01-07 Matsushita Electric Industrial Co., Ltd. Method for manufacturing a semiconductor device
JPS58168233A (ja) * 1982-03-30 1983-10-04 Fujitsu Ltd 半導体装置の製造方法
JPS5961045A (ja) * 1982-09-29 1984-04-07 Fujitsu Ltd 半導体装置の製造方法
NL187373C (nl) * 1982-10-08 1991-09-02 Philips Nv Werkwijze voor vervaardiging van een halfgeleiderinrichting.
JPS59197137A (ja) * 1983-04-25 1984-11-08 Fujitsu Ltd 半導体装置の製造方法
US4579812A (en) * 1984-02-03 1986-04-01 Advanced Micro Devices, Inc. Process for forming slots of different types in self-aligned relationship using a latent image mask
US4534824A (en) * 1984-04-16 1985-08-13 Advanced Micro Devices, Inc. Process for forming isolation slots having immunity to surface inversion
FR2566179B1 (fr) * 1984-06-14 1986-08-22 Commissariat Energie Atomique Procede d'autopositionnement d'un oxyde de champ localise par rapport a une tranchee d'isolement
US4561172A (en) * 1984-06-15 1985-12-31 Texas Instruments Incorporated Integrated circuit fabrication method utilizing selective etching and oxidation to form isolation regions
US4538343A (en) * 1984-06-15 1985-09-03 Texas Instruments Incorporated Channel stop isolation technology utilizing two-step etching and selective oxidation with sidewall masking
US4580330A (en) * 1984-06-15 1986-04-08 Texas Instruments Incorporated Integrated circuit isolation
US4689656A (en) * 1984-06-25 1987-08-25 International Business Machines Corporation Method for forming a void free isolation pattern and resulting structure
US4528047A (en) * 1984-06-25 1985-07-09 International Business Machines Corporation Method for forming a void free isolation structure utilizing etch and refill techniques

Also Published As

Publication number Publication date
EP0220542A2 (en) 1987-05-06
JPH0410740B2 (ko) 1992-02-26
KR870004523A (ko) 1987-05-11
DE3685473D1 (de) 1992-07-02
US4866004A (en) 1989-09-12
EP0220542A3 (en) 1990-03-28
JPS6281727A (ja) 1987-04-15
EP0220542B1 (en) 1992-05-27

Similar Documents

Publication Publication Date Title
KR900000067B1 (ko) 반도체 장치의 유전체 매입형 소자 분리홈의 형성방법
EP0107902B1 (en) A method for fabricating isolation regions in semiconductor devices
US4546538A (en) Method of manufacturing semiconductor integrated circuit devices having dielectric isolation regions
US5384280A (en) Method of manufacturing a semiconductor device isolated by a trench
US4771328A (en) Semiconductor device and process
US4104086A (en) Method for forming isolated regions of silicon utilizing reactive ion etching
EP0004298B1 (en) Method of fabricating isolation of and contact to burried layers of semiconductor structures
US5445989A (en) Method of forming device isolation regions
JPS6116546A (ja) 絶縁溝に対する局部区域酸化物の自動位置決め方法
JPH0774235A (ja) 半導体装置及びその製造方法
EP0091507A2 (en) Method of manufacturing a semi-conductor device comprising dielectric isolation regions
US4389294A (en) Method for avoiding residue on a vertical walled mesa
US4876214A (en) Method for fabricating an isolation region in a semiconductor substrate
EP0202252B1 (en) Method for fabricating semiconductor devices and devices formed thereby
KR100234408B1 (ko) 반도체장치의 소자분리방법
EP0540262A2 (en) Trench isolation region
US5726093A (en) Two-step planer field oxidation method
USRE34400E (en) Method for fabricating isolation region in semiconductor devices
JPS60208843A (ja) 半導体装置の製造方法
EP0137195B1 (en) Dielectric isolated circuit and method of making
EP0019456A1 (en) Semiconductor devices and method for producing the same
CA1108772A (en) Method for forming isolated regions of silicon
EP0197422B1 (en) Resin glass filled deep trench isolation
KR970009273B1 (ko) 반도체소자의 필드산화막 제조방법
JPH0420267B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 19940113

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 19950120

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 19950120

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000