KR970077504A - 트렌치 분리구조를 구비한 반도체 장치 및 그 제조방법 - Google Patents

트렌치 분리구조를 구비한 반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR970077504A
KR970077504A KR1019970002181A KR19970002181A KR970077504A KR 970077504 A KR970077504 A KR 970077504A KR 1019970002181 A KR1019970002181 A KR 1019970002181A KR 19970002181 A KR19970002181 A KR 19970002181A KR 970077504 A KR970077504 A KR 970077504A
Authority
KR
South Korea
Prior art keywords
trench
oxide film
semiconductor device
insulating film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019970002181A
Other languages
English (en)
Other versions
KR100233976B1 (ko
Inventor
타카아키 무라카미
켄지 야수무라
토시유키 오이시
카츠오미 시오자와
Original Assignee
키타오카 타카시
미쓰비시 덴키 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 키타오카 타카시, 미쓰비시 덴키 가부시끼가이샤 filed Critical 키타오카 타카시
Publication of KR970077504A publication Critical patent/KR970077504A/ko
Application granted granted Critical
Publication of KR100233976B1 publication Critical patent/KR100233976B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0145—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations of trenches having shapes other than rectangular or V-shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations

Landscapes

  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

트렌치 (6)에 채워 형성된 절연막(8)위에, 게이트 산화막(21)을 삽입시켜 게이트 전극(22)을 마련함으로써 실리콘 기판(1)의 주표면의 활성 영역 사이를 분리한 트렌치 분리 구조에 있어서, 절연막(8)은 게이트 전극(22)에 소정의 바이어스 전압을 인가한 상태에서, 트렌치(6)의 상단 코너부 근방의 캐리어 농도가 활성 영역 중앙의 캐리어 농도 이하의 되도록 수직 단면 형상을 갖는다. 이 구조에 의해, 트렌치 분리 단부에서의 전계집중이 완화되고, 역협 채널 효과를 제어하여 서브 임계 특성을 향상시킬 수 있다.

Description

트렌치 분리구조를 구비한 반도체 장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 제2도에 도시한 해석 결과에 있어의 커트 라인에 따른 1차원 전자 농도 분포를 도시한 도면.

Claims (17)

  1. 반도체 기판의 주표면의 활성 영역 사이의 경계를 따라 연장되도록, 상기 반도체 기판의 주표면으로부터 소정의 깊이로 형성된 트렌치에 절연막을 매립하여 형성함으로써 상기 활성 영역의 사이를 분리하는 트렌치분리 구조를 갖는 반도체 장치에 있어서, 상기 절연막 위에는 게이트 산화막을 개재시켜상기 트렌치의 형성방향과 교차하는 방향으로 연장되도록 게이트 전극이 마련되고, 상기 절연막은 상기 게이트 전극에 소정의 바이어스 전압을 인가한 상태에서, 상기 트렌치의 상단 코너부 근방에서의 상기 활성 영역의 캐리어 농도가 상기 활성 영역의 중앙의 캐리어 농도 이하가 되도록, 상기 게이트 전극이 연장되는 방향의 해당 게이트 전극 바로 아래에 수직 단면 형상을 갖는 트렌치 분리 구조를 포함하는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 트렌치에 매립된 절연막 상면의 양측의 트렌치 분리 단부 근방에 각각 홈을 형성하고, 홈이 없는 평탄부에서의 상기 게이트 산화막의 상면의 위치를 기준으로 한, 각각의 상기 홈의 깊이를 d, 그 양단의 홈 위에 형성한 게이트 전극과 트렌치 측벽 사이의 거리가 가장 짧은 위치의 거리를 x라고 설정하면, x≥45.8d3-11.9d2+1.0d+0.01, x〉0, d〉0의 조건을 만족하는 하는 반도체 장치.
  3. 제1항에 있어서, 상기 트렌치에 매입된 상기 절연막의 반도체 기판의 상기 주표면 보다도 위쪽으로 돌출된 돌출부를 갖는 반도체 장치.
  4. 제1항에 있어서, 상기 트렌치에 매립된 상기 절연막의 상기 돌출부의 서로 대향하는 측벽이 상기 반도체기판의 상기 주표면에 대하여 수직으로, 또는 측벽 사이의 간격이 위쪽으로 갈수록 좁아지도록 테이퍼를 이루어 형성되어 있는 반도체 장치.
  5. 제1항에 있어서, 상기 트렌치에 매립된 상기 절연막이 반도체 기판의 상기 주표면 보다도 위쪽으로 돌출된 돌출부를 가지며, 상기 절연막의 상기 돌출부가 환형상으로 형성되고, 상기 게이트 전극이 연장되는 방향의 상기 게이트 전극 바로 아래에 수직 단면 형상을 가지는 반도체 장치.
  6. 제1항에 있어서, 상기 트렌치의 상단 코너부에서 횡방향의 폭이 0.05㎛ 이상이고, 또한 깊이가 0.05㎛ 이하의 C면 형태의 테이퍼 형상을 갖는 반도체 장치.
  7. 제1항에 있어서, 상기 트렌치의 상단 코너부에 곡률반경이 0.04㎛ 이상의 R면 형태의 형상을 갖는 반도체 장치.
  8. 반도체 기판의 주표면에 형성된 활성 영역상에 형성될 트렌치의 패턴의 구조를 갖는 160㎚-380㎚의 두께를 가지는 마스크를 형성하는 공정과, 상기 마스크를 이용하여 상기 반도체기판에 에칭함으로써, 상기 반도체 기판에 선택적으로 0.15㎛-0.3㎛의 깊이를 가지는 트렌치를 형성하는 공정과, 상기 트렌치의 내벽을 열산화하여, 그 내벽에 10㎚-50㎚의 두께를 가지는 열산화막을 형성하는 공정과, 내벽에 열산화막이 형성된 상기 트렌치의 내부 및 상기 마스크의 상기 개구를 절연막으로 매립하고, 상기 마스크의 상부를 절연막으로 피복하는 공정과, 상기 절연막 중, 상기 트렌치의 내부 및 상기 트렌치의 상부 부분만이 남도록 선택적으로 상기 절연막을 제거하는 공정과, 상기 마스크를 제거하는 공정과, 상기 절연막위에 게이트 산화막을 개재시켜 세이트 전극을 형성하는 공정을 포함하며, 상기 게이트 전극에 소정의 바이어스 전압을 인가한 상태에서, 상기트렌치의 상단 코너부 근방에서의 상기 활성 영역의 캐리어 농도가, 상기 활성 영역 중앙의 캐리어 농도 이하가 되도록 트렌치 분리 단부 구조를 형성하는 트렌치 분리 구조를 구비한 반도체 장치의 제조 방법.
  9. 제8항에 있어서, 상기 마스크를 형성하는 공정이 실리콘 산화막 및 실리콘 질화막을 순차적으로 적층하여 형성하는 공정을 포함하고, 상기 트렌치를 매립하는 절연막이 실리콘 산화막인 반도체 장치의 제조 방법.
  10. 제 8항에 있어서, 상기 마스크를 형성하는 공정이 10㎚-30㎚의 두께를 가지는 실리콘 산화막, 100㎚-200㎚의 두께를 가지는 실리콘 산화막 및 50㎚-150㎚의 두께를 가지는 실리콘 산화막을 순차적으로 적층하여 형성하는 공정을 포함하며, 상기 트렌치를 매립하는 절연막이 실리콘 산화막인 반도체 장치의 제조 방법.
  11. 제8항에 있어서, 열산화에 의해 트렌치 내벽에 선택적으로 열산화막을 형성하는 상기 공정에 있어서, 상기 열산화막에 가해지는 압력을 조절함으로써 트렌치상단의 서로 대항하는 코너 간의 거리를 제어하는 반도체 장치의 제조 방법.
  12. 제8항에 있어서, 상기 트렌치를 형성하는 공정 후에 열산화에 의해 트렌치 내벽에 선택적으로 열산화막을 형성하는 상기 공정 전에, 열산화에 의해 상기 트렌치의 내벽에 희생 산화막을 형성하는 공정과, 상기 희생 산화막을 에칭을 이용하여 선택적으로 제거하는 공정을 더 포함하며, 상기 희생 산화학에 가해지는 압력을 조절함으로써 트렌치상단의 서로 대항하는 코너 간의 거리를 제어하는 반도체 장치의 제조 방법.
  13. 제8항에 있어서, 상기 마스크를 형성하는 공정이 실리콘 산화막, 실리콘막, 실리콘질화막 및 실리콘산화막을 순차적으로 적층하여 형성하는 공정을 포함하며, 상기 트렌치 내벽에 열산화막을 형성하는 상기 공정에서, 상기 실리콘막의 상기 트렌치의 상단 코너부 근방 부분을 동시에 열산화하여, 이 부분을 실리콘 산화막으로 바꿈으로서, 상기 반도체 기판의 상기 주표면상에 돌출되는 상기 절연막 부분이 테이퍼 현상으로 이루어 지는 반도체 장치의 제조 방법.
  14. 제8항에 있어서, 상기 트렌치의 내벽에 열산화막을 형성하는 공정에 있어서의 열산화 조건이, 1000℃보다 높은 형성온도 및/또는 1기압 이상의 높은 압력하에서 행하는 반도체 장치의 제조 방법.
  15. 제8항에 있어서, 상기 마스크를 제거하는 공정 후, 상기 게이트 전극을 형성하는 공정 전에 절연막을 전면에 퇴적하고, 그 절연막을 에치백하여 상기 반도체 기판의 상기 주표면상에 돌출되는 상기 절연막 부분의 양측부분에 최대폭이 10㎚-60㎚의 측벽 절연막만을 남김으로써, 상기 부분이 환형상 혹은 테이퍼 형상으로 이루어지는 반도체 장치의 제조 방법.
  16. 제8항에 있어서, 상기 트렌치를 형성하는 공정은, 등방성 에칭을 이용하여 상기 반도체 기판에 10㎚-50㎚의 에칭처리를 실행하는 제1에칭 공정과, 이방성 에칭을 이용하여 상기 반도체 기판에 선택적으로 0.15㎛-0.3㎛의 깊이의 에칭처리를 실행하는 공정을 포함하는 반도체 장치의 제조 방법.
  17. 제8항에 있어서, 상기 활성 영역의 중앙에 있어서 캐리어 농도가 상기 활성 영역의 상기 트렌치측단부 근방에서의 캐리어 농도보다 높도록 시뮬레이션을 이용하여 상기 트렌치 분리 단부 구조의 형상 파라미터를 설정한 것을 반도체 장치의 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970002181A 1996-05-27 1997-01-25 트렌치 분리구조를 구비한 반도체 장치 및 그 제조방법 Expired - Fee Related KR100233976B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-132205 1996-05-27
JP13220596A JP3313024B2 (ja) 1996-05-27 1996-05-27 トレンチ分離構造の最適化方法

Publications (2)

Publication Number Publication Date
KR970077504A true KR970077504A (ko) 1997-12-12
KR100233976B1 KR100233976B1 (ko) 1999-12-15

Family

ID=15075859

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970002181A Expired - Fee Related KR100233976B1 (ko) 1996-05-27 1997-01-25 트렌치 분리구조를 구비한 반도체 장치 및 그 제조방법

Country Status (4)

Country Link
US (1) US6081662A (ko)
JP (1) JP3313024B2 (ko)
KR (1) KR100233976B1 (ko)
TW (1) TW311261B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204788A (ja) * 1998-01-19 1999-07-30 Toshiba Corp 半導体装置およびその製造方法
US6175144B1 (en) * 1998-05-15 2001-01-16 Advanced Micro Devices, Inc. Advanced isolation structure for high density semiconductor devices
US6825544B1 (en) * 1998-12-09 2004-11-30 Cypress Semiconductor Corporation Method for shallow trench isolation and shallow trench isolation structure
JP2006245602A (ja) * 1999-03-03 2006-09-14 Hitachi Ltd 半導体集積回路装置の製造方法
ATE389010T1 (de) * 1999-07-21 2008-03-15 Kaneka Corp Verfahren zur herstellung von optisch aktiven pyridinethanol-derivaten
JP2002043411A (ja) 2000-07-21 2002-02-08 Mitsubishi Electric Corp 半導体装置の製造方法
US6830977B1 (en) 2000-08-31 2004-12-14 Micron Technology, Inc. Methods of forming an isolation trench in a semiconductor, methods of forming an isolation trench in a surface of a silicon wafer, methods of forming an isolation trench-isolated transistor, trench-isolated transistor, trench isolation structures formed in a semiconductor, memory cells and drams
US6890859B1 (en) 2001-08-10 2005-05-10 Cypress Semiconductor Corporation Methods of forming semiconductor structures having reduced defects, and articles and devices formed thereby
JP2003100860A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 半導体装置
KR100469913B1 (ko) * 2003-04-02 2005-02-02 주식회사 하이닉스반도체 반도체소자의 제조방법
US7019380B2 (en) 2003-06-20 2006-03-28 Kabushiki Kaisha Toshiba Semiconductor device
US7274076B2 (en) * 2003-10-20 2007-09-25 Micron Technology, Inc. Threshold voltage adjustment for long channel transistors
US7122416B2 (en) * 2003-10-31 2006-10-17 Analog Devices, Inc. Method for forming a filled trench in a semiconductor layer of a semiconductor substrate, and a semiconductor substrate with a semiconductor layer having a filled trench therein
US7385247B2 (en) * 2004-01-17 2008-06-10 Samsung Electronics Co., Ltd. At least penta-sided-channel type of FinFET transistor
JP2006186073A (ja) * 2004-12-27 2006-07-13 Toshiba Corp 半導体装置およびその製造方法
KR100690911B1 (ko) * 2005-07-18 2007-03-09 삼성전자주식회사 2비트 메모리 셀을 포함하는 비휘발성 반도체 집적 회로장치 및 그 제조 방법
JP2007035823A (ja) * 2005-07-26 2007-02-08 Elpida Memory Inc トレンチ形成方法、半導体装置の製造方法および半導体装置
US7981800B1 (en) 2006-08-25 2011-07-19 Cypress Semiconductor Corporation Shallow trench isolation structures and methods for forming the same
TW200903654A (en) * 2007-07-02 2009-01-16 Promos Technologies Inc Method of forming a gate oxide layer
US8222163B2 (en) * 2010-08-06 2012-07-17 Nanya Technology Corp. Method of flattening a recess in a substrate and fabricating a semiconductor structure
US8785291B2 (en) 2011-10-20 2014-07-22 International Business Machines Corporation Post-gate shallow trench isolation structure formation
US8466496B2 (en) 2011-11-17 2013-06-18 International Business Machines Corporation Selective partial gate stack for improved device isolation
KR20150087725A (ko) 2014-01-22 2015-07-30 삼성전자주식회사 반도체 장치의 시뮬레이션 방법 및 이를 이용한 반도체 장치의 설계 방법
US9666668B2 (en) * 2015-10-27 2017-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
CN107611168B (zh) * 2017-08-24 2020-07-10 长江存储科技有限责任公司 一种消除体效应中窄沟道效应影响的mos器件结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4472240A (en) * 1981-08-21 1984-09-18 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing semiconductor device
US5164805A (en) * 1988-08-22 1992-11-17 Massachusetts Institute Of Technology Near-intrinsic thin-film SOI FETS
JPH02260660A (ja) * 1989-03-31 1990-10-23 Toshiba Corp Ｍｏｓ型半導体装置の製造方法
US5559050A (en) * 1994-06-30 1996-09-24 International Business Machines Corporation P-MOSFETS with enhanced anomalous narrow channel effect
US6271093B1 (en) * 1994-06-30 2001-08-07 Siemens Aktiengesellschaft Methods for reducing anomalous narrow channel effect in trench-bounded buried-channel p-MOSFETs
US5604581A (en) * 1994-10-07 1997-02-18 On-Line Technologies, Inc. Film thickness and free carrier concentration analysis method and apparatus
US5521422A (en) * 1994-12-02 1996-05-28 International Business Machines Corporation Corner protected shallow trench isolation device
US5744372A (en) * 1995-04-12 1998-04-28 National Semiconductor Corporation Fabrication of complementary field-effect transistors each having multi-part channel

Also Published As

Publication number Publication date
JP3313024B2 (ja) 2002-08-12
TW311261B (en) 1997-07-21
KR100233976B1 (ko) 1999-12-15
JPH09321134A (ja) 1997-12-12
US6081662A (en) 2000-06-27

Similar Documents

Publication Publication Date Title
KR970077504A (ko) 트렌치 분리구조를 구비한 반도체 장치 및 그 제조방법
KR100329061B1 (ko) 평면화된트렌치및전계산화물분리방법
US4967245A (en) Trench power MOSFET device
US5915180A (en) Process for producing a semiconductor device having a single thermal oxidizing step
JPS6116546A (ja) 絶縁溝に対する局部区域酸化物の自動位置決め方法
US4980311A (en) Method of fabricating a semiconductor device
KR100234408B1 (ko) 반도체장치의 소자분리방법
US20070161168A1 (en) Method for fabricating a semiconductor device having a multi-bridge-channel
JPS6212660B2 (ko)
KR100360319B1 (ko) 에스오아이 병합형 로직 디램용 트렌치의 성형 방법
CN116072542A (zh) 环珊tfet器件的制备方法
KR100886708B1 (ko) Ｓｏｉ 소자 및 그의 제조방법
KR940004779A (ko) 트렌치 기술을 이용한 반도체 장치의 소자분리영역 형성방법
KR920003557A (ko) 반도체 장치 및 그 방법
JPS63313834A (ja) 半導体集積回路
US20220320310A1 (en) Method of forming asymmetric thickness oxide trenches
KR100733190B1 (ko) 반도체 소자의 제조 방법
JPS63271952A (ja) 半導体装置の製造方法
JPH07107937B2 (ja) 絶縁ゲート電界効果トランジスタおよびその製造方法
JPS6376480A (ja) 半導体装置及びその製造方法
KR970009273B1 (ko) 반도체소자의 필드산화막 제조방법
KR970077497A (ko) 반도체장치의 소자분리막 형성방법
JP3146554B2 (ja) 素子分離方法
KR940010250A (ko) 반도체 장치 및 그의 제조방법
JPH04354138A (ja) Ｍｉｓ型半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20060908

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20070916

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20070916

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000