KR970077694A - 반도체 메모리 소자 및 그의 제조방법 - Google Patents

반도체 메모리 소자 및 그의 제조방법 Download PDF

Info

Publication number
KR970077694A
KR970077694A KR1019960016464A KR19960016464A KR970077694A KR 970077694 A KR970077694 A KR 970077694A KR 1019960016464 A KR1019960016464 A KR 1019960016464A KR 19960016464 A KR19960016464 A KR 19960016464A KR 970077694 A KR970077694 A KR 970077694A
Authority
KR
South Korea
Prior art keywords
floating gate
insulating film
memory device
semiconductor memory
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019960016464A
Other languages
English (en)
Other versions
KR100192551B1 (ko
Inventor
정희철
Original Assignee
문정환
Lg 반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체주식회사 filed Critical 문정환
Priority to KR1019960016464A priority Critical patent/KR100192551B1/ko
Priority to JP9011950A priority patent/JP2897001B2/ja
Priority to US08/789,529 priority patent/US5886379A/en
Publication of KR970077694A publication Critical patent/KR970077694A/ko
Priority to US09/207,201 priority patent/US6297097B1/en
Application granted granted Critical
Publication of KR100192551B1 publication Critical patent/KR100192551B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0411—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 메모리 소자의 제조방법에 관한 것으로 특히 커플링 비율을 높이기 위한 반도체 메모리 소자에 관한 것이다.
이를 위한 본 발명의 반도체 메모리 소자 및 그의 제조방법은 반도체 기판에 터널링 절연막이 형성되고, 측면에 굴곡부를 갖고 상기 터널링 절연막위에 부유 게이트가 형성되고, 상기 부유 게이트 표면상에 유전체층이 형성되고, 상기 유전체층 위에 역 항아리 또는 工자 모양의 제어 게이트가 형성되어 제어 게이트와 부유 게이트 간의 커패시턴스를 향상시켜 커플링 비를 높인 것이다.
이 발명에 따른 반도체 메모리 소자에 의하면 커플링비가 증가하여 전력 소비를 줄일 수 있고 억세스 시간이 감소되는 효과가 있다.

Description

반도체 메모리 소자 및 그의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도 (a) 내지 (j)는 본 발명의 제1실시예 EEPROM 메모리 소자의 공정단면도.

Claims (19)

  1. 반도체 기판; 상기 반도체 기판상에 형성되는 터널링 절연막; 상기 터널링 절연막상에 측면에 굴곡부를 가진 부유 게이트; 상부 부유 게이트 표면상에 형성되는 유전체층; 상기 유전체층상에 형성되는 제어 게이트; 그리고 상기 부유 게이트 양측 기판상에 형성되는 제1, 제2불순물 영역을 포함하여 구성됨을 특징으로 하는 반도체 메모리 소자.
  2. 제1항에 있어서, 터널링 절연막은 산화막으로 형성됨을 특징으로 하는 반도체 메모리 소자.
  3. 제1항에 있어서, 유전체층은 고온 저압 유전체(HLD)로 형성됨을 특징으로 하는 반도체 메모리 소자.
  4. 제1항에 있어서, 부유 게이트와 제1, 제2불순물 영역은 부유 게이트의 모서리 부분에서 서로 오버랩됨을 특징으로 하는 반도체 메모리 소자.
  5. 제1항에 있어서, 제1, 제2불순물 영역은 고농도 n형으로 형성됨을 특징으로 하는 반도체 메모리 소자.
  6. 제1항에 있어서, 부유 게이트는 “工”자 모양으로 형성됨을 특징으로 하는 반도체 메모리 소자.
  7. 제1항에 있어서, 부유 게이트는 상기 터널링 절연막위에 형성되는 제1부유 게이트; 상기 제1부유 게이트의 중앙부위에 형성되는 제2부유 게이트; 그리고 상기 제2부유 게이트에 중앙부분이 연결되고 상기 제1부유 게이트와 평행하게 형성되는 제3부유 게이트를 구비하여 구성됨을 특징으로 하는 반도체 메모리 소자.
  8. 제7항에 있어서, 제3부유 게이트는 제1부유 게이트보다 더 짧게 형성됨을 특징으로 하는 반도체 메모리 소자.
  9. 제1항에 있어서, 제어 게이트는 부유 게이트의 일부를 감싸도록 형성됨을 특징으로 하는 반도체 메모리 소자.
  10. 반도체 기판; 상기 반도체 기판위에 형성되는 터널링 절연막; 상기 터널링 절연막위에 항아리 모양으로 형성되는 부유 게이트; 상기 부유 게이트의 표면상에 형성되는 유전체층; 상기 유전체층 위에 工자 모양으로 형성되는 제어 게이트; 그리고 상기 부유 게이트 양측의 반도체 기판에 형성되는 제1, 제2불순물 영역을 포함하여 구성됨을 특징으로 하는 반도체 메모리 소자.
  11. 제10항에 있어서, 부유 게이트는 상기 터널링 절연막위에 형성되는 제1부유 게이트; 상기 제1부유 게이트 양단 상측에 형성되어 제1부유 게이트와 연결된 제2, 제3부유 게이트; 상기 제2부유 게이트위에 형성되어 일측이 상기 제2부유 게이트와 연결되고 타측은 제3부유 게이트방향으로 연장되는 제4부유 게이트; 상기 제3부유 게이트위에 형성되어 일측이 상기 제3부유 게이트와 연결되고 타측은 제2부유 게이트방향으로 연장되는 제5부유 게이트를 포함하여 구성됨을 특징으로 하는 반도체 메모리 소자.
  12. 제11항에 있어서, 제4부유 게이트와 제5부유 게이트는 상기 제1부유 게이트와 평행하게 형성되고 서로 일정 간격을 갖고 형성됨을 특징으로 하는 반도체 메모리 소자.
  13. 제10항에 있어서, 제어 게이트는 항아리 모양의 내부와 상측 표면에 걸쳐 형성됨을 특징으로 하는 반도체 메모리 소자.
  14. 반도체 기판을 준비하는 제1단계; 상기 반도체 기판에 터널링 절연막, 제1도전체층 및 절연막을 차례로 형성하는 제2단계; 상기 절연막을 선택적으로 제거하여 콘택 홀을 형성하는 제3단계; 상기 콘택 홀을 통해 제1도전체층에 연결되도록 전면에 제2도전체층을 형성하는 제4단계; 상기 콘택 홀을 중심으로 단위 셀 영역을 정의하여 제2, 제1도전체층을 선택적으로 제거하고 상기 절연막을 모두 제거하여 부유 게이트를 형성하는 제5단계; 상기 부유 게이트의 노출된 표면에 유전체층을 형성하는 제6단계; 상기 유전체층위에 제어 게이트를 형성하는 제7단계; 그리고 부유 게이트 양측의 상기 반도체 기판에 제1, 제2불순물 영역을 형성하는 제8단계를 포함하여 이루어짐을 특징으로 하는 반도체 메모리 소자 제조방법.
  15. 제14항에 있어서, 제5단계에서 제1도전층의 길이보다 더 짧도록 제2도전체층의 양측을 제거하는 단계를 더 포함하여 이루어짐을 특징으로 하는 반도체 메모리 소자 제조방법.
  16. 제14항에 있어서, 절연막은 질화막으로 형성함을 특징으로 하는 반도체 메모리 소자 제조방법.
  17. 제14항에 있어서, 제1, 제2도전체층 및 제어 게이트는 다결정 실리콘으로 형성함을 특징으로 하는 반도체 메모리 소자 제조방법.
  18. 제14항에 있어서, 유진체층은 고압 저온 유전체층으로 형성함을 특징으로 하는 반도체 메모리 소자 제조방법.
  19. 반도체 기판을 준비하는 단계; 상기 반도체 기판상에 터널링 절연막, 제1도전체층을 형성하는 단계; 상기 제1도전체층상의 소정부위에 절연막을 형성하는 단계; 상기 절연막을 포함한 제1도전체층위에 제2도전체층을 형성하는 단계; 상기 절연막을 중심으로 단위 셀 영역을 정의하여 상기 제1, 제2도전체층 및 터널링 절연막을 선택적으로 제거하는 단계; 상기 절연막 상측의 제2도전체층을 선택적으로 제거하고 절연막을 모두 제거하여 부유 게이트를 형성하는 단계; 상기 부유 게이트 표면상에 유전체층을 형성하는 단계; 상기 유전체층위에 제어 게이트를 형성하는 단계; 그리고 상기 부유 게이트 양측의 상기 반도체 기판에 제1, 제2불순물 영역을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 메모리 소자 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960016464A 1996-05-16 1996-05-16 반도체 메모리 소자 및 그의 제조방법 Expired - Fee Related KR100192551B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960016464A KR100192551B1 (ko) 1996-05-16 1996-05-16 반도체 메모리 소자 및 그의 제조방법
JP9011950A JP2897001B2 (ja) 1996-05-16 1997-01-07 半導体メモリ素子及びその製造方法
US08/789,529 US5886379A (en) 1996-05-16 1997-01-27 Semiconductor memory device with increased coupling ratio
US09/207,201 US6297097B1 (en) 1996-05-16 1998-12-08 Method for forming a semiconductor memory device with increased coupling ratio

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960016464A KR100192551B1 (ko) 1996-05-16 1996-05-16 반도체 메모리 소자 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR970077694A true KR970077694A (ko) 1997-12-12
KR100192551B1 KR100192551B1 (ko) 1999-06-15

Family

ID=19458919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960016464A Expired - Fee Related KR100192551B1 (ko) 1996-05-16 1996-05-16 반도체 메모리 소자 및 그의 제조방법

Country Status (3)

Country Link
US (2) US5886379A (ko)
JP (1) JP2897001B2 (ko)
KR (1) KR100192551B1 (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100192551B1 (ko) * 1996-05-16 1999-06-15 구본준 반도체 메모리 소자 및 그의 제조방법
US5942782A (en) * 1997-05-21 1999-08-24 United Microelectronics Corp. Electrostatic protection component
US6031263A (en) 1997-07-29 2000-02-29 Micron Technology, Inc. DEAPROM and transistor with gallium nitride or gallium aluminum nitride gate
US7154153B1 (en) 1997-07-29 2006-12-26 Micron Technology, Inc. Memory device
US6936849B1 (en) 1997-07-29 2005-08-30 Micron Technology, Inc. Silicon carbide gate transistor
US7196929B1 (en) 1997-07-29 2007-03-27 Micron Technology Inc Method for operating a memory device having an amorphous silicon carbide gate insulator
US6746893B1 (en) 1997-07-29 2004-06-08 Micron Technology, Inc. Transistor with variable electron affinity gate and methods of fabrication and use
US5886368A (en) 1997-07-29 1999-03-23 Micron Technology, Inc. Transistor with silicon oxycarbide gate and methods of fabrication and use
US6794255B1 (en) 1997-07-29 2004-09-21 Micron Technology, Inc. Carburized silicon gate insulators for integrated circuits
US6965123B1 (en) 1997-07-29 2005-11-15 Micron Technology, Inc. Transistor with variable electron affinity gate and methods of fabrication and use
US6215700B1 (en) * 1999-01-07 2001-04-10 Vantis Corporation PMOS avalanche programmed floating gate memory cell structure
US6380581B1 (en) * 1999-02-26 2002-04-30 Micron Technology, Inc. DRAM technology compatible non volatile memory cells with capacitors connected to the gates of the transistors
US6256225B1 (en) 1999-02-26 2001-07-03 Micron Technology, Inc. Construction and application for non-volatile reprogrammable switches
US6452856B1 (en) * 1999-02-26 2002-09-17 Micron Technology, Inc. DRAM technology compatible processor/memory chips
US6297989B1 (en) 1999-02-26 2001-10-02 Micron Technology, Inc. Applications for non-volatile memory cells
US6323514B1 (en) * 1999-07-06 2001-11-27 Micron Technology, Inc. Container structure for floating gate memory device and method for forming same
KR100311049B1 (ko) * 1999-12-13 2001-10-12 윤종용 불휘발성 반도체 메모리장치 및 그의 제조방법
US6762092B2 (en) * 2001-08-08 2004-07-13 Sandisk Corporation Scalable self-aligned dual floating gate memory cell array and methods of forming the array
US6894930B2 (en) 2002-06-19 2005-05-17 Sandisk Corporation Deep wordline trench to shield cross coupling between adjacent cells for scaled NAND
US6908817B2 (en) * 2002-10-09 2005-06-21 Sandisk Corporation Flash memory array with increased coupling between floating and control gates
JP3964828B2 (ja) * 2003-05-26 2007-08-22 株式会社東芝 半導体装置
US7105406B2 (en) * 2003-06-20 2006-09-12 Sandisk Corporation Self aligned non-volatile memory cell and process for fabrication
US7221008B2 (en) * 2003-10-06 2007-05-22 Sandisk Corporation Bitline direction shielding to avoid cross coupling between adjacent cells for NAND flash memory
KR20050070802A (ko) * 2003-12-31 2005-07-07 동부아남반도체 주식회사 플래시 메모리 제조방법
US7183153B2 (en) * 2004-03-12 2007-02-27 Sandisk Corporation Method of manufacturing self aligned non-volatile memory cells
US7183161B2 (en) * 2004-09-17 2007-02-27 Freescale Semiconductor, Inc. Programming and erasing structure for a floating gate memory cell and method of making
US7416956B2 (en) * 2004-11-23 2008-08-26 Sandisk Corporation Self-aligned trench filling for narrow gap isolation regions
US7381615B2 (en) 2004-11-23 2008-06-03 Sandisk Corporation Methods for self-aligned trench filling with grown dielectric for high coupling ratio in semiconductor devices
US7482223B2 (en) * 2004-12-22 2009-01-27 Sandisk Corporation Multi-thickness dielectric for semiconductor memory
US7541240B2 (en) * 2005-10-18 2009-06-02 Sandisk Corporation Integration process flow for flash devices with low gap fill aspect ratio
KR100799055B1 (ko) 2005-10-31 2008-01-29 주식회사 하이닉스반도체 플래시 메모리 소자의 플로팅 게이트 및 그 형성 방법
US7615445B2 (en) * 2006-09-21 2009-11-10 Sandisk Corporation Methods of reducing coupling between floating gates in nonvolatile memory
US20080074920A1 (en) * 2006-09-21 2008-03-27 Henry Chien Nonvolatile Memory with Reduced Coupling Between Floating Gates
US7745285B2 (en) 2007-03-30 2010-06-29 Sandisk Corporation Methods of forming and operating NAND memory with side-tunneling
US7700473B2 (en) * 2007-04-09 2010-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Gated semiconductor device and method of fabricating same
US8686487B2 (en) * 2007-06-14 2014-04-01 Micron Technology, Inc. Semiconductor devices and electronic systems comprising floating gate transistors
US7646053B2 (en) * 2007-10-10 2010-01-12 Micron Technology, Inc. Memory cell storage node length
US8445953B2 (en) * 2009-07-08 2013-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for flash memory cells
CN102088001B (zh) * 2009-12-04 2013-10-09 中芯国际集成电路制造(上海)有限公司 快闪存储器及其制作方法
TWI506768B (zh) * 2010-12-22 2015-11-01 力晶科技股份有限公司 非揮發性記憶體及其製造方法
CN102364689B (zh) * 2011-10-20 2013-09-18 北京大学 一种闪存器件的浮栅结构及其制备方法
US8536639B2 (en) * 2011-10-20 2013-09-17 Peking University I-shape floating gate for flash memory device and fabricating the same
US9224746B2 (en) * 2013-05-21 2015-12-29 Sandisk Technologies Inc. Inverted-T word line and formation for non-volatile storage
CN105140301B (zh) * 2015-08-19 2019-03-12 武汉新芯集成电路制造有限公司 浮栅型闪存结构及其制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4099196A (en) * 1977-06-29 1978-07-04 Intel Corporation Triple layer polysilicon cell
US4590504A (en) * 1982-12-28 1986-05-20 Thomson Components - Mostek Corporation Nonvolatile MOS memory cell with tunneling element
US4618876A (en) * 1984-07-23 1986-10-21 Rca Corporation Electrically alterable, nonvolatile floating gate memory device
US4774202A (en) * 1985-11-07 1988-09-27 Sprague Electric Company Memory device with interconnected polysilicon layers and method for making
US5677867A (en) * 1991-06-12 1997-10-14 Hazani; Emanuel Memory with isolatable expandable bit lines
JPH0272672A (ja) * 1988-09-07 1990-03-12 Fujitsu Ltd 半導体装置およびその製造方法
JPH0334577A (ja) * 1989-06-30 1991-02-14 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JPH0334581A (ja) * 1989-06-30 1991-02-14 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JPH05206472A (ja) * 1992-01-28 1993-08-13 Fujitsu Ltd 不揮発性半導体装置とその製造方法
US5432112A (en) * 1994-05-06 1995-07-11 United Microelectronics Corporation Process for EPROM, flash memory with high coupling ratio
US5640032A (en) * 1994-09-09 1997-06-17 Nippon Steel Corporation Non-volatile semiconductor memory device with improved rewrite speed
US5646059A (en) * 1995-04-17 1997-07-08 United Microelectronics Corporation Process for fabricating non-volatile memory cells having improved voltage coupling ratio by utilizing liquid phase
KR0179163B1 (ko) * 1995-12-26 1999-03-20 문정환 비휘발성 메모리 셀 및 그 제조방법
KR100192551B1 (ko) * 1996-05-16 1999-06-15 구본준 반도체 메모리 소자 및 그의 제조방법
US5677216A (en) * 1997-01-07 1997-10-14 Vanguard International Semiconductor Corporation Method of manufacturing a floating gate with high gate coupling ratio
US5915177A (en) * 1997-08-18 1999-06-22 Vanguard International Semiconductor Corporation EPROM manufacturing process having a floating gate with a large surface area

Also Published As

Publication number Publication date
JP2897001B2 (ja) 1999-05-31
US5886379A (en) 1999-03-23
JPH09307071A (ja) 1997-11-28
KR100192551B1 (ko) 1999-06-15
US6297097B1 (en) 2001-10-02

Similar Documents

Publication Publication Date Title
KR970077694A (ko) 반도체 메모리 소자 및 그의 제조방법
KR920001724A (ko) 반도체 장치 및 그 제조방법
KR970054334A (ko) 박막트랜지스터 및 그의 제조방법
KR940001426A (ko) 폴리 터널 스페이서를 갖는 완전 특징 고밀도 "전기적으로 소거 가능하고 프로그램 가능한 판독 전용 메모리(eeprom)" 셀을 제조하는 방법
KR950028198A (ko) 캐패시터 제조방법
US5130264A (en) Method of making a thin film transistor
KR920020728A (ko) 반도체 기억장치 및 그 제조방법
KR910008857A (ko) Mos형 전계효과 트랜지스터 및 그 제조방법
KR910013571A (ko) 유전물질에 의해 분리되어 있는 전극쌍이 포함된 다양한 소자를 구비한 직접회로의 제조방법
CN101118930A (zh) 不对称的薄膜晶体管结构
US6597043B1 (en) Narrow high performance MOSFET device design
KR970004079A (ko) 반도체소자 및 그 제조방법
KR960015525B1 (ko) 반도체 소자의 제조방법
KR100223761B1 (ko) 박막트랜지스터 및 그 제조방법
KR100273688B1 (ko) 모스펫및그제조방법
KR20040026500A (ko) 플래시 메모리 소자의 제조방법
JPH03166735A (ja) 半導体装置およびその製造方法
KR960006689B1 (ko) 반도체소자의 ldd 제조방법
KR970054438A (ko) 경사진 게이트 산화막을 갖는 전력용 모스 소자 및 그 제조 방법
JPH04318964A (ja) 半導体装置およびその製造方法
KR970053972A (ko) 정전기 방지용 필드 트랜지스터 및 그의 제조방법
KR970054218A (ko) 고전압 트랜지스터 제조방법
KR970054507A (ko) 박막 트랜지스터 및 그 제조 방법
KR950015796A (ko) 이이피롬(eeprom)셀 제조방법
KR910020920A (ko) 전계효과트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20090130

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20090130

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000