NL8603111A - Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een siliciumplak aan zijn oppervlak wordt voorzien van veldoxidegebieden. - Google Patents

Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een siliciumplak aan zijn oppervlak wordt voorzien van veldoxidegebieden. Download PDF

Info

Publication number
NL8603111A
NL8603111A NL8603111A NL8603111A NL8603111A NL 8603111 A NL8603111 A NL 8603111A NL 8603111 A NL8603111 A NL 8603111A NL 8603111 A NL8603111 A NL 8603111A NL 8603111 A NL8603111 A NL 8603111A
Authority
NL
Netherlands
Prior art keywords
oxidation
gas mixture
layer
oxide
water
Prior art date
Application number
NL8603111A
Other languages
English (en)
Original Assignee
Philips Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Nv filed Critical Philips Nv
Priority to NL8603111A priority Critical patent/NL8603111A/nl
Priority to JP62305488A priority patent/JPH07114199B2/ja
Priority to CA000553385A priority patent/CA1330195C/en
Priority to DE8787202437T priority patent/DE3777603D1/de
Priority to EP87202437A priority patent/EP0274779B1/en
Priority to KR1019870013917A priority patent/KR970000703B1/ko
Publication of NL8603111A publication Critical patent/NL8603111A/nl
Priority to US07/388,294 priority patent/US4906595A/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
    • H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors
    • H10P14/6309—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors of silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/61—Formation of materials, e.g. in the shape of layers or pillars of insulating materials using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
    • H10W10/0125—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] comprising introducing electrical impurities in local oxidation regions, e.g. to alter LOCOS oxide growth characteristics
    • H10W10/0126—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] comprising introducing electrical impurities in local oxidation regions, e.g. to alter LOCOS oxide growth characteristics introducing electrical active impurities in local oxidation regions to create channel stoppers
    • H10W10/0127—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] comprising introducing electrical impurities in local oxidation regions, e.g. to alter LOCOS oxide growth characteristics introducing electrical active impurities in local oxidation regions to create channel stoppers using both n-type and p-type impurities, e.g. for isolation of complementary doped regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6322—Formation by thermal treatments
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films

Landscapes

  • Formation Of Insulating Films (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

V- ir ^ PHN 11.978 1 R.V. Philips' Gloeilampenfabrieken te Eindhoven.
Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een siliciumplak aan zijn oppervlak wordt voorzien van veldoxidegebieden.
De uitvinding heeft betrekking op een werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een oppervlak van een plak silicium plaatselijk wordt voorzien van een oxidatiemasker, waarna de plak wordt onderworpen aan een oxidatiebehandeling door de 5 plak te verhitten in een oxiderend gasmengsel met een samenstelling die tijdens de oxidatiebehandeling wordt gewijzigd.
Aldus wordt de plak silicium aan zijn oppervlak voorzien van veldoxidegebieden. Deze zijn in het bijzonder geschikt voor onderlinge isolatie van MOS-transistoren in geïntegreerde 10 halfgeleiderschakelingen.
Uit het Amerikaanse octrooi Nr. 4,551,910 is een werkwijze van de in de aanhef genoemde soort bekend, waarbij de oxidatiebehandeling aanvankelijk droog en vervolgens nat wordt uitgevoerd. Tijdens de droge oxidatie in een droog gasmengsel met 15 zoutzuur wordt de plak verhit tot een temperatuur van 1000°C, tijdens de natte oxidatie in stoom tot een temperatuur van 920°C. De droge oxidatie wordt zo lang uitgevoerd totdat een laag siliciumoxide is gevormd met een dikte van circa 50 nm, de daaropvolgende natte oxidatie totdat de laag siliciumoxide een gewenste dikte heeft bereikt. Als 20 oxidatiemasker wordt een laag siliciumnïtride gebruikt, die voor een deel door thermische nitridatie van het silicium is gevormd en die voor het overige deel bij lage druk door depositie uit de gasfase, met behulp van een LPCVD-proces, is aangebracht.
Door de oxidatie, zoals beschreven, aanvankelijk droog 25 uit te voeren is vorming van defekten in het silicium tijdens de erop volgende natte oxidatie tegengegaan. De bekende werkwijze heeft echter als bezwaar, dat het vormen van een laag oxide relatief lang duurt- In de produktie van geïntegreerde schakelingen betekent dit ofwel een lage doorloopsnelheid van de te behandelen plakken ofwel dat extra ovens 30 moeten worden geïnstalleerd. Voor de vorming van bijvoorbeeld een laag oxide met een dikte van 800 nm dient een plak circa 9 uur behandeld te worden waavan circa 1 uur droge oxidatie bij 1000°C en circa 8 uur 860 31 1f ΡΗΝ 11.978 2 'ΊΓ ί.
natte oxidatie bij 920°C. Hierbij is nog niet eens in aanmerking genomen de tijd die nodig is om de temperatuur in een oven van 1000°C terug te brengen tot 920°C.
Met de uitvinding wordt ondermeer beoogd een werkwijze te 5 verschaffen waarmee in relatief korte tijd een siliciumplak aan zijn oppervlak kan worden voorzien van veldoxidegebieden terwijl daarbij het ontstaan van defekten in het silicium is tegengegaan.
De in de aanhef genoemde werkwijze heeft daartoe, volgens de uitvinding, als kenmerk, dat tijdens de verhitting in het oxiderende 10 gasmengsel de plak wordt verhit tot een temperatuur van 950 a 1050°C en dat dan aan het oxiderende gasmengsel water wordt toegevoegd in een hoeveelheid die tijdens de oxidatiebehandeling van minder dan 30 vol% wordt verhoogd tot meer dan 30 vol%. Op deze wijze kan in een relatief korte tijd een laag veldoxide 15 worden gevormd zonder dat daarbij defekten in het onderliggende silicium ontstaan.
De uitvinding berust op het inzicht, dat om de vorming van defekten in het silicium tijdens de oxidatie te voorkomen deze moet worden uitgevoerd met een snelheid die een kritische waarde niet 20 overschrijdt. Aangezien de oxidatie in een gasmengsel met een vaste samenstelling en bij een vaste temperatuur verloopt met een snelheid die lager wordt naarmate er meer oxide wordt gevormd, m.a.w. met een snelheid die maximaal is aan het begin van de oxidatie, is het van het grootste belang, dat zowel de samenstelling van het oxiderende 25 gasmengsel als de temperatuur waarbij de oxidatie wordt uitgevoerd aan het begin van de oxidatie verstandig wordt bepaald. Uit proeven is gebleken, dat als de oxidatietemperatuur niet hoger is dan 1050°C en het gasmengsel niet meer den 30 vol% water bevat de oxidatie aanvankelijk nog zo langzaam verloopt dat geen defekten in het silicium 30 gevormd worden. Bevat dan het gasmengsel meer dan 30 vol% water dan worden tijdens de oxidatie wel defekten in het silicium gevormd. Wordt praktisch meteen na het begin van de oxidatie, als er bijvoorbeeld nog pas circa 100 nm oxide is gevormd, de hoeveelheid water in het gasmengsel verhoogd tot meer dan 30 vol% dan worden geen defekten in het 35 silicium gevormd. Onder de gegeven omstandigheden wordt klaarblijkelijk de genoemde kritische snelheid niet overschreden, terwijl het oxidatieproces toch relatief snel kan worden uitgevoerd.
860 31 1 ! * #· PHN 11.978 3
Een laag oxide met een (hiervoor reeds genoemde dikte van 800 nm) kan binnen 4 uur worden gevormd als de hoeveelheid water in het oxiderende gasmengsel wordt verhoogd tot meer dan 80 volV.
Uit proeven is verder gebleken, dat als de oxidatie wordt 5 uitgevoerd bij een temperatuur van meer dan 1050°C, onder de randen van het oxidatiemasker een laterale oxidatie optreedt die veel groter is dan die welke optreedt bij 1050°C. Wordt de oxidatie uitgevoerd bij een temperatuur die lager is dan 950°C, dan blijkt eveneens een extreme laterale oxidatie op te treden dié bovendien een 10 ongewenste vorm vertoont.
Tijdens de oxidatiebehandeling kan de hoeveelheid water in het gasmengsel, die tijdens de oxidatie wordt verhoogd, continu worden gewijzigd. Hiervoor is echter relatief dure en ingewikkelde apparatuur nodig. Een heel praktische werkwijze heeft, volgens de 15 uitvinding, als kenmerk, dat de verhitting in het oxiderende gasmengsel in twee processtappen wordt uitgevoerd waarbij tijdens de eerste processtap, die wordt uitgevoerd in een gasmengsel dat minder dan 30 vol% water bevat, een laag oxide met een dikte van 10 a 60 nm wordt gevormd, waarna tijdens de tweede processtap, die in een gasmengsel dat 20 meer dan 80 vol% water bevat wordt uitgevoerd, de oxidatie zo lang wordt voortgezet totdat een laag oxide is gevormd met een gewenste dikte. Een dergelijke, in twee stappen uitgevoerde, werkwijze kan met relatief eenvoudige middelen worden gerealiseerd. Wordt aldus een laag oxide gevormd met een dikte van 800 nm, dan duurt de oxidatie circa 4 uur, 25 waarvan 0,3 uur in de eerste stap, waarbij circa 50 mm oxide wordt gevormd en 3,7 uur in de tweede stap, waarbij het overige oxide wordt gevormd.
De uitvinding wordt in het navolgende, bij wijze van voorbeeld nader toegelicht aan de hand van een tekening. In deze 30 tekeningen tónen:
Fig. 1 t/m 9 in dwarsdoorsnede, schematisch enkele achtereenvolgende stadia van vervaardiging van een halfgeleiderinrichting met behulp van de werkwijze volgens de uitvinding en 35 Fig. 10 en 11 enkele details van de in de figuren 1 t/m 10 getoonde doorsneden.
De figuren zijn schematisch en niet op schaal, zowel de 860 31 1 1 m PHN 11.978 4 afmetingen in horizontale als in vertikale zin zijn sterk overdreven weergegeven.
De figuren T tot en met 9 tonen een aantal achtereenvolgende stadia van vervaardiging van een 5 halfgeleiderinrichting met behulp van de werkwijze volgens de uitvinding. Hierbij wordt op een oppervlak 1 van een plak silicium 2 plaatselijk een oxidatiemasker 3 aangebracht. De plak silicium 2 omvat een onderlaag 4 van het p-geleidingstype met een doteringsconcentratie van circa 10 3 atomen per cc waarop epitaxiaal een toplaag 5, ook van
1 R
10 het p-geleidingstype maar met een doteringsconcentratie van circa 10 atomen per cc en een dikte van circa 4 pm is aangebracht. Het oxidatiemasker 3 omvat een spanningsverzachtende grondlaag 6 en een oxidatieremmende toplaag 7.
Vervolgens wordt de plak silicium 2 onderworpen aan 15 een oxidatiebehandeling in een gebruikelijke, niet getekende oxidatie-oven waarin de plak 2 wordt verhit in een oxiderend gasmengsel. Hierbij worden veldoxidegebieden 8 gevormd die zullen dienen als elektrische isolatie tussen naburige MOS-transistoren.
Tijdens de oxidatiebehandeling wordt de samenstelling van 20 het oxiderende gasmengsel gewijzigd. De oxidatiebehandeling wordt, volgens de uitvinding zo uitgevoerd, dat tijdens de verhitting in het oxiderende gasmengsel de plak wordt verhit tot een temperatuur van 950 a 1050°C en dat dan water Wordt toegevoegd aan het oxiderende gasmengsel in een hoeveelheid die tijdens de oxidatiebehandeling van 25 minder dan 30 vol% wordt verhoogd tot meer dan 30 vol%. Behalve water bevat het gasmengsel bijvoorbeeld nog zuurstof en stikstof. Voor de werkwijze volgens de uitvinding is de hoeveelheid water van belang omdat daardoor wordt bepaald met welke snelheid de oxidatie zal verlopen.
Het water kan aan het gasmengsel worden toegevoegd door 30 dit door een vat met water te leiden. Bij de werkwijze volgens de uitvinding moet de hoeveelheid water in het gasmengsel gewijzigd worden. Dit gaat beter controleerbaar door water aan het gasmengsel toe te voegen in de vorm van waterstof en zuurstof welke gassen in de oxidatie-oven met elkaar tot reaktie worden gebracht en dan water vormen.
35 Zuurstof wordt in een overmaat aan het gasmengsel toegevoegd om te voorkomen dat in de oven explosies kunnen optreden. De hoeveelheid water die in het gasmengsel dat in de oxidatie-oven met de plak silicium in 8603111 * Λ Μ ΡΗΝ 11.978 5 kontakt komt laat zich eenvoudig bepalen uit de samenstelling van het aan de oxidatie-oven toegevoegde gasmengsel.
Met behulp van de werkwijze volgens de uitvinding kan in een relatief korte tijd een laag veldoxide worden gevormd zonder dat 5 daarbij defekten in het onderliggende silicium ontstaan. Om te voorkomen dat tijdens de oxidatie defekten in het silicium worden gevormd dient de oxidatie te worden uitgevoerd met een snelheid die een kritische waarde niet overschrijdt. Aangezien de oxidatie, bij een vaste temperatuur en in een gasmengsel met een vaste samenstelling, verloopt met een snelheid 10 die maximaal is aan het begin van de oxidatie en daarna kleiner wordt, dient vooral gelet te worden op de snelheid aan het begin van de oxidatie. De oxidatiesnelheid is groter naarmate zich meer water in het oxiderende gasmengsel bevindt. Het is gebleken, dat als tijdens het begin van de oxidatie het oxiderende gasmengsel bij 1050°C meer dan 30 15 vol% water bevat fouten ontstaan in het silicium, bevat het oxiderende gasmengsel dan minder 30 vol% water dan is dat niet het geval. Praktisch onmiddellijk na het begin van de oxidatie, als er bijvoorbeeld nog maar 100 nm oxide is gevormd, kan de hoeveelheid water in het oxiderende gasmengsel worden verhoogd tot meer dan 30 vol% zonder dat dit een 20 nadelige invloed heeft op de vorming van defekten in het silicium. De kritische snelheid wordt dan blijkbaar niet overschreden. Bij voorkeur wordt de hoeveelheid water in het oxiderende gasmengsel verhoogd tot meer dan 80 vol%. Ook dan worden geen defekten in het silicium gevormd terwijl de oxidatie zeer snel verloopt.
25 Het in fig. 2 omcirkelde deel X is in fig. 10 op een grotere schaal schematisch weergegeven.
Tijdens de oxidatiebehandeling wordt een deel van het onder het oxidatiemasker 3 gelegen silicium eveneens geoxideerd. Het door deze laterale oxidatie gevormde oxide valt te onderscheiden in een 30 relatief dun deel 10 en een relatief dik deel 11. Het blijkt, dat als de oxidatie wordt uitgevoerd bij een temperatuur van meer dan 1050°C het relatief dunne deel 10 van het oxide erg lang wordt. Vertoont dit deel, als het veldoxide 8 met een dikte van 800 nm bij een temperatuur van 1O50°C is gevormd, nog een lengte van 300 nm, dan vertoont dit deel 10 35 een lengte van meer dan 600 nm als de oxidatiebehandeling is uitgevoerd bij 1100°C. Dit is uiteraard ongewenst, in het bijzonder bij de vervaardiging van MOS-transistoren van sub-micronafmetingen. Wordt de 8603111 f Η PHN 11.978 6 oxidatiebehandeling uitgevoerd bij een temperatuur die lager is dan 950°C, dan krijgt het dikke deel 11 van het oxide ongewenste afmetingen. Het oxide krijgt dan het schematisch met een stippellijn 12 aangeduide profiel. Zoals in het volgende zal blijken heeft dit voor de 5 vorming van MOS-transistoren van sub-micronafmetingen eveneens grote nadelen.
De hoeveelheid water in het oxiderende gasmengsel kan vanaf het begin van de oxidatie continue worden vergroot. Bij een heel praktische, eenvoudige en goedkope uitvoering van de werkwijze volgens 10 de uitvinding wordt de verhitting in het oxiderende gasmengsel in twee processtappen uitgevoerd. Tijdens de eerste processtap die wordt uitgevoerd in een gasmengsel dat minder dan 30 vol% water bevat wordt de laag oxide met een dikte van 50 a 200 nm gevormd. Tijdens de tweede processtap wordt daarna, in een gasmengsel dat meer dan 80 vol% water 15 bevat, de oxidatie zo lang voortgezet totdat een laag oxide met een gewenste dikte is gevormd.
De oxidatiebehandeling wordt dan bijvoorbeeld zo uitgevoerd, dat de plak in een oven van 850° wordt geschoven, waarna terwijl stikstof naar de oven wordt geleid de plak silicium in circa 20 20 minuten van 850°C wordt verhit tot een temperatuur van 1000°C.
Daarna wordt bij 1000°C een gasmengsel met 6000 scc stikstof, 1125 scc waterstof en 1050 scc zuurstof per minuut naar de oxidatie-oven wordt geleid. In dit gasmengsel wordt dan in de oven door verbranding van alle waterstof 1125 scc waterdamp gevormd hetgeen betekent dat het 25 gasmengsel circa 15 vol** water bevat. Deze eerste processtap van de eigenlijke oxidatiebehandeling wordt gedurende 20 minuten uitgevoerd, waarna eveneens bij een temperatuur van 1000°C een gasmengsel met 6600 scc waterstof en 4200 scc zuurstof per minuut naar de oxidatie-oven wordt geleid. In dit gasmengsel wordt in de oven 6600 scc waterdamp 30 gevormd hetgeen betekent, dat het gasmengsel circa 88 vol% water bevat. Deze tweede processtap van de oxidatiebehandeling wordt gedurende 3 uur en 40 minuten uitgevoerd. Na beëinding van de oxidatiebehandeling wordt, terwijl stikstof naar de oven wordt geleid, de temperatuur daarvan in circa 30 minuten weer verlaagd tot 850°C, waarna de plak 35 uit de oven genomen wordt. Tijdens de eerste processtap wordt circa 50 nm oxide gevormd, tijdens de tweede processtap circa 750 nm. In totaal is dus in 4 uur circa 800 nm oxide gevormd. Defekten konden in het 860 31 1 1 4; 0 PHN 11.978 7 onderliggende oxide op gebruikelijke wijze na verwijdering van het oxide en een gebruikelijke etsbehandeling voor het aantonen van fouten niet worden geconstateerd.
Bij voorkeur wordt bij de oxidatiebehandeling een 5 oxidatiemasker 3 gebruikt met een grondlaag 6 van siliciumoxinitride met een brekingsindex van 1,6 a 1,8 en een toplaag 7 van siliciumnitride.
Aldus wordt bereikt dat de hiervoor genoemde laterale oxidatie relatief klein is. Het dunne deel 10 daarvan was slechts 300 nm lang als de laag siliciumoxinitride 6 een dikte van 40 nm en de laag silicumnitride 7 een 10 dikte van 100 nm had, terwijl de laag oxide 8 800 nm was. Het dikke deel 11 was in dat geval circa 90 nm.
Bij voorkeur worden een grondlaag siliciumoxynitride 6 met een dikte van 30 a 50 nm en een toplaag siliciumnitride 7 met een dikte van 75 a 150 nm toegepast. Is de laag siliciumnitride 7 dikker 15 dan 150 nm dan worden met de beschreven oxidatiebehandeling defekten in het silicium gevormd, is deze dunner dan 150 nm dan is dit niet het geval. Zijn de beide lagen 6 en 7 te dun (dunner dan 30 mm resp. 75 mm), dan wordt het dunne deel 10 van oxide langer dan 300 nm bij een laag oxide 8 met een dikte van 800 nm.
20 Nadat op de beschreven wijze de veldoxidegebieden 8 gevormd zijn, wordt het resterende oxidatieremmende masker 3 verwijderd.
Aldus zijn dan veldoxidegebieden 8 ontsloten delen van de epitaxiale toplaag 5 vrijgelegd, waarvan twee voorbeeldgebieden 14 en 15 in de figuren zijn weergegeven. De werkwijze wordt in het navolgende, tot deze 25 voorbeeldgebieden 14 en 15 beperkt, verder weergegeven, waarbij moet worden bedacht dat er in de halfgeleiderinrichting zeer vele gebieden zoals de voorbeeldgebieden 14 en 15 aanwezig zullen zijn.
Het gebied 14 van de epitaxiale toplaag 5 wordt bedekt door een fotolakmaskér 16 dat zich uitstrekt tot boven het aan het 30 gebied grenzende veldoxide 8. Door implantatie van fosforionen met een dosis van 10 ionen per cm en een energie van 800 keV wordt een zone 17 van het n-geleidingstype gevormd die een schematische met een lijn 18 aangeduide, maximale dotering vertoont die in het gebied 15 op een diepte van circa 800 nm ligt en ter plaatse van het aangrenzende 35 veldoxide 8 juist aan dit veldoxide grenst. Omdat de maximale dotering van de zone 17 niet aan het oppervlak 1 van het silicium 5 ligt maar op enige afstand daar vandaan terwijl de dotering nabij het oppervlak 1 860 3111 f ï PHN 11.978 8 geringer is wordt de zone 17 ook wel "retrograde well" genoemd, in dit geval i.v.m. het type dotering een "N well".
Vervolgens wordt op gelijke wijze, met behulp van een fotolakmasker 19 dat het gebied 15 bedekt en een implantatie met B-ionen 5 met een dosis van 10^2 ionen per cm2 en een energie van 350 keV
een "P retrograde well" 20 met een door een lijn 21 aangeduide maximale dotering die zich eveneens op een diepte van circa 800 nm onder het oppervlak 1 bevindt.
Nu wordt een dikke planariserende laag fotolak 22 10 aangebracht waarna de gehele plak 2 aan een etsbehandeling wordt onderworpen waarbij de laag fotolak 22 en siliciumoxide praktisch even snel worden geëtst. Deze etsbehandeling wordt beëindigd als de in figuur 6 en op een vergrote schaal in figuur 11 weergegeven vlakke struktuur is verkregen. Zoals uit figuur 11 blijkt, is niet alleen de 15 struktuur vlakker geworden maar is eveneens het dunne deel 10 van het oxide verwijderd. Het oxide 8 vertoont daardoor een veel abruptere grens 25 met het silicium 20 dan voor de etsbehandeling. Het gebied 14 is aldus scherper gedefinieerd. Dit zou niet het geval zijn als het oxide het met de stippellijn 12 aangeduide profiel vertoonde. Dan wordt door 20 de etsbehandeling een scherpere definitie van het gebied 14 niet gerealiseerd.
Na het aanbrengen van een dunne laag poortoxide 26 met een dikte van circa 20 nm - door de plak gedurende 30 minuten te verhitten in droge zuurstof - worden op gebruikelijke wijze met een 25 oxidelaag 27 bedekte poortelektrodes 28 en 29 aangebracht. Daarna volgt een implantatie met fosforionen met een energie van 50 keV en een dosis van 10» ionen per cm2 waarbij lichtgedoteerde zones 30 worden gevormd. Hoewel deze alleen in de P-retrograde-well 20 zijn aangegeven, zijn deze eveneens in de N-retrograde-well aangebracht, daar zijn zij 30 echter overgedoteerd, na het aanbrengen met een fotolakmasker 31, met boorionen door een implantatie met BF^ionen met een energie van 55 keV en met een dosis van 2.10^ ionen per cm2. In de N-retrograde-well 17 worden aldus de source zone 32 en de drain zone 33 gevormd.
Na verwijderen van de fotolak 31 wordt de gehele plak 3 35 bedekt met een laag oxide met een dikte van circa 300 nm welke met behulp van een anisotrope etsbehandeling wordt weggeëtst op zo'n manier dat ter plaatse van de poortelektrode 28 en 29 spacers 34 worden 8603111 * s PHN 11.978 9 gevormd. Na het aanbrengen van een fotolakmasker 35 worden door een implantatie met arseenionen met een energie van 50 keV en een dosis van 10^ionen per cm^ een source zone 36 en een drain zone 37 gevormd.
Na verwijderen van de fotolak 35 wordt op gebruikelijke 5 wijze een isolerende oxidelaag 38 met kontaktgaten 39 aangebracht. Op de isolerende oxidelaag 38 wordt een metallisatie 40 worden aangebracht die via de kontaktgaten 39 kontakt maakt met de verschillende halfgeleiderzones.
Voor de vorming van het poortoxide 26, voor het annealen 10 van gëimplanteerde zones voor een getterbehandeling en voor het uitvoeren van nog enkele verder niet behandelde oxidaties (om een schoon siliciumoppervlak te verkrijgen wordt dit soms geoxideerd waarna het oxide wordt weggëetst) wordt de plak tijdens het gehele proces in totaal niet langer dan 1 uur op circa 950°C verhit. Uit het 15 voorgaande blijkt nu duidelijk dat de vorming van het veldoxide 8 - dat i.v.m. de vorming van de retro-grade wells 17 en 20 extra dik moet zijn -het belangrijkste aandeel levert in een temperatuurbudget dat in dit voorbeeld in totaal op 4 uur verhitting op 1000°C komt. Dit temperatuurbudget dient zo laag mogelijk gehouden te worden omdat 20 tijdens de verhitting van de plak op circa 100Ö°C doteringsatomen uit de grondlaag 4 in de epitaxiale toplaag 5 van de siliciumplak 2 diffunderen, waardoor niet alleen het bruikbare - licht gedoteerde -deel van de toplaag kleiner wordt maar waardoor ook de overgang tussen beide lagen 4 en 5 minder scherp wordt. Voor een goede werking van 25 MOS-transistoren van sub-micronafmetingen is het van groot belang, dat de overgang tussen de grondlaag 4 en de epitaxiale toplaag 5 zo scherp mogelijk is en dat deze zo dicht mogelijk onder de retrograde wells 17 en 20 ligt. Bij het hiervoor genoemde temperatuurbudget van 4 uur verhitten op 1000°C diffundeert de laag 4 minder dan 1 pm de 30 epitaxiale toplaag 5 in.
Het zal duidelijk zijn dat de uitvinding niet tot het gegeven uitvoeringsvoorbeeld beperkt is maar dat er binnen het kader van de uitvinding voor de vakman vele variaties mogelijk zijn. Zo kan bijvoorbeeld in plaats van een oxidatiemasker 3 dat bestaat uit een laag 35 siliciumoxynitride 6 en een laag siliciumnitride 7 elk gewenst ander oxidatiemasker gebruikt worden, zoals bijvoorbeeld een masker waarvan de grondlaag 6 uit silicumoxide bestaat, waarbij aan het scheidingsvlak met
86031 H
% PHN 11.978 10 het silicium door nitridatie een dun laagje nitride gevormd kan worden. Ook kan een oxidatiemasker dat geheel bestaat uit siliciumoxynitride worden gebruikt.
8603111

Claims (6)

1. Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een oppervlak van een plak silicium plaatselijk wordt voorzien van een oxidatiemasker, waarna de plak wordt onderworpen aan een oxidatiebehandeling door de plak te verhitten in een 5 oxiderend gasmengsel met een samenstelling die tijdens de oxidatiebehandeling wordt gewijzigd, met het kenmerk dat tijdens de verhitting in het oxiderende gasmengsel de plak wordt verhit tot een temperatuur van 950 a 1050°C en dat dan aan het oxiderende gasmengsel water wordt toegevoegd in een hoeveelheid die tijdens de 10 oxidatiebehandeling van minder dan 30 vol% wordt verhoogd tot meer dan 30 vol%.
2. Werkwijze volgens conclusie 1, met het kenmerk, dat de hoeveelheid water in het gasmengsel tijdens de oxidatiebehandeling wordt verhoogd tot meer dan 80 vol%.
3. Werkwijze volgens conclusie 1 of 2 met het kenmerk dat de verhitting in het oxiderende gasmengsel in twee processtappen wordt uitgevoerd waarbij tijdens de eerste processtap, die wordt uitgevoerd in een gasmengsel dat minder dan 30 vol% water bevat, een laag oxide met een dikte van 50 a 200 nm wordt gevormd, waarna tijdens 20 de tweede processtap, die in een gasmengsel dat meer dan 80 vol% water bevat wordt üitgevoerd, de oxidatie zo lang wordt voortgezet totdat een laag oxide is gevormd met een gewenste dikte.
4. Werkwijze volgens conclusie 1,2 of 3, met het kenmerk dat water aan het oxiderende gasmengsel wordt toegevoegd door waterstof 25 en zuurstof ter plaatse van de plak silicium tot reaktie te brengen.
5. Werkwijze volgens conclusie 1,2,3 of 4, met het kenmerk dat bij de oxidatiebehandeling een oxidatiemasker wordt gebruikt met een grondlaag van siliciumoxynitride met een brekingsindex van 1,6 a 1,8 en een toplaag van siliciumnitride.
6. Werkwijze volgens conclusie 5, met het kenmerk dat een grondlaag siliciumoxynitride met een dikte van 30 a 50 nm en een toplaag siliciumnitride met een dikte van 75 a 150 nm worden toegepast. 8603111
NL8603111A 1986-12-08 1986-12-08 Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een siliciumplak aan zijn oppervlak wordt voorzien van veldoxidegebieden. NL8603111A (nl)

Priority Applications (7)

Application Number Priority Date Filing Date Title
NL8603111A NL8603111A (nl) 1986-12-08 1986-12-08 Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een siliciumplak aan zijn oppervlak wordt voorzien van veldoxidegebieden.
JP62305488A JPH07114199B2 (ja) 1986-12-08 1987-12-01 半導体装置の製造方法
CA000553385A CA1330195C (en) 1986-12-08 1987-12-02 Method of manufacturing a semiconductor device, in which a silicon wafer is provided at its surface with field oxide regions
DE8787202437T DE3777603D1 (de) 1986-12-08 1987-12-07 Verfahren zur herstellung einer halbleiteranordnung mit einem halbleitersubstrat, das feldoxidzonen an seiner oberflaeche enthaelt.
EP87202437A EP0274779B1 (en) 1986-12-08 1987-12-07 Method of manufacturing a semiconductor device,in which a silicon wafer is provided at its surface with field oxide regions
KR1019870013917A KR970000703B1 (ko) 1986-12-08 1987-12-07 반도체 장치의 제조 방법
US07/388,294 US4906595A (en) 1986-12-08 1989-07-21 Method of manufacturing a semiconductor device, in which a silicon wafer is provided at its surface with field oxide regions

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8603111 1986-12-08
NL8603111A NL8603111A (nl) 1986-12-08 1986-12-08 Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een siliciumplak aan zijn oppervlak wordt voorzien van veldoxidegebieden.

Publications (1)

Publication Number Publication Date
NL8603111A true NL8603111A (nl) 1988-07-01

Family

ID=19848963

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8603111A NL8603111A (nl) 1986-12-08 1986-12-08 Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een siliciumplak aan zijn oppervlak wordt voorzien van veldoxidegebieden.

Country Status (7)

Country Link
US (1) US4906595A (nl)
EP (1) EP0274779B1 (nl)
JP (1) JPH07114199B2 (nl)
KR (1) KR970000703B1 (nl)
CA (1) CA1330195C (nl)
DE (1) DE3777603D1 (nl)
NL (1) NL8603111A (nl)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2886183B2 (ja) * 1988-06-28 1999-04-26 三菱電機株式会社 フィールド分離絶縁膜の製造方法
DE68925879T2 (de) * 1988-12-21 1996-10-02 At & T Corp Thermisches Oxydierungsverfahren mit verändertem Wachstum für dünne Oxide
JPH088255B2 (ja) * 1990-02-20 1996-01-29 株式会社東芝 半導体基板表面処理方法および半導体基板表面処理装置
US5057463A (en) * 1990-02-28 1991-10-15 Sgs-Thomson Microelectronics, Inc. Thin oxide structure and method
US5091332A (en) * 1990-11-19 1992-02-25 Intel Corporation Semiconductor field oxidation process
US5290396A (en) * 1991-06-06 1994-03-01 Lsi Logic Corporation Trench planarization techniques
US5413966A (en) * 1990-12-20 1995-05-09 Lsi Logic Corporation Shallow trench etch
US5252503A (en) * 1991-06-06 1993-10-12 Lsi Logic Corporation Techniques for forming isolation structures
US5248625A (en) * 1991-06-06 1993-09-28 Lsi Logic Corporation Techniques for forming isolation structures
US5225358A (en) * 1991-06-06 1993-07-06 Lsi Logic Corporation Method of forming late isolation with polishing
US5244843A (en) * 1991-12-17 1993-09-14 Intel Corporation Process for forming a thin oxide layer
JP2953897B2 (ja) * 1992-08-10 1999-09-27 シャープ株式会社 半導体装置の製造方法
US5340553A (en) * 1993-03-22 1994-08-23 Rockwell International Corporation Method of removing oxygen from a controlled atmosphere
JPH0710935U (ja) * 1993-07-24 1995-02-14 ヤマハ株式会社 縦型熱処理炉
JPH0786271A (ja) * 1993-09-17 1995-03-31 Fujitsu Ltd シリコン酸化膜の作製方法
US5880041A (en) * 1994-05-27 1999-03-09 Motorola Inc. Method for forming a dielectric layer using high pressure
US5817581A (en) * 1995-04-21 1998-10-06 International Business Machines Corporation Process for the creation of a thermal SiO2 layer with extremely uniform layer thickness
US5861339A (en) * 1995-10-27 1999-01-19 Integrated Device Technology, Inc. Recessed isolation with double oxidation
US6037273A (en) * 1997-07-11 2000-03-14 Applied Materials, Inc. Method and apparatus for insitu vapor generation
US6159866A (en) * 1998-03-02 2000-12-12 Applied Materials, Inc. Method for insitu vapor generation for forming an oxide on a substrate
US6281141B1 (en) 1999-02-08 2001-08-28 Steag Rtp Systems, Inc. Process for forming thin dielectric layers in semiconductor devices
US6376387B2 (en) 1999-07-09 2002-04-23 Applied Materials, Inc. Method of sealing an epitaxial silicon layer on a substrate
NL1013667C2 (nl) * 1999-11-25 2000-12-15 Asm Int Werkwijze en inrichting voor het vormen van een oxidelaag op wafers vervaardigd uit halfgeleidermateriaal.
JP2001274154A (ja) 2000-01-18 2001-10-05 Applied Materials Inc 成膜方法、成膜装置、半導体装置及びその製造方法
US6436194B1 (en) 2001-02-16 2002-08-20 Applied Materials, Inc. Method and a system for sealing an epitaxial silicon layer on a substrate
US7354789B2 (en) * 2003-11-04 2008-04-08 Dongbu Electronics Co., Ltd. CMOS image sensor and method for fabricating the same
US7419496B2 (en) * 2004-08-03 2008-09-02 Staudner Rupert A Trocar with retractable cutting surface
US8889565B2 (en) * 2009-02-13 2014-11-18 Asm International N.V. Selective removal of oxygen from metal-containing materials
US9127340B2 (en) 2009-02-13 2015-09-08 Asm International N.V. Selective oxidation process

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2930722A (en) * 1959-02-03 1960-03-29 Bell Telephone Labor Inc Method of treating silicon
US3380852A (en) * 1964-11-23 1968-04-30 Bell Telephone Labor Inc Method of forming an oxide coating on semiconductor bodies
US3583685A (en) * 1968-09-26 1971-06-08 Ibm Method and apparatus for controlling quantity of a vapor in a gas
DE1934957A1 (de) * 1969-07-10 1971-01-28 Ibm Deutschland Verfahren zur Herstellung von Oberflaechen-Feldeffekt-Transistoren
US3874919A (en) * 1974-03-13 1975-04-01 Ibm Oxidation resistant mask layer and process for producing recessed oxide region in a silicon body
US4186408A (en) * 1975-05-20 1980-01-29 International Business Machines Corporation IGFET with partial planar oxide
IN145547B (nl) * 1976-01-12 1978-11-04 Rca Corp
US4139658A (en) * 1976-06-23 1979-02-13 Rca Corp. Process for manufacturing a radiation hardened oxide
JPS54125966A (en) * 1978-03-24 1979-09-29 Hitachi Ltd Defect elimination method for semiconductor wafer
US4267205A (en) * 1979-08-15 1981-05-12 Hughes Aircraft Company Process for low-temperature surface layer oxidation of a semiconductor substrate
AT362268B (de) * 1979-10-03 1981-04-27 Fehrer Ernst Spinnanlage
JPS5693344A (en) * 1979-12-26 1981-07-28 Fujitsu Ltd Manufacture of semiconductor device
JPS5762545A (en) * 1980-10-03 1982-04-15 Fujitsu Ltd Manufacture of semiconductor device
US4376796A (en) * 1981-10-27 1983-03-15 Thermco Products Corporation Processing silicon wafers employing processing gas atmospheres of similar molecular weight
JPS59181540A (ja) * 1983-03-31 1984-10-16 Internatl Rectifier Corp Japan Ltd 半導体基板の熱酸化方法
JPS60122799A (ja) * 1984-05-25 1985-07-01 Hitachi Ltd 半導体ウエハの熱処理方法
JPS6116531A (ja) * 1984-07-03 1986-01-24 Matsushita Electronics Corp 半導体装置の製造方法
US4551910A (en) * 1984-11-27 1985-11-12 Intel Corporation MOS Isolation processing
US4599247A (en) * 1985-01-04 1986-07-08 Texas Instruments Incorporated Semiconductor processing facility for providing enhanced oxidation rate
NL8501720A (nl) * 1985-06-14 1987-01-02 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een siliciumplak plaatselijk wordt voorzien van veldoxide met kanaalonderbreker.
JPS6210018A (ja) * 1985-07-04 1987-01-19 Oruto Bioka Kenkyusho:Kk 肥満抑制組成物

Also Published As

Publication number Publication date
DE3777603D1 (de) 1992-04-23
JPS63155750A (ja) 1988-06-28
KR880008429A (ko) 1988-08-31
CA1330195C (en) 1994-06-14
EP0274779B1 (en) 1992-03-18
KR970000703B1 (ko) 1997-01-18
US4906595A (en) 1990-03-06
EP0274779A1 (en) 1988-07-20
JPH07114199B2 (ja) 1995-12-06

Similar Documents

Publication Publication Date Title
NL8603111A (nl) Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een siliciumplak aan zijn oppervlak wordt voorzien van veldoxidegebieden.
US5256894A (en) Semiconductor device having variable impurity concentration polysilicon layer
US4885259A (en) Method of manufacturing a semiconductor device, in which metal silicide is provided in a self-registered manner
US5344787A (en) Latid implants for increasing the effective width of transistor elements in a semiconductor device
US4179311A (en) Method of stabilizing semiconductor device by converting doped poly-Si to polyoxides
US4219379A (en) Method for making a semiconductor device
US5108940A (en) MOS transistor with a charge induced drain extension
EP0055558B1 (en) Method of manufacturing a semiconductor device
KR100391855B1 (ko) 극히 얕은 접합 도펀트 프로파일 형성 공정과 반도체디바이스
US4471524A (en) Method for manufacturing an insulated gate field effect transistor device
NL8501720A (nl) Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een siliciumplak plaatselijk wordt voorzien van veldoxide met kanaalonderbreker.
US4214359A (en) MOS Devices having buried terminal zones under local oxide regions
US5126285A (en) Method for forming a buried contact
US4637836A (en) Profile control of boron implant
US5780347A (en) Method of forming polysilicon local interconnects
RU2053586C1 (ru) Способ изготовления моп-транзисторов с окисной изоляцией
GB1593694A (en) Method for making a semiconductor device
GB2121235A (en) Method for manufacturing an insulated gate field effect transistor device
KR100203898B1 (ko) 반도체 소자의 소자분리막 제조방법
KR100325445B1 (ko) 반도체소자의접합형성방법
EP0101737A1 (en) Diffusion of shallow regions
JPS61248476A (ja) 半導体装置の製造方法
JPH027558A (ja) 半導体装置およびその製造方法
JPH08148680A (ja) しきい電圧の制御方法
KR100225383B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A1B A search report has been drawn up
BV The patent application has lapsed