PL165427B1 - Układ detekcji niesprawności systemu komputerowego, zwłaszcza modułowego systemu mikroprocesorowego - Google Patents

Abstract

1 · Ukkad detekcji mesprawnościsystemu komputerowego, zwłaszcza modułowego tyttemu mikroprocesorowego zawierający moduły wejścia-wyjścia, które składają się z bloku przetwarzania sygnałów obiektowych połączonego z magistraląjednostki sterującej, detektora adresów połączonego z magistralą jednostki sterującej i z blokiem przetwarzania sygnałów, przy czym jednostka sterująca ma połączenie z magistralą, znamienny tym, że ma umieszczony na modułach (M1, M2,.., Mn) detektor uszkodzeń (5), który jest połączony z blokiem detektora adresu (4) i z blokiem przetwarzania sygnałów (1) oraz poprzez magistralę (2)jednostki sterującej (3)jest połączony z blokiem obsługi sygnałów niesprawności (6), który jest połączony z blokiem rejestracji uszkodzeń (7) i z blokiem rejestru adresu uszkodzonych modułów (8) zaś magistrala (2)jednostki sterującej (3)jest połączona z blokiem obsługi sygnałów niesprawności (6) i z blokiem rejestru adresu uszkodzonych modułów (8).

Description

Przedmiotem wynalazku jest układ detekcji systemu komputerowego, zwłaszcza modułowego systemu mikroprocesorowego, przeznaczonego do zastosowań przemysłowych, gdzie jest wymagana natychmiastowa informacja o nilspraweościowych modułów.

Znane z literatury systemy mikroprocesorowe zawierają moduły wejścia-wyjścia, które składają się z bloku przetwarzania sygnałów, który jest połączony z magistralą jednostki sterującej, dekodera adresów, połączonego z magistralą jednostki sterującej i z blokiem przetwarzania sygnałów, przy czym jednostka sterująca ma połączenie z magistralą. W przedstawionym systemie jednostka sterująca przekazuje przez magistralę do modułów sygnały adresowania danych oraz sygnały sterujące. W przypadku zdekodowania adresu moduł wystawia na magistralę sygnał potwierdzenia przekazu o prawidłowym zdekodowaniu adresu modułu, np. sygnał QX systemu CAMAC. Istotną niedogodnością przedstawionego systemu mikroprocesorowego jest to, że moduł nie wysyła informacji o zaistniałych uszkodzeniach w czasie eksploatacji modułu.

Układ detekcji niesprawności systemu komputerowego, zwłaszcza modułowego systemu mikroprocesorowego według wynalazku zawiera moduły wejścia-wyjścia, składające się z bloku przetwarzania sygnałów, który jest połączony z magistralą jednostki sterującej, dekodera adresu połączonego z magistralą jednostki sterującej i z blokiem przetwarzania sygnałów, przy czym jednostka sterująca ma połączenie z magistralą. Układ charakteryzuje się tym, że ma umieszczony na modułach dekoder uszkodzeń, który jest połączony z blokiem dekodera adresu i z blokiem przetwarzania sygnałów oraz poprzez magistralę jednostki sterującej jest połączony z blokiem obsługi sygnałów niesprawności. Blok ten jest połączony z blokiem rejestracji uszkodzeń, blokiem rejestru adresu uszkodzonych modułów, który jest połączony z magistralą jednostki sterującej. Blok rejestru adresu uszkodzonych modułów jest połączony z blokiem sygnalizacji adresu uszkodzonych modułów, zaś blok rejestracji uszkodzeń jest połączony z blokiem sygnalizacji uszkodzeń. Rozwiązanie według wynalazku umożliwia wykrywanie i sygnalizowanie uszkodzonych modułów oraz ich rejestrację.

Wynalazek jest objaśniony w przykładzie wykonania na rysunku, który przedstawia schemat blokowy połączeń układu detekcji niesprawności systemu komputerowego, zwłaszcza modułowego systemu mikroprocesorowego. Układ detekcji niesprawności systemu komputerowego, zwłaszcza

165 427 modułowego systemu mikroprocesowego zawiera moduły wejścia-wyjścia M1 M2,..., Mn składające się z bloku przetwarzania sygnałów 1, który jest połączony z magistralą 2 jednostki sterującej 3, dekodera adresów 4 połączonego z magistralą 2 i z blokiem przetwarzania sygnałów 1. Jednostka sterująca 3 jest połączona z magistralą 2. Umieszczony na modułach M1, M2,..., Mn dekoder uszkodzeń 5 jest połączony z blokiem dekodera adresu 4 i z blokiem przetwarzania sygnałów 1 oraz poprzez magistralę 2 jednostki sterującej 3 jest połączony z blokiem obsługi sygnałów niesprawności 6, który jest połączony z blokiem rejestracji uszkodzeń 7, blokiem rejestru adresu uszkodzonych modułów 8. Magistrala 2 jednostki sterującej 3 jest połączona z blokiem obsługi sygnałów niesprawności 6 i blokiem rejestru adresu uszkodzonych modułów 8. Blok rejestru adresu uszkodzonych modułów 8 jest połączony z blokiem sygnalizacji adresu uszkodzonych modułów 9, zaś blok rejestracji uszkodzeń 7 jest połączony z blokiem sygnalizacji uszkodzeń 10.

Działanie układu według wynalazku przebiega następująco: Jednostka sterująca 3 komunikuje się z modułami wejścia-wyjścia M1, M2,....Mn za pośrednictwem magistrali 2, wystawiając adres modułu, syggały adresowe A oraa ssgnały sterruące i strobu Si, które umożliwiają wpisanie danych do rejestru wybranego modułu lub odczyt z rejestru. Sygnały sterujące s strobu S sterują również pracą bloku obsługi sygnałów nSespaawności 6, bloku rejestracje uszkodzeń 7, bloku rejestru adresu uszkodzonego modułu 8 oraz bloku sygnalizacje adresu uszkodzonego modułu 9. Po zakodowaniu adresu A przez wybrany moduł, przykładowo Ml przez dekoder adresu 4 modułu M1 wystawia on na magistralę 2 sygnał lrtwSsarzsnea zakodowania adresu P. W przypadku gdy wybrany przykładowo moduł M1 jest modułem wyjściowym następuje epesαaie do jego rejestru danych D, gdy zaś jest modułem wejściowym następuje odczyt z jego rejestru. Jeżeli w bloku przetwarzania sygnałów 1 modułu M1 nastąpiło uszkodzenie, które sygnalizuje się pojawieniem na wejściu dekodera uszkodzeń 5 sygnału uszkodzeń U, równocześnie z sygnałem potwierdzenia zdskrdoeαasa adresu P, który przesyła się do jednostki sterującej 3, wygeaeaowuje się przez dekoder uszkodzeń 5 sygnał niesprawności N, który przesyła się do bloku obsługi sygnałów niesprαearści 6. Blok obsługi sygnałów nisolrawaośce 6 spowoduje, że w rejestrze adresu uszkodzonych morrływ i j^ejf^stujei sli adrsi modł!, Ml , w boku, ΓąJesrαaąei uszkodeei i ΓąJetauąre się uszkodzenie modułu Ml oraz przesyła się sygnał ^oe^ererdrasłi nselałenośCei Pi o uszkodzeniu modułu M1 do jednostki sterującej 3. Jednostka sterująca 3 po otrzymaniu informacji o uszkodzeniu modułu M1 zrealizuje odpowiedni program. Po zarejestrowaniu uszkodzonego modułu M1 w bloku rejestru adresu uszkodzonych modułów 8 wyświetla się równocześnie adres modułu M1 w bloku sygnalizacji adresu uszkodzonych modułów 9 oraz sygnalizuje się uszkodzenie modułu M1 w bloku sygnalizacji uszkodzeń 10.

165 427

Departament Wydawnictw UP RP. Nakład 90 egz. Cena 10 000 zł

Claims (3)

1. Zastrzeżenia patentowe

   1. Układ detekcji niesprawności systemu komputerowego, zwłaszcza modułowego systemu mikroprocesorowego zawierający moduły wejścia-wyjścia, które składają się z bloku przetwarzania sygnałów obiektowych połączonego z magistralą jednostki sterującej, detektora adresów połączonego z magistralą jednostki sterującej i z blokiem przetwarzania sygnałów, przy czym jednostka sterująca ma połączenie z magistralą znamienny tym, że ma umieszczony na modułach /M1, M2,..., Mn/ detektor uszkodzeń /5/, który jest połączony z blokiem detektora adresu /4/ i z blokiem przetwarzania sygnałów /1/ oraz poprzez magistralę /2/ jednostki sterującej /3/ jest połączony z blokiem obsługi sygnałów niesprawności /6/, który jest połączony z blokiem rejestracji uszkodzeń /7/ i z blokiem rejestru adresu uszkodzonych modułów /8/ zaś magistrala /2/ jednostki sterującej /3/ jest połączona z blokiem obsługi sygnałów niesprawności /6/ i z blokiem rejestru adresu uszkodzonych modułów /8/.
2. 2. Układ według zastrz. 1, znamienny tym, le blok rejestru adresu uszkodzonych modułów /8/ jest połączony z blokiem sygnalizacji adresu uszkodzonych modułów /9/.
3. 3. latała d g zastrm. m, znamienn y tym, me blok jejestrjcm i uszkodzeń /1 / jest połączony z blokiem sygnalizacji uszkodzeń /10/.

   * * *