PL220766B1 - Dyskowy nośnik zapisu - Google Patents

Description

Opis wynalazku

Przedmiotem wynalazku jest dyskowy nośnik zapisu, w szczególności płyta optyczna, a zwłaszcza dyskowy nośnik zapisu zaopatrzony w falistą ścieżkę, wykonaną w postaci ukształtowanego wstępnie rowka.

Do zapisywania danych na dysku optycznym stanowiącym ukształtowany dyskowo nośnik zapisu, do tworzenia ścieżki zapisowej potrzebny jest środek prowadzenia. W tym celu na dysku optycznym wykonuje się rowki wstępne, i w charakterze ścieżki zapisowej wykorzystuje się sam rowek lub pole międzyrowkowe, mające przekrój trapezoidalny.

Dla umożliwienia zapisywania danych w określonym miejscu na ścieżce zapisowej dysku optycznego tego typu konieczne jest zapisywanie informacji adresowej. W niektórych przypadkach, taka informacja adresowa zostaje zapisana przez pofalowanie rowka. Mianowicie, ścieżka zapisu danych jest wstępnie ukształtowana na dysku optycznym w postaci rowka wstępnego, przy czym ściany boczne rowka wstępnego są pofalowane odpowiednio do informacji adresowej. Zatem, w przypadku zapisywania lub odtwarzania danych z dysku optycznego, adres, pod którym należy zapisać dane lub adres, spod którego należy dane odczytywać, można wydzielić z informacji zawartej w sygnale pofalowania, osiągalnej jako informacja zawarta w świetle powracającym, i dane mogą być wpisywane na pożądanej pozycji lub odczytywane z pożądanej pozycji bez konieczności wstępnego kształtowania powierzchniowych wgłębień stanowiących dane wskazujące, na przykład, adres na ścieżce zapisowej.

Przy dodatkowym zapisywaniu informacji adresowej w postaci pofalowania rowka, nie występuje konieczność dyskretnego określania obszaru adresowego na ścieżce i na przykład zapisywania adresu w takich obszarach adresowych w postaci wgłębień. Dzięki temu o obszar adresowy, który wtedy staje się niepotrzebny, można zwiększyć rzeczywistą pojemność dysku optycznego dla zapisywanych danych.

Informacja o czasie (adresie) bezwzględnym reprezentowana przez taki pofalowany rowek nazywa się ATIP (absolute time in pregrove - czas bezwzględny w rowku wstępnym) lub ADIP (address in pregrove - adres w rowku wstępnym).

Jako dyski optyczne zaopatrzone w taki pofalowany rowek mogą być wykonywane płyty CD-R (CD-Recordable: zapisywalne płyty CD), CD-RW (CD-Rewritable: zapisywalne wielokrotnie płyty CD), DVD-R, CD-RW, DVD+RW itp. W tych typach dysków optycznych jednakże, informacja adresowa jest zapisywana dodatkowo jako pofalowana ścieżka, różnie, zależnie od typu takiego dysku.

Na płytach CD-R i CD-RW, rowek jest pofalowany zgodnie z sygnałem generowanym przy modulacji informacji adresowej.

Osadzona w pofalowanym rowku kształtowanym na płytach CD-R/CD-RW informacja ATIP przed modulacją FM jest poddawana modulacji bifazowej, tak jak to pokazano na fig. 1. W szczególności, stosuje się taką modulację bifazową, że dane ATIP, na przykład adres, zmieniają stan z „1” na „0” w każdym cyklu wyznaczonym wstępnie przez modulację bifazową, proporcja średnio występujących „1” i „0” wynosi 1:1, przy modulacji FM danych ATIP generuje się sygnał o średniej częstotliwości 22,05 kHz.

Rowek wyznaczający ścieżkę zapisową jest pofalowany, zgodnie z takim sygnałem zmodulowanym modulacją FM.

W przypadku płyty DVD-RW, która jest wielokrotnie zapisywalną, z przejściem fazowym, wersją płyty DVD (digital versatile disc - cyfrowa płyta uniwersalna), oraz płyty DVD-R która jest wersją płyty DVD jednokrotnego zapisu, ze zmianami w barwniku organicznym, pofalowane rowki G są kształtowane jako formatowane wstępnie na dysku, a na polu między rowkami G kształtowane jest wstępnie wgłębienie LPP pola, jak to pokazano na fig. 2.

W tym przypadku, pofalowany rowek jest wykorzystywany do sterowania obrotami dysku i generowania zapisowego zegara nadrzędnego lub do podobnych celów, a wstępnie wgłębiane pole jest wykorzystywane do określania dokładnej pozycji zapisowej w bitach, i zbierania różnorodnej informacji o dysku, na przykład o adresie wstępnym, itp. W tym przypadku, części samej informacji adresowej są zapisywane jako wykonywane wstępnie zagłębienia pól LPP, a nie jako pofalowanie rowka.

W pamięci DVD-RAM, która stanowi wersję zapisywalną z przejściem fazowym płyty DVD, i, na dysku, w pofalowanym rowku jest zapisywana, zgodnie z modulacją fazową (modulacją PSK), informacja, na przykład adres.

Fig. 3A do 3C przedstawiają informację reprezentowaną przez modulowane fazowo pofalowanie rowka. Jak to pokazano na fig. 3A do 3C, za jedną jednostkę ADIP przyjęto osiem wychyleń. KażPL 220 766 B1 de z wychyleń jest modulowane fazowo, jako wychylenie dodatnie PW lub wychylenie ujemne NW, występujące naprzemiennie w wyznaczonym porządku, tak aby jednostka ADIP reprezentowała wzór synchronizacyjny albo dane „0” lub „1”.

Należy zauważyć, że wychyleniem dodatnim PW jest wychylenie, którego początek jest skierowany w stronę wewnętrzną obwodu dysku, a wychylenie ujemne NW jest to wychylenie, którego początek jest skierowany w stronę zewnętrznego obwodu dysku.

Fig. 3A przedstawia wzór synchronizacyjny (jednostkę synchronizacyjną ADIP). W tym wzorze synchronizacyjnym, pierwsze cztery wychylenia (W0 do W3) są wychyleniami ujemnymi NW, a ostatnie cztery wychylenia (W4 do W7) są wychyleniami dodatnimi PW.

Fig. 3B przedstawia jednostkę danych ADIP stanowiącą daną „0”. W tej jednostce danych ADIP, początkowe wychylenie W0 jest wychyleniem ujemnym jako bitem synchronizacji, a po nim występują trzy wychylenia W1 do W3 jako wychylenia dodatnie PW, a ostatnie cztery wychylenia składają się z dwóch wychyleń W4 i W5 jako wychyleń dodatnich PW i dwóch wychyleń W6 i W7 jako wychyleń ujemnych NW. Zatem jednostka danych ADIP reprezentuje daną „0”.

Fig. 3C przedstawia jednostkę danych ADIP będącą daną „1”. W tej danej ADIP, przednie wychylenie W0 jest wychyleniem ujemnym NW o charakterze bitu synchronizującego, za którym występują trzy wychylenia W1 do W3 jako wychylenia dodatnie PW, a w skład ostatnich czterech wychyleń wchodzą dwa wychylenia W6 i W7 jako ujemne NW i dwa wychylenia W6 i W7 jako wychylenia dodatnie PW. Zatem jednostka danych ADIP reprezentuje daną „1”.

Te jednostki ADIP reprezentują razem jeden bit kanałowy, a wyznaczona liczba takich jednostek ADIP reprezentuje pewien adres itp.

Niemniej, powyższe sposoby wykorzystujące pofalowanie nie są korzystne z następujących względów:

Po pierwsze, w przypadku pofalowania rowka zgodnie z danymi o modulacji FM, jak w przypadku płyt CD-R i CD-RW, skok modulacyjny pofalowania ścieżki sąsiedniej spowoduje zmianę fazy przebiegu FM. Zatem w przypadku, kiedy zmniejszony jest odstęp ścieżek, nie ma możliwości dobrego odtwarzania adresu jako danej ATIP. Innymi słowy, realizacja poprawy gęstości zapisu przez zwężanie odstępu międzyścieżkowego nie może być korzystnie wykorzystywana dla pofalowania zgodnego z danymi zmodulowanymi FM.

Poza tym, w przypadku kształtowania wstępnych wgłębień pól, jak na płytach DVD-R i DVDRW, te wstępne wgłębienia mogą wykazywać przesłuch do odczytywanego sygnału RF, powodując błąd danych, i może być konieczna przygotowawcza obróbka rowka i wgłębień wstępnych (obróbka przygotowawcza dwuwiązkowa). Jest to stosunkowo trudne w implementacji.

Poza tym, w przypadku, kiedy rowek jest pofalowany zgodnie z danymi PSK, jak w na płytach DVD-RW, składowa RF w punkcie zmiany fazy przebiegu z modulacją PSK może powodować przesłuch do odczytywanego kanału RF, powodując błąd krytyczny.

Również, ponieważ punkt zmiany fazy w modulacji PSK, ma składową o wyjątkowo dużej częstotliwości, to większa musi być szerokość podstawowego pasma systemu układu przetwarzania sygnału pofalowania.

Dyskowy nośnik zapisu z wykonaną na nim spiralną, pofalowaną ścieżką w postaci rowka lub pola, na którym zapisywane są dane, według wynalazku charakteryzuje się tym, że sinusoidalnie pofalowana ścieżka tworzy odcinkami zestawy jednostek sygnałowych, z których każda składa się z części FSK dla bitu informacyjnego, odpowiadającej przebiegowi wynikającemu z modulacji FSK (z kluczowaniem częstotliwości) bitu informacyjnego, i z części o stałej częstotliwości sinusoidalnych pofalowania ścieżki odpowiadającej przebiegowi sygnału sinusoidalnego o częstotliwości podstawowej.

Ponadto dyskowy nośnik zapisu według wynalazku charakteryzuje się tym, że część FSK jednostki sygnałowej stanowią pofalowania ścieżki o dwóch różnych częstotliwościach, przy czym pierwsza z częstotliwości jest taka sama, jak częstotliwość podstawowa, natomiast druga częstotliwość jest inna, niż częstotliwość podstawowa i częstotliwości te są w takiej relacji wzajemnej, że każda z nich w wyznaczonym z góry cyklu ma na przemian parzystą liczbę fal i nieparzystą liczbę fal.

Dyskowy nośnik zapisu według wynalazku charakteryzuje się tym, że częstotliwość druga nm wartość 1,5 lub 1/1,5 razy większą od pierwszej częstotliwości.

Dyskowy nośnik zapisu według wynalazku charakteryzuje się tym, że w części FSK jednostki sygnałowej dla bitu informacyjnego pofalowania tworzą dwa wychylenia o częstotliwości równej częstotliwości podstawowej odpowiadającej jednemu bitowi kanałowemu jako bitowi informacyjnemu.

PL 220 766 B1

Dyskowy nośnik zapisu według wynalazku charakteryzuje się tym, że długość okresu dla części FSK jednostki sygnałowej dla bitu informacyjnego jest całkowitą wielokrotnością okresu dla częstotliwości podstawowej.

Dyskowy nośnik zapisu według wynalazku charakteryzuje się tym, że w predefiniowanej jednostce sinusoidalnie pofalowanej ścieżki, długość okresu części o częstotliwości podstawowej jest około 10 razy większa od okresu części FSK jednostki sygnałowej dla bitu informacyjnego.

Dyskowy nośnik zapisu według wynalazku charakteryzuje się tym, że długości jednostki sygnałowej dla zapisu danych zapisywanych na ścieżce odpowiada całkowita wielokrotność jednostek predefiniowanych.

Dyskowy nośnik zapisu według wynalazku charakteryzuje się tym, że sinusoidalnie pofalowana ścieżka tworzy zestawy jednostek sygnałowych dla sygnału danych utworzonego przy częstotliwość sygnału zegara kanałowego będącej całkowitą wielokrotnością częstotliwości podstawowej.

Dyskowy nośnik zapisu według wynalazku charakteryzuje się tym, tym, że sinusoidalnie pofalowana ścieżka tworzy zestawy jednostek sygnałowych o częstotliwości podstawowej zawierającej się między częstotliwością śledzenia ścieżki a pasmem częstotliwości sygnału odczytowego.

Dyskowy nośnik zapisu według wynalazku charakteryzuje się tym, że część FSK jednostki sygnałowej dla bitu informacyjnego odpowiada przebiegowi wynikającemu z modulacji FSK bitu informacyjnego jako informacji adresowej.

Dyskowy nośnik zapisu według wynalazku charakteryzuje się tym, że w przypadku zastosowania modulacji FSK, część FSK jednostki sygnałowej dla bitu informacyjnego stanowią pofalowania o dwóch różnych częstotliwościach, z których jedna przechodzi w drugą ze zgodnością fazy w punkcie przejścia od jednej do drugiej.

Dyskowy nośnik zapisu według wynalazku charakteryzuje się tym, że jednostki sygnałowe odpowiadają sygnałowi modulacji FSK uzyskanemu dzięki modulacji MSK (minimum shift keying z minimalnym przesuwem częstotliwości).

Dyskowy nośnik zapisu według wynalazku charakteryzuje się tym, że część FSK jednostki sygnałowej dla bitu informacyjnego otrzymaną w wyniku modulacji MSK bitu informacyjnego, stanowią pofalowania, dla których 4-wychyleniowy okres częstotliwości równej częstotliwości podstawowej odpowiada jednemu bitowi kanałowemu jako bitowi informacyjnemu.

Dyskowy nośnik zapisu według wynalazku charakteryzuje się tym, że:

część FSK jednostki sygnałowej dla bitu informacyjnego wynikająca z modulacji MSK bitu informacyjnego stanowią pofalowania o dwóch różnych częstotliwościach, z których pierwsza jest taka sama, jak częstotliwość podstawowa, a druga jest częstotliwością x razy większą od częstotliwości podstawowej; i pofalowania stanowiące okres 4-wychyleniowy stanowią okres czterech fal pierwszej częstotliwości, okres x fal drugiej częstotliwości i trzy fale pierwszej częstotliwości.

Dyskowy nośnik zapisu wynalazku charakteryzuje się tym, że x = 1,5.

Przedmiot wynalazku w przykładzie realizacji, został uwidoczniony na rysunku, na którym fig. 1 przedstawia pofalowanie oparte na modulacji FM; fig. 2 przedstawia kształtowanie wstępnych wgłębień w polach; fig. 3A, 3B i 3C przedstawiają informację reprezentowaną przez modulowane fazowo wychylenia rowka; fig. 4A przedstawia w widoku z góry pierwszą odmianę wykonania dysku optycznego według niniejszego wynalazku, z ukształtowanym na niej pofalowanym rowkiem, a fig. 4B przedstawia dysk optyczny w widoku perspektywicznym; fig. 5 przedstawia jednostkę sygnałową pofalowania na dysku optycznym według niniejszego wynalazku; fig. 6 przedstawia część FSK bitu informacyjnego pofalowania rowka na dysku optycznym według niniejszego wynalazku; fig. 7 przedstawia blok ECC na dysku optycznym według niniejszego wynalazku; fig. 8 przedstawia strukturę bloku RUB; fig. 9A i 9B przedstawiają strukturę adresu na dysku optycznym według niniejszego wynalazku; fig. 10A i 10B przedstawiają strukturę adresu na dysku optycznym według niniejszego wynalazku; fig. 11 przedstawia schemat blokowy urządzenia nacinającego wykorzystywanego do produkcji dysku optycznego według niniejszego wynalazku; fig. 12 przedstawia schemat blokowy napędu dyskowego do zapisywania/odtwarzania nośnika według niniejszego wynalazku; fig. 13 przedstawia schemat blokowy obwodu pofalowania zawartego w napędzie dyskowym do zapisywania/odtwarzania nośnika według niniejszego wynalazku; fig. 14 przedstawia schemat blokowy zawartego obwodu detekcji korelacji w napędzie do zapisywania/odtwarzania nośnika według niniejszego wynalazku; fig. 15A do 15G przedstawiają przebiegi wskazujące na moment czasowy, w którym uruchamiany jest korelacyjny obwód detekcyjny; fig. 16 przedstawia zawarty w napędzie dyskowym do zapisywania/odtwarzania

PL 220 766 B1 nośnika według niniejszego wynalazku schemat blokowy obwodu detekcji częstotliwości; fig. 17A do 17E przedstawiają przebiegi wskazujące momenty czasowe, w których następuje uruchamianie obwodu detekcji częstotliwości; fig. 18A do 18F przedstawiają strumienie MSK sygnału pofalowania w drugiej odmianie wykonania według niniejszego wynalazku; fig. 19A do 19C przedstawiają strukturę bitu złożoną z wychyleń na dysku optycznym w drugiej odmianie wykonania według niniejszego wynalazku; fig. 20A i 20B przedstawiają strukturę bloku adresowego w przypadku RUB na dysku optycznym w drugiej odmianie wykonania według niniejszego wynalazku; fig. 21A do 21C przedstawiają strukturę części sygnału synchronizacyjnego na dysku optycznym w drugiej odmianie wykonania według niniejszego wynalazku; fig. 22 do 22E objaśniają strukturę wzoru bitu synchronizacyjnego na dysku optycznym w drugiej odmianie wykonania według niniejszego wynalazku; fig. 23A i 23B przedstawiają strukturę części z danymi na dysku optycznym w drugiej odmianie wykonania według niniejszego wynalazku; fig. 24A do 24C przedstawiają strukturę wzoru bitu ADIP na dysku optycznym w drugiej odmianie wykonania według niniejszego wynalazku; fig. 25 przedstawiają schemat blokowy demodulatora MSK wykorzystywanego z dyskiem optycznym w drugiej odmianie wykonania według niniejszego wynalazku; fig. 26A i 26B przedstawiają demodulację MSK za pomocą przebiegów obserwowanych, kiedy długość (L) okna detekcji pofalowania wynosi L=4; fig. 27A i 27B przedstawiają demodulację MSK za pomocą przebiegów obserwowanych, kiedy długość (L) okna detekcji pofalowania wynosi L=2.

Wynalazek jest opisany poniżej w odniesieniu do jego stosowania do dysku optycznego, urządzenia nacinającego do stosowania przy produkcji dysku optycznego oraz napędu dysku, do zapisu i odtwarzania danych na dysku optycznym.

Opis wynalazku przedstawiono poniżej w następującym porządku:

Pierwsza odmiana wykonania:

1—1 Fizyczna charakterystyka dysku optycznego

1-2 Sposób pofalowania

1-3 Urządzenie nacinające

1- 4 Napęd dyskowy

Druga odmiana wykonania:

2- 1 Sposób pofalowania.

2-2 Demodulacja

Pierwsza odmiana wykonania:

1-1 Fizyczna charakterystyka dysku optycznego

Poniżej opisano parametry fizyczne dysku optycznego według niniejszego wynalazku i pofalowaną ścieżkę ukształtowaną na dysku optycznym:

Dysk optyczny według niniejszego wynalazku należy do kategorii dysków zwanej na przykład „DVR (zapis danych i wizji)”. Przyjęto w nim nową, przeznaczoną dla DWR, metodę realizacji pofalowania.

Tabela 1 przedstawia typowe parametry pierwszej odmiany wykonania dysku optycznego według niniejszego wynalazku.

T a b e l a 1

Długość fali lasera	405 nm
Apertura numeryczna (NA)	0,85
Średnica dysku	120 mm
Grubość dysku	1,2 mm
Rozmieszczenie obszaru informacyjnego na średnicy	44 do 117 mm
Odstęp ścieżek	0,30 μιτι
Długość bitu kanałowego	0,086 μιτι
Długość bitu danych	0,13 μm
Pojemność dla danych użytkownika	22,46 GB
Średnie tempo transmisji danych	35 Mb/s
Metoda zapisu	Zapis wewnątrzrowkowy z przejściem fazowym

PL 220 766 B1

Pierwsza odmiana wykonania dysku optycznego według niniejszego wynalazku jest odmianą wykonania wykorzystującą metodę zapisu z przejściem fazowym. Dysk średnicę 120 mm i grubość 1,2 mm. Te wymiary, średnica i grubość, dysku optycznego według niniejszego wynalazku są podobne do wymiarów płyty CD (compact disc - płyty kompaktowej) i DVD (digital versatile disc - cyfrowej płyty uniwersalnej).

Podobnie, jak w konwencjonalnych podobnych typach dysków, dysk optyczny w pierwszej odmianie wykonania ma zdefiniowany, kolejno, obszar rozbiegowy, obszar programu i obszar dobiegu, licząc od jego średnicy wewnętrznej. Obszar informacyjny zawierający te obszary, zajmuje obszar sięgający od 44 mm do 117 średnicy.

Długość fali światła lasera wykorzystywanego do zapisu lub odtwarzania danych wynosi 405 nm. Według niniejszego wynalazku, światło lasera odpowiada światłu tak zwanego lasera niebieskiego. Do zogniskowania padającego na dysk optyczny światła laserowego na sygnałowej warstwie zapisowej dysku optycznego, stosuje się soczewkę obiektywową o aperturze numerycznej (NA) wynoszącej 0,85.

Odstęp ścieżek zapisowyc h wynosi 0,30 μm, długość kanału bitowego wynosi 0,086 μm, a długość bitu danych wynosi 0,13 μm. Dysk optyczny ma pojemność dla zapisu danych użytkownika wynoszącą 22,46 GB. Dane użytkownika mogą być transmitowane ze średnim tempem 35 Mb na sekundę.

Dane zapisywane są metodą zapisu rowkowego. Mianowicie, rowek jest już ukształtowany w postaci ścieżki zapisowej na dysku optycznym a w rowku są zapisywane dane.

Fig. 4A przedstawia, w postaci widoku od góry, pierwszą odmianę wykonania dysku optycznego według niniejszego wynalazku. Dysk optyczny oznaczono odnośnikiem 100. W tym dysku optycznym 100, po stronie obwodu wewnętrznego wstępnie formatowane są wytłaczane wgłębienia EP, a w zakresie od wytłaczanych wgłębień do obwodu zewnętrznego, jak to pokazano, ukształtowany jest rowek GV. Rowek GV jest ukształtowany spiralnie od obwodu wewnętrznego do obwodu zewnętrznego dysku optycznego. Należy zauważyć, że rowek GV w innej odmianie wykonania może być kształtowany koncentrycznie. Pofalowanie takiego rowka G reprezentuje adresy fizyczne.

Fig. 4B przedstawia uproszczony częściowy widok perspektywiczny dysku optycznego. Dysk optyczny oznaczono odnośnikiem 1. Jak to pokazano, dysk optyczny 1 ma ukształtowany na nim rowek GV. Boczne ścianki rowka GV są pofalowane odpowiednio do informacji adresowej lub podobnej, to znaczy odpowiednio do sygnału generowanego na podstawie adresu lub podobnego. Między dwoma sąsiednimi rowkami znajduje się pole L. Dane są zapisywane w rowku w sposób opisany powyżej. To znaczy, rowek GV służy za ścieżkę zapisową. Należy zauważyć, że alternatywnie dane mogą być zapisywane na polu L jako ścieżce zapisowej, albo zarówno w rowku GV, jak i na polu L.

Według niniejszego wynalazku proponuje się dysk optyczny charakteryzujący się pofalowaniem rowka, którą szczegółowo opisano w dalszej części opisu. W skrócie, przy pofalowaniu rowka odpowiednio do sygnału generowanego w wyniku modulacji FSK adresu lub podobnego, dysk optyczny według niniejszego wynalazku jest wygodny do wykorzystywania w charakterze dysku o dużej gęstości i dużej pojemności.

Należy zwrócić uwagę, że dane dysku optycznego 100 są zapisywane lub odczytywane przy obracaniu dysku z prędkością CLV (constant linear velocity - stałą prędkością liniową). Obracanie CLV stosuje się również, kiedy dane są zapisywane w rowku GV. Zatem, liczba wychyleń rowka na jeden obrót będzie się zwiększała przy zbliżaniu się rowka do zewnętrznego obwodu dysku optycznego.

1-2 Sposób pofalowania

Poniżej opisano pofalowanie rowka:

Fig. 5 przedstawia strukturę jednostki sygnałowej na dysku optycznym, według niniejszego wynalazku. Rowek jest pofalowany tak, że wyznaczony jest szereg jednostek sygnałowych, przedstawionych na fig. 5. Jak pokazano, każda jednostka sygnałowa składa się z części FSK informacji bitowej i części jednoczęstotliwościowej. Część jednoczęstotliwościowa zawiera tylko wychylenia o częstotliwości pofalowania fw1. W tej części, rowek jest pofalowany w stałym cyklu odpowiadającym częstotliwości fw1, a część jednoczęstotliwościowa stanowi szereg 65 wychyleń o częstotliwości na przykład fw1. Należy zaznaczyć, że jednoczęstotliwościowe pofalowanie o częstotliwości fw1 zwane jest również „pofalowaniem monotonicznym”. Z drugiej strony część FSK bitu informacyjnego zawiera wychylenia wynikające z modulacji FSK informacji ADIP, wykonanej z wykorzystaniem dwóch częstotliwości,

PL 220 766 B1 z których pierwsza jest taka sama, jak częstotliwość fw1 pofalowania monotonicznego, a druga jest częstotliwością fw2, różną od częstotliwości pofalowania monotonicznego. Długość czasowa części FSK dla bitu informacyjnego odpowiada długości sześciu wychyleń monotonicznych.

Dla przykładu, część jednoczęstotliwościowa ma okres złożony z 65 wychyleń monotonicznych, podczas gdy część FSK dla bitu informacyjnego ma okres złożony z sześciu wychyleń monotonicznych, jak powyżej, i należy zaznaczyć, że część jednoczęstotliwościowa może mieć okres złożony na przykład z 60 wychyleń monotonicznych. Jednakże, skuteczne dla zmniejszenia szkodliwego oddziaływania przesłuchu, jak również dla łatwiejszego i szybszego wchodzenia w synchronizację pętli PLL jest, jeżeli część jednoczęstotliwościowa jest w dostatecznym stopniu dłuższa, niż część FSK informacji bitowej. Na przykład korzystne jest, jeżeli część jednoczęstotliwościowa ma okres ponad 10 razy dłuższy, niż część FSK dla bitu informacyjnego. Zatem w przypadku, kiedy część FSK dla bitu informacyjnego jest ustawiona tak, że ma okres równy sześciu wychyleniom monotonicznym, część jednoczęstotliwościową należy ustawić tak, aby miała okres zawierający ponad 60 wychyleń monotonicznych. Oznacza to, że część jednoczęstotliwościowa nigdy nie powinna być ustawiana tak, aby miała mniej, niż 59 wychyleń monotonicznych. W praktyce jednakże, okres części jednoczęstotliwościowej powinien być ustawiony prawidłowo z uwzględnieniem wymagań takich, jak dopuszczalne rozmiary przesłuchu, czas synchronizowania się pętli PLL itp.

Jedna część FSK dla bitu informacyjnego zawierająca okres sześciu monotonicznych wychyleń reprezentuje jeden bit informacyjny jako daną ADIP. Jak to pokazano na fig. 5, adres lub podobne dane w rodzaju danych ADIP są reprezentowane przez bity informacyjne z jednostek ADIP 0 do N, jako części FSK dla bitu informacyjnego rozmieszczonego dyskretnie na przemian z częściami jednoczęstotliwościowymi.

Z uwagi na strukturę adresową danych ADIP, którą poniżej opisano bardziej szczegółowo, częstotliwość fw1 pofalowania monotonicznego wynosi na przykład 478 kHz lub 957 kHz. Z drugiej strony, druga częstotliwość fw2 wykorzystywana dla modulacji FSK jest na przykład 1,5 razy wyższa od częstotliwości fw1. Znaczy to, że częstotliwość fw2 wynosi 717 kHz lub 1435,5 kHz. Jednakże wartości częstotliwości fw1 i fw2 nie są ograniczone do wymienionych powyżej. Na przykład, częstotliwość fw2 może być 1/1,5 razy wyższa, niż częstotliwość fw1. Poza tym, częstotliwości fw1 i fw2 powinny pozostawać, korzystnie, w takiej relacji, że z wykorzystaniem obu częstotliwości w określonym cyklu wytwarzane są parzyste i nieparzyste liczby wychyleń. W przypadku, kiedy częstotliwość fw2 jest 1,5 razy większa, niż częstotliwość fw1, jak powyżej, to okres sześciu wychyleń częstotliwości fw1 będzie odpowiadał dziewięciu wychyleniom częstotliwości fw2, spełniającej powyższą zależność dla parzystej i nieparzystej liczby wychyleń w wyznaczonym cyklu. Jeżeli to wymaganie jest spełnione, to łatwe może być dokonywanie, opisanej poniżej bardziej szczegółowo, demodulacji FSK w napędzie dyskowym.

Poniżej, w odniesieniu do fig. 6, opisano bit informacyjny reprezentowany przez część FSK dla bitu informacyjnego, składającą się z wychyleń wynikających z modulacji FSK informacji ADIP, realizowanej z wykorzystaniem dwóch różnych częstotliwości fw1 i fw2. Należy zaznaczyć, że w poniższym opisie częstotliwości fw1 i fw2 pozostają w stosunku 1:1,5.

W części FSK dla bitu informacyjnego o okresie sześciu wychyleń monotonicznych, okres dwóch wychyleń monotonicznych przyjmuje się jako jeden bit kanałowy. Zatem w jednej części FSK dla bitu informacyjnego (jednej jednostce ADIP), trzy bity kanałowe razem tworzą jeden bit informacyjny. Modulacja FSK jest realizowana tak, że częstotliwość fw1 jest bitem kanałowym „0”, natomiast częstotliwość fw2 jest bitem kanałowym „1”. Znaczy to, że w jednym okresie dwóch monotonicznych wychyleń częstotliwości fw1, dwa wychylenia częstotliwości fw1 stanowią „0”, natomiast trzy wychylenia częstotliwości fw2 stanowią „1”. Takie trzy bity kanałowe w jednej części FSK bitu informacyjnego reprezentują bity informacyjne, na przykład synchronizacji klastera, synchronizacji wtórnej, danej „0” i danej „1. Trzy bity kanałowe, które są równe odpowiednio „1”, „1” i „1”, reprezentują synchronizację klastera. W tym przypadku, jak to przedstawiono na fig. 6, w okresie sześciu wychyleń monotonicznych zawiera się dziewięć wychyleń częstotliwości fw2. Trzy bity kanałowe równe, odpowiednio, „1”, „1” i „0”, reprezentują synchronizację wtórną. W tym przypadku, sześć wychyleń monotonicznych częstotliwości fw2 zawiera się kolejno w okresie czterech wychyleń monotonicznych, i okresie dwóch wychyleń monotonicznych, z następującym po nim okresem czterech wychyleń monotonicznych, zawiera dwa wychylenia częstotliwości fw1. Trzy bity kanałowe o wartościach, odpowiednio, „1”, „0” i „0” reprezentują daną „0”. W tym przypadku szereg trzech wychyleń częstotliwości fw2 jest włączony w okres dwóch wychyleń monotonicznych, a okres czterech wychyleń monotonicznych, występujący

PL 220 766 B1 po okresie dwóch wychyleń, zawiera cztery wychylenia częstotliwości fw1. Trzy bity kanałowe, odpowiednio „1”, „0” i „1”, reprezentują daną „1”. W tym przypadku, trzy wychylenia częstotliwości fw2 są włączone kolejno w pierwszy okres dwóch wychyleń monotonicznych, okres dwóch wychyleń monotonicznych występujący po pierwszym okresie, obejmuje dwa wychylenia o częstotliwości fw1, a szereg trzech wychyleń o częstotliwości fw2 jest włączony w ostatni okres dwóch wychyleń monotonicznych.

Jak powyżej, część FSK bitu informacyjnego, to znaczy jedna jednostka ADIP, jak przedstawi ona na fig. 5, reprezentuje jeden bit informacyjny, i takie bity informacyjne ADIP są zebrane razem tworząc informację adresową. Informacja adresowa reprezentująca jeden adres na dysku zawiera na przykład 98 bitów. W tym przypadku, 98 jednostek ADIP częściowo układających się w postaci pofalowanego rowka zostaje zebrana razem tworząc informację adresową. Opisana jest ona dodatkowo poniżej w odniesieniu do fig. 9 i 10.

W tej odmianie całkowita wielokrotność jednostek pofalowania, z których każda jest wyznaczoną jednostką sygnałową, odpowiada długości czasu jednostki zapisowej danych do zapisania na ścieżce. Jednostka zapisowa danych nazywana jest RUB (recording unit block - blokiem jednostki zapisowej). Jeden blok RUB zawiera całkowitą liczbę adresów. W dalszym ciągu niniejszego opisu przedstawiono przykłady, odpowiednio, jednego adresu w bloku RUB i dwóch adresów w jednym bloku RUB.

Jak powyżej, adres jest informacją zawartą w 98 jednostkach ADIP. W przypadku, kiedy jeden adres jest zawarty w jednym bloku RUB, sekcja 98 jednostek wychyleń odpowiada sekcji, w której dane są zapisane jako jeden blok RUB. W przypadku, kiedy w jednym bloku RUB zawarte są dwa adresy, sekcja 196 jednostek wychyleń odpowiada sekcji, w której dane są zapisane jako jeden blok RUB.

Na początku, w odniesieniu do fig. 7 opisano strukturę przeznaczonego do zapisania bloku danych ECC (error correction code - kodu korekcji błędu), dla objaśnienia bloku RUB jako jednostki danych przeznaczonych do zapisania.

Jeden blok ECC zwany jest również „klasterem”. Jest to blok kształtowany przez wprowadzenie do zapisywanych danych kodu korekcji błędu. Jak to pokazano na fig. 7, blok ECC składa się z 495 wierszy ramki zapisowej o długości 1932T (gdzie T jest okresem zegara kanałowego danych). Jeden blok ECC liczy 64 kilobajty. Na przykład, blok ECC składa się z danych i parzystości, jak to przedstawiono na fig. 7.

Wartość „1932T” odpowiada 28 monotonicznym wychyleniom częstotliwości fw1 (=957 kHz) lub 14 monotonicznym wychyleniom częstotliwości fw1 (=478 kHz). Mówiąc konkretnie, 69 okresów T zegara kanałowego danych (o częstotliwości fw1 wynoszącej 957 kHz), czyli 138 okresów T zegara kanałowego danych o częstotliwości fw1 wynoszącej 478 kHz) odpowiada jednemu okresowi pofalowania monotonicznego o częstotliwości fw1. Częstotliwość zegarowa kanału danych wynosi 66,033 kHz, co odpowiada 957 kHz x 69 lub 478 kHz x 138. Znaczy to, że częstotliwość zegara kanałowego danych jest całkowitą wielokrotnością częstotliwości pofalowania monotonicznego, co oznacza że kodowany sygnał zegara do zapisywania danych może być z łatwością generowany z sygnału zegara pofalowania, odtworzonego za pomocą pętli PLL z monotonicznego pofalowania pofalowanego rowka.

Dodanie rozbiegu i dobiegu do bloku ECC przedstawionego na fig. 7 daje w wyniku blok RUB (recording unit block - blok jednostek zapisowych) przedstawiony na fig. 8. Blok RUB składa się z ochrony GD i ciągu wstępnego (preambuły) PrA jako rozbiegu o długości 1932T na początku bloku ECC i ciągu końcowego (postambuły) PoA i ochrony GD jako dobiegu o długości 1932T na końcu bloku ECC, jak to pokazano na fig. 8. Zatem, blok RUB jest blokiem złożonym z 1932Tx497 wierszy, stanowiących jednostkę dla zapisu danych. Takiemu blokowi RUB odpowiadają jeden lub dwa segmenty informacji adresowej w charakterze informacji ADIP. Poniżej, na początku, w odniesieniu do fig. 9A i 9B oraz tabeli 2, opisano jeden adres odpowiadający blokowi RUB. W przypadku, kiedy jeden adres odpowiada jednemu blokowi RUB, częstotliwość fw1 pofalowania monotonicznego wynosi 478 kHz. Okres jednego wychylenia odpowiada wartości 138T. W tym przypadku, ponieważ jedna ramka zapisowa o długości 1932T bloku RUB odpowiada okresowi 14 wychyleń, to jeden blok RUB będzie odpowiadał okresowi 14 x 497 (=6958) monotonicznych wychyleń, jak to przedstawiono na fig. 9A. W przypadku, kiedy jeden adres odpowiada jednemu adresowi, okresy 6958 wychyleń monotonicznych zostają przyjęte za jeden blok adresowy (ADIP).

Ponieważ adres jest kształtowany z bloku 98 bitów, jak powyżej, to 98 jednostek pofalowania zostanie ułożonych w okresie 6958 wychyleń monotonicznych, jak to przedstawiono na fig. 9B. Jedna jednostka pofalowania będzie miała długość odpowiadającą okresowi 71 wychyleń monotonicznych.

PL 220 766 B1

Znaczy to, że jedna jednostka sygnałowa składa się z części FSK dla bitu informacyjnego, której okres składa się z sześciu wychyleń monotonicznych włączonych w jednostkę ADIP, i 65 wychyleń monotonicznych.

Z każdych 98 jednostek ADIP jest wydzielany jeden bit informacyjny, jak przedstawiony na fig. 6, z utworzeniem informacji adresowej 98 bitów. Bity włączone w informację adresową przedstawiono w tabeli 2:

T a b e l a 2

Razem	98 bitów	Opis
Synchronizacja główna	1 bit	Synchronizacja klastera
Bity pomocnicze	9 bitów
Adres klastera	24 bity (3 bajty)
Dane pomocnicze	40 bitów (5 bajtów)
ECC	24 bity (3 bajty)

Górny jeden bit jest informacją synchronizacyjną. Odpowiada ona synchronizacji klastera. Następne 9 bitów są to bity informacji pomocniczej. Dalsze 24 bity (3 bajty) określają wartość adresu klastera. Następnych 40 bitów (5 bajtów) to bity informacji pomocniczej. Ostatnie 24 bity (3 bajty) stanowią kod ECC dla informacji adresowej.

W przypadku, kiedy w jeden blok RUB włączone są dwa adresy, informacja adresowa 98 bitów ma skład, jaki przedstawiono na fig. 10 i w tabeli 3.

T a b e l a 3

Razem	98 bitów	Opis
Synchronizacja główna	1 bit	1/2 synchronizacji klastera
Bity pomocnicze	9 bitów
1/2 adresu klastera	24 bity (3 bajty)	2 adresy na klaster
Dane pomocnicze	40 bitów (5 bajtów)
ECC	24 bity (3 bajty)

W powyższym przypadku, częstotliwość fw1 pofalowania monotonicznego wynosi 957 kHz. Okres jednego wychylenia odpowiada wartości 69T. W tym przypadku, ponieważ ramka 1932T bloku

RUB odpowiada okresowi 28 wychyleń, to jeden blok RUB będzie odpowiadał okresowi 13916 (=28 x 497) wychyleń monotonicznych, jak to pokazano na fig. 10A. W przypadku, kiedy w jeden blok RUB włączone są dwa adresy, okres 6958 wychyleń monotonicznych, stanowiących połowę okresu jednego bloku RUB, stanowi jeden blok adresowy (ADIP). Ponieważ adres w tej komórce również składa się z bloku 98-bitowego, to w okres 6958 wychyleń monotonicznych, stanowiący połowę okresu jednego bloku RUB, włączonych będzie 98 jednostek pofalowania. Jedna jednostka sygnałowa odpowiada długości okresu 71 wychyleń monotonicznych, jak to pokazano na fig. 10B.

Zatem, część FSK dla bitu informacyjnego, mająca okres odpowiadający sześciu wychyleń monotonicznych, stanowiąc jednostkę ADIP, a 65 wychyleń monotonicznych razem tworzy jedną jednostkę sygnałową, jaką pokazano na fig. 9A i 9B.

Z każdych 98 jednostek ADIP pobiera się jeden bit informacyjny, tworząc informację adresową 98 bitów. Bity włączone w informację adresową przedstawiono na fig. 10. Górny jeden bit jest informacją synchronizacyjną. Odpowiada on synchronizacji klasterowej dla połówki klastera. Następnych 9 bitów to pomocnicze bity informacyjne. Dalsze 24 bity (3 bajty) określają wartość adresową połówki klastera. Następnych 40 bitów (5 bajtów) stanowi pomocnicze bity informacyjne. Ostatnie 24 bity (3 bajty) stanowią kod ECC dla informacji adresowej.

Powyżej opisano sposób pofalowania przyjęty według niniejszego wynalazku. W efekcie, sposób według niniejszego wynalazku charakteryzuje się następująco:

W przypadku pofalowania ścieżki, z części FSK dla informacji bitowej odpowiadającej przebiegowi otrzymywanemu z modulacji FSK bitu informacyjnego i części jednoczęstotliwościowej odpowiadającej przebiegowi o częstotliwości podstawowej fw1 kształtowana jest określona wstępnie jednostka

PL 220 766 B1 sygnałowa, i takie jednostki sygnałowe są w sposób ciągły łączone w ciąg. Znaczy to, że na pofalowanej ścieżce (rowku) będzie częściowo występowała część FSK dla bitu informacyjnego zawierająca osadzony w niej rzeczywisty bit informacyjny. Częściowe występowanie części FSK dla bitu informacyjnego pozwala na znaczne zmniejszenie niekorzystnego oddziaływania przesłuchu, nawet, przy małym odstępie międzyścieżkowym.

Przy modulacji FSK do otrzymania części FSK dla bitu informacyjnego wykorzystuje się dwie różne częstotliwości fw1 i fw2. Częstotliwość fw1 jest taka sama, jak częstotliwość pofalowania monotonicznego, a częstotliwość fw2 jest 1,5 razy większa od częstotliwości fw1, na przykład jak wspomnianej powyżej. Zatem, te częstotliwości fw1 i fw2 pozostają w takiej zależności, że każda z nich ma na przemian parzystą liczbę wychyleń i nieparzystą liczbę wychyleń, w określonym z góry cyklu.

W części FSK bitu informacyjnego, okres 2-wychyleń w pofalowania monotonicznego stanowi jeden bit kanałowy jako bit informacyjny. Okres części FSK bitu informacyjnego odpowiada okresowi sześciu wychyleń, mianowicie okresowi odpowiadającemu całkowitej wielokrotności okresu pofalowania monotonicznego. Te właściwości ułatwiają modulację FSK.

W jednostce pofalowania, długość okresu części jednoczęstotliwościowej jest ponad 10 razy większa, niż część FSK dla bitu informacyjnego. Zatem, ten dostatecznie długi okres części jednoczęstotliwościowej w odniesieniu do okresu części FSK dla bitu informacyjnego może ułatwiać zmniejszenie ujemnego oddziaływania wpływu przesłuchu.

Jeśli chodzi o zależność między pofalowaniem, a zapisanymi danymi, to całkowita wielokrotność wyznaczonych jednostek odpowiada długości czasowej bloku RUB stanowiącego zapisową jednostkę danych zapisywanych na ścieżce. Jeden blok RUB może zawierać całkowitą liczbę adresów, jeden lub dwa, jak na przykład informacja ADIP. Te właściwości prowadzą do dopasowania między pofalowanym rowkiem a danymi zapisywanymi w rowku.

Częstotliwość zegara kanału danych zapisywanych na ścieżce stanowi całkowitą wielokrotność częstotliwości podstawowej fw1 rowka monotonicznego. Zatem generowanie sygnału zegara kodowania dla zapisu danych może być łatwe, przez zastosowanie podziału sygnału zegara pofalowania, generowanego na podstawie pofalowania.

Częstotliwość fw1 pofalowania monotonicznego wynosi 478 kHz lub 957 kHz, dla przykładu opisanego powyżej. Ta częstotliwość znajduje się na paśmie częstotliwościowym między pasmem częstotliwości serwomechanizmu śledzenia (około 10 kHz) a pasmem częstotliwościowym sygnału odczytu (kilka MHz lub powyżej). Ta właściwość umożliwia oddzielanie i otrzymywanie informacji ADIP reprezentowanej przez wychylenia bez zakłóceń wzajemnych między sygnałem serwo a sygnałem odczytu.

Wspomniana powyżej modulacja FSK jest modulacją MSK (minimum shift keying - kluczowanie z minimalnym przesuwem) jako jedną z metod modulacji FSK. Przy modulacji FSK, określony jest wskaźnik modulacji H i wykorzystywane są dwie częstotliwości f1 i f2. Wskaźnik modulacji normalnie wynosi H = | fi - f21 /fb, gdzie fb jest to tempo transmisji modulowanego sygnału. Wskaźnik modulacji zwykle spełnia zależność 0,5 < H < 1,0. Modulacja FSK, której wskaźnik modulacji H wynosi 0,5 jest nazywana modulacją „MSK”.

Według niniejszego wynalazku, dwie różne częstotliwości fwi i fw2 są wzajemnie ciągłe w odniesieniu do fazy w punkcie przejścia z jednej na drugą w części FSK bitu informacyjnego. Zatem część FSK dla bitu informacyjnego nie będzie zawierała składowych o wysokiej częstotliwości, jak w pofalowaniu z modulacją PSK.

i-3 Urządzenie nacinające

Poniżej opisano urządzenie wykorzystywane do wytwarzania dysku z pofalowaną ścieżką.

Proces produkcji dysku obejmuje zwykle procesy, tak zwany proces masteringu, czyli przygotowania płyty do powielania, i proces powielania, replikacji. Proces masteringu obejmuje etapy produkcji aż do wykonania matrycy do wykorzystania w procesie powielania, a proces replikacji obejmuje etapy produkcji, w których matrycę wykorzystuje się do produkcji masowej dysków optycznych jako odbitki z matrycy.

Mówiąc dokładniej, w procesie masteringu stosuje się polerowane podłoże szklane z warstwą fotolitograficzną, odbywa się naświetlanie warstwy fotolitograficznej wiązką lasera, z utworzeniem wgłębień i rowków w warstwie maski fotolitograficznej (co nazywa się właśnie „nacinaniem”).

PL 220 766 B1

W tej odmianie wykonania, wgłębienia są wycinane w pewnej części warstwy maski fotolitograficznej, odpowiadając obszarowi wytłoczeń na wewnętrznym obwodzie dysku, a w części odpowiadającej obszarowi rowkowanemu nacinany jest pofalowany rowek.

Rozmieszczenie wgłębień w obszarze wytłoczeń odbywa się w procesie zwanym „premastering” - przedwstępnego przygotowania do powielania.

Po zakończeniu nacinania, warstwa maski fotolitograficznej poddawana jest określonej obróbce, jak na przykład wywoływanie, a informacja zostaje przeniesiona na powierzchnię metaliczną metodą galwanoplastyczną, na przykład w celu ukształtowania matrycy potrzebnej do kopiowania dysku.

Następnie, matrycę wykorzystuje się do przeniesienia informacji na podłoże z żywicy w procesie kształtowania wtryskowego, na przykład z utworzeniem warstwy odbijającej na podłożu z żywicy, a następnie produkt finalny jest poddawany obróbce wykańczającej na przykład kształtowaniu podłoża z otrzymaniem pożądanego dysku.

Na fig. 11, pokazano, w postaci schematu blokowego, urządzenie nacinające nośnik według niniejszego wynalazku. Jak to pokazano, urządzenie nacinające zawiera układ optyczny 70, w którym promień lasera jest wypromieniowywany na podłoże szklane 71 z ukształtowaną na nim warstwą maski fotolitograficznej do nacinania tej warstwy maski fotolitograficznej, układ napędowy 80 do obracania podłoża szklanego 71, oraz procesor sygnałowy 60 do konwersji danych wejściowych na dane do zapisywania oraz sterowania układu optycznego 70 i układu napędowego 80.

Układ optyczny 70 zawiera źródło laserowe 72, które stanowi na przykład laser He-Cd, modulator optyczny 73 typu akustyczno-optycznego (AOM - acousto-optical type optical modulator) do modulacji (włączania/wyłączania) dochodzącej ze źródła laserowego 72 wiązki laserowej, na podstawie zapisywanych danych, deflektor typu akustyczno-optycznego (AOD - acousto-optical type optical deflector) 74, do odchylania wiązki laserowej 72 wychodzącej ze źródła laserowego 72 na podstawie sygnału falującego, pryzmat 75 do odgięcia osi optycznej modulowanej wiązki laserowej od deflektora optycznego 74, oraz soczewkę obiektywową 76 do zwężania zmodulowanej wiązki laserowej odbitej od pryzmatu 75 i promieniowania zwężonej wiązki laserowej na powierzchnię maski fotolitograficznej na podłożu szklanym 71.

Układ napędowy 80 zawiera silnik 81 do obracania podłoża szklanego 71, generator FG 82 do generowania impulsu FG dla detekcji prędkości wirowania silnika 81, silnik przesuwający 83, do przesuwania podłoża szklanego 71 w jego kierunku promieniowym 71, oraz sterownik serwo 84 do sterowania prędkością wirowania silnika 81 i silnika przesuwającego 83, śledzenia soczewki 76 obiektywu, itp.

Procesor sygnałowy 60 zawiera obwód formatujący kształtujący dane wejściowe przy wprowadzaniu kodu korekcji błędu lub podobnego do danych źródłowych na przykład z komputera, oraz układ 62 operacji logicznej z tworzeniem danych zapisywanych przez wykonanie wyznaczonego przetwarzania danych wejściowych z układu formatującego 61. Procesor sygnałowy 60 zawiera również generator 63 danych, konwerter szeregowo - równoległy 64 i konwerter znakowy 66 z generowaniem sygnału zamalowującego, dla pofalowania rowka. Procesor sygnałowy 60 zawiera układ 65 syntezy w celu wybrania albo sygnału z układu 62 operacji logicznej albo z konwertera znakowego 66 i wyprowadzenia go jako jednego sygnału ciągłego, oraz obwód 68 sterownika do prowadzenia modulatora optycznego 73 i deflektor optyczny 74 na podstawie sygnału z obwodu 65 syntezy. Poza tym, procesor sygnałowy 60 zawiera generator zegarowy 91 dostarczający sygnał zegara głównego MCK do układu 62 operacji logicznej itp., oraz sterownik 67 systemu do sterowania sterownika 84 serwo, generatora 63 danych itp., na podstawie sygnału zegara głównego MCK podawanego z generatora zegarowego 91. Sygnał zegara głównego MCK podawany z generatora zegarowego 91 jest dzielony przez N w dzielniku 92 częstotliwości z otrzymaniem sygnału zegara bitowego „bit Ck”. Sygnał zegara bitowego „bit Ck” w dzielniku częstotliwości 93 jest dzielony przez osiem z otrzymaniem sygnału zegara bajtowego „byte Ck”. Sygnał zegara bajtowego „byte Ck” podawany jest do zespołu obwodów, w których jest potrzebny.

Przy nacinaniu warstwy fotolitograficznej na podłożu szklanym 71 sterownik serwo 84 w urządzeniu nacinającym nośnik według niniejszego wynalazku steruje silnikiem 81 tak, że podłoże szklane 71 obraca się zachowując stałą prędkość liniową, oraz silnikiem 83 przesuwu tak, że przesuwa podłoże szklane 71 z kształtowaniem spiralnej ścieżki o zadanym odstępie międzyścieżkowym.

Równocześnie, wyjściowa wiązka laserowa ze źródła laserowego 72 przechodzi do modulatora optycznego 73 i deflektora optycznego 74, gdzie zostaje zmodulowana na podstawie danych przeznaczonych do zapisu, i tak zmodulowana wiązka laserowa jest wypromieniowywana z soczewki obiekty12

PL 220 766 B1 wowej 76 na powierzchnię maski fotolitograficznej na podłożu szklanym 71. Tak więc maska fotolitograficzna jest naświetlana na podstawie danych i rowka.

W przypadku nacinania obszaru wytłoczeń po stronie obwodu wewnętrznego dysku, dane wejściowe zaopatrzone w kod korekcji błędu lub podobne dane wprowadzone przez układ formatujący 61, mianowicie dane do zapisania na obszarze wytłoczeń, jak dane sterujące, podawane są do układu 62 operacji logicznych, gdzie są kształtowane jak dane przeznaczone do zapisu.

Przy taktowaniu nacinania obszaru wytłoczeń, dane do zapisu podawane są do układu 68 sterownika za pośrednictwem obwodu 65 syntezy. Obwód 68 sterownika ustawia modulator optyczny 73 w stanie włączenia, kiedy mają być kształtowane bity, i w stanie wyłączenia, kiedy nie mają być kształtowane bity, odpowiednio do danych przeznaczonych do zapisu.

Przy powyższych operacjach, na podłożu szklanym 71 kształtowana jest część odsłonięta, odpowiadająca wytłoczeniom ukształtowanym na podłożu szklanym 71.

Przy nacinaniu obszaru rowkowanego, sterownik 67 systemu steruje szeregowym wyprowadzaniem danych dostarczanych z generatora 63 danych i odpowiadających części FSK bitu informacyjnego i części jednoczęstotliwościowej. Na przykład, generator 63 danych generuje szereg danych „0” na podstawie sygnału zegara bajtowego „byte Ck” w ciągu okresu odpowiadającego jednej częstotliwości. Również w ciągu okresu odpowiadającego części FSK dla bitu informacyjnego, generator 63 danych generuje potrzebne dane odpowiednio do jednostek ADIP ukształtowanych wraz ze wspomnianym powyżej blokiem adresowym. Innymi słowy, generator 63 danych w czasie odpowiadającym okresowi FSK generuje dane bitu kanałowego odpowiadające synchronizacji klastera, synchronizacji wtórnej, danej „0” i danej „1”. Oczywiście, generator 63 danych generuje powyższe dane „0” lub „1” w takim wyznaczonym porządku, aby dane zebrane z jednostek DIP utworzyły wartość adresu klastera i informację dodatkową. Dane wyjściowe z generatora 63 danych są kształtowane w szeregowy strumień danych odpowiadający zegarowi bitowemu „bit Ck” w konwerterze równoległo-szeregowym 64, i podawane do konwertera 66 znaku. Konwerter 66 znaku wykorzystuje tak zwany proces przeglądania tablicy do wybierania wartości sinusoidalnej określonej częstotliwości, odpowiednio do dostarczonych danych, i wyprowadzania jej. Zatem w przypadku okresu odpowiadającego częstotliwości pojedynczej, konwerter 66 znaku w sposób ciągły wyprowadza przebiegi sinusoidalne o częstotliwości fw1. Również w okresie odpowiadającym części FSK dla bitu informacyjnego, konwerter 66 wyprowadza albo przebieg o częstotliwości fw2 albo jedną z częstotliwości fw1 i fw2, jak to pokazano na fig. 6, odpowiednio do kontekstu reprezentowanego przez część FSK dla bitu informacyjnego, mianowicie, dowolną jedną z wartości: synchronizację klastera, synchronizację wtórną, daną „0”lub daną „1”.

Obwód 65 syntezy zaopatruje obwód 68 sterownika sygnałem wyprowadzanym z konwertera 66 znaku, to znaczy, sygnałem o pojedynczej częstotliwości lub sygnałem z modulacją FSK o częstotliwościach fw1 i fw2 w charakterze sygnału pofalowania. Obwód 68 sterownika ustawia modulator optyczny 73 w stanie włączenia w celu utworzenia rowka. Obwód 68 sterownika prowadzi również deflektor optyczny 74 odpowiednio do sygnału falującego. Zatem wiązka laserowa faluje, mianowicie, falowaniu poddawana jest część odsłonięta w postaci rowka. Przy wspomnianych operacjach na szklanym podłożu 71 zgodnie z pewnym formatem tworzona jest część odsłonięta odpowiadająca pofalowanemu rowkowi. Następnie, podłoże szklane 71 jest poddawane wywoływaniu, obróbce galwanoplastycznej itp. Z wytworzeniem matrycy, i matryca jest wykorzystywana do produkcji wspomnianych powyżej dysków.

1-4 Napęd dyskowy

Poniżej opisano napęd wynalazku, służący do zapisu danych na opisanym powyżej dysku optycznym i do odtwarzania danych zapisanych na dysku optycznym.

Na fig. 12 przedstawiono w uproszczeniu, w postaci schematu blokowego, napęd dysku do zapisu/odczytu nośnika według niniejszego wynalazku. Napęd dysku ogólnie oznaczono odnośnikiem 30. W charakterze nośnika zapisowego, razem z napędem 30 dysku jest wykorzystywany dysk optyczny 100 o konstrukcji, jak opisana powyżej.

W przypadku zapisywania na dysku optycznym lub odtwarzania lub z dysku optycznego 100 danych, dysk optyczny 100 jest umieszczany na talerzu obrotowym 7 i obracany za pomocą silnika 6 trzpienia obrotowego ze stałą prędkością liniową (CLV). Obszar zapisowy sygnału na dysku optyc znym 100 przy wirowaniu jest skanowany światłem laserowym emitowanym z głowicy optycznej 1 w celu odczytywania danych z wgłębień zapisanych na ścieżce ukształtowanej na dysku optycznym 100, i informacji ADIP osadzonej w postaci pofalowania ścieżki. Wgłębienia zapisane jako dane na

PL 220 766 B1 ścieżce ukształtowanej w postaci pofalowanego rowka są tak zwanymi śladami przejścia fazowego, a wgłębienia ukształtowane w obszarze wytłoczeń po wewnętrznej stronie obwodu są tak zwanymi śladami wgłębionymi.

Głowica optyczna 1 zawiera umieszczoną w niej diodę laserową 4 jako źródło laserowe, fotodetektor 5 do detekcji światła powrotnego od dysku optycznego 100, soczewkę obiektywową 2 do zbierania i ogniskowania światła lasera na dysku optycznym 100, oraz układ optyczny (nie przedstawiony) do wypromieniowywania światła laserowego na warstwę zapisową dysku optycznego 100 przez soczewkę obiektywową 2 i prowadzenia składowej powrotnej światła laserowego z warstwy zapisowej do fotodetektora 5. Poza tym, głowica optyczna 1 zawiera detektor monitorujący 22 do detekcji części światła wychodzącego z diody laserowej 4. Dioda laserowa 4 emituje światło tak zwanego lasera niebieskiego o długości fali 405 nm. Apertura numeryczna (NA) dysku optycznego wynosi 0,85.

Soczewka obiektywowa 2 przez mechanizm dwuosiowy 3 jest podtrzymywana ruchomo w obu kierunkach, śledzenia i ogniskowania.

Głowica optyczna 1 jest w całości przemieszczana przez mechanizm 8 sanek, promieniowo względem dysku optycznego 100.

Dioda laserowa 4 umieszczona w głowicy optycznej 1, przy emitowaniu światła laserowego jest prowadzona przez sygnał prowadzący ze sterownika 18 lasera.

Informacja przenoszona przez światło powracające od dysku optycznego 100, które jest wykrywane przez fotodetektor 5, gdzie jest przetwarzane na sygnał elektryczny odpowiadający natężeniu wykrywanego światła i podawany do układu 9 macierzy zawierającej układ przetwornika prądowonapięciowego, układ obliczania macierzy/wzmocnienia itp., do generowania potrzebnych sygnałów przez macierzowe obliczanie wyjściowych sygnałów prądowych jednostek fotoodbiorczych w fotodetektorze 5. W skład potrzebnych sygnałów wchodzi sygnał wielkiej częstotliwości (sygnał odczytu danych, sygnał FE błędu zogniskowania i sygnał TE błędu śledzenia, do wykorzystania przy sterowaniu serwo, itp. Poza tym sygnały potrzebne obejmują sygnał pofalowania rowka, mianowicie sygnał przeciwsobny jako sygnał do detekcji pofalowania rowka.

Sygnał danych odczytanych wychodzący z układu macierzowego 9 jest podawany do układu 11 binaryzacji, sygnał FE błędu zogniskowania i sygnał TE błędu śledzenia, są podawane do obwodu serwo (serwoprocesora) 14, a sygnał przeciwsobny P/P jest podawany do demodulatora FSK 24.

Sygnał przeciwsobny P/P w charakterze sygnału pofalowania rowka z obwodu 9 macierzy jest przetwarzany w systemie obwodu pofalowania złożonym z demodulatora FSK 24 i układu PLL 25 pofalowania z dekoderem adresowym 26. W szczególności, adres jest wydzielany z sygnału przeciwsobnego P/P a sygnał zegarowy pofalowania WCK wykorzystywanego do dekodowania informacji ADIP jest podawany do innych systemów obwodów. System obwodu pofalowania przedstawiono szczegółowo w dalszej części opisu.

Odczytany sygnał danych z obwodu 9 macierzy jest binaryzowany w układzie binaryzacji 11 a następnie jest podawany do kodera/dekodera 12, który pracuje jako dekoder podczas odczytu danych, a jako koder podczas zapisu danych. Przy odczycie danych koder/dekoder 12 dokonuje demodulacji kodu o ograniczonej długości, korekcji błędu, eliminacji przeplotu itp., dostarczając danych odczytowych.

W przypadku odczytu danych, koder/dekoder 12 generuje, przez przetwarzanie z pętlą PLL sygnału zegara odczytowego, synchronicznego z sygnałem danych odczytowych, i dekoduje dane na podstawie sygnału zegara odczytowego. W każdym momencie odczytu danych, koder/dekoder 12 kumuluje zdekodowane dane, jak powyższe, w pamięci buforowej 20. W charakterze danych wyjściowych odczytu z napędu dyskowego 30, odczytywane są i przekazywane dane buforowane w pamięci buforowej 20.

Interfejs 13 również znajdujący się w napędzie dyskowym 30 jest dołączony do zewnętrznego komputera głównego 40 i przekazuje dane przeznaczone do zapisu, dane odczytane i różne rozkazy między napędem dyskowym 30, a komputerem nadrzędnym 12. Podczas odczytywania danych, dane odczytowe, zdekodowane i przechowywane w pamięci buforowej 20 są przekazywane za pośrednictwem interfejsu 13 do komputera nadrzędnego 40. Należy zauważyć, że rozkaz odczytu i rozkaz zapisu oraz inne rozkazy z komputera nadrzędnego 40 są podawane do sterownika 1 systemu za pośrednictwem interfejsu 13.

Z drugiej strony, przeznaczone do zapisania dane komputera głównego są przekazywane z tego komputera głównego 40 podczas zapisywania danych. Dane przeznaczone do zapisania są przesyłane z interfejsu 13 do pamięci buforowej 20, gdzie są buforowane. W tym przypadku koder/dekoder

PL 220 766 B1 koduje dane zapisywane przez wprowadzenie kodu korekcji błędów, przeplotu i subkodu, i przez kodowanie danych jako danych do zapisu na dysku optycznym 100.

Wykorzystywany jest również generator 27 zegara kodowania, do generacji zegara kodowania, który jest zegarem odniesienia do kodowania danych przy dokonywaniu zapisu. Koder/dekoder 12 wykorzystuje zegar kodowania do realizacji wspomnianych powyżej operacji kodowania. Generator 27 sygnału zegara kodowania wytwarza sygnał zegara kodowania z sygnału zegara pofalowania WCK podawanego z pętli PLL 25 pofalowania. Jak wspomniano powyżej, częstotliwość sygnału zegara kanałowego danych zapisywanych wynosi na przykład 66,033 kHz, co stanowi całkowitą wielokrotność częstotliwości fw1 pofalowania monotonicznego. Ponieważ pętla PLL 25 pofalowania generuje sygnał zegara o częstotliwości fw1 pofalowania monotonicznego, lub sygnał zegara o częstotliwości, która jest całkowitą wielokrotnością częstotliwości fw1, w charakterze sygnału zegara WCK pofalowania, to generator 27 sygnału zegara kodowania z łatwością może generować sygnał zegara kodowania przez podział częstotliwości sygnału zegara WCK pofalowania.

Dane zapisywane, generowane przez kodowanie w koderze/dekoderze 12 są dostosowywane kształtem przebiegu w bloku 21 strategii zapisu, a następnie przesyłane jako impuls kierowania laserem (dana zapisowa WDATA) do sterownika 18 lasera. Blok 21 strategii zapisu realizuje kompensację zapisu, to znaczy dokonuje dokładnej regulacji optymalnej mocy zapisowej do parametrów charakt erystycznych warstwy zapisowej, kształtu plamki światła laserowego, liniowej prędkości zapisu itp., jak również dostosowuje kształt przebiegu impulsu sterującego lasera.

Sterownik 18 lasera dostarcza do diody laserowej 4 impuls sterowania laserem podany jako dana zapisowa WDATA do sterowania diodą laserową 4 przy emisji światła laserowego. Zatem, odpowiednio do zapisywanych danych na dysku optycznym 100 zostanie ukształtowany ślad (ślad przemiany fazowej).

Stosowany jest również układ 19 regulacji APC (auto power control - automatycznej regulacji mocy), służący do utrzymywania stałej wyjściowej lasera, bez oddziaływania temperatury otoczenia lub innych czynników, przy monitorowaniu mocy wyjściowej lasera na podstawie mocy wyjściowej z detektora monitorującego 22. Układ 19 APC otrzymuje docelową wartość wyjściową lasera ze sterownika 10 systemu w celu sterowania sterownikiem 18 lasera dla osiągnięcia wartości docelowej.

Układ serwo (serwoprocesor) 14 generuje różne sygnały sterowania serwo, z sygnału FE błędu zogniskowania i sygnału TE błędu śledzenia, otrzymywanych z układu 9 macierzy, w celu zaimplementowania operacji serwo. Mówiąc dokładniej, obwód serwo 14 generuje sygnał FD napędowy ogniskowania i sygnał TD śledzenia, odpowiednio do sygnału FE błędu zogniskowania i sygnału TE błędu śledzenia, i dostarcza go do sterownika dwuosiowego 16. Ten sterownik dwuosiowy 16 napędza cewkę ogniskowania i cewkę śledzenia w mechanizmie dwuosiowym 3 w głowicy optycznej. Zatem, głowica optyczna, układ macierzy, serwoprocesor 14 sterownik dwuosiowy 16 i mechanizm dwuosiowy razem tworzą pewną pętlę serwo śledzenia i pętlę serwo ogniskowania. Układ serwo 14 również w odpowiedzi na rozkaz skoku do ścieżki, wyłącza pętlę serwo śledzenia, i podaje sygnał skoku do sterownika dwuosiowego 16, powodując tym samym przeskok głowicy odczytowej 1 z jednej ścieżki na drugą.

Serwoprocesor 14 generuje sygnał sterowania sanek, na podstawie sygnału błędu sanek, jako niskoczęstotliwościowej składowej sygnału TE błędu śledzenia, przy dostępie sterownika 10 systemu do sterowania, oraz dostarcza sygnał do sterownika 15 sanek. Sterownik 15 sanek napędza mechanizm 8 sanek, odpowiednio do sygnału sterowania sankami podawanego z serwoprocesora 14. Mechanizm 8 sanek zawiera mechanizm (nie pokazany) utworzony z wału głównego służącego do podtrzymywania głowicy optycznej 1, silnika sanek z przekładnią, itp. Przy napędzaniu silnika sanek w mechanizmie 8 przez sterownik 15 sanek, odpowiednio do sygnału sterowania sanek, następuje odpowiednie przesuwanie się głowicy optycznej 1.

Stosowany jest również obwód 23 sterowania serwo trzpienia obrotowego, dla sterowania silnika trzpienia obrotowego zapewniającego jego obracanie się z zachowaniem stałej prędkości CLV. Układ 23 serwo trzpienia obrotowego generuje sygnał SPE błędu trzpienia, przy otrzymywaniu zegara WCK pofalowania generowanego przez pętlę PLL 25, mianowicie, informacji o aktualnej prędkości obrotowej silnika 6 trzpienia napędu ruchomego, i porównywaniu jej z informacją o wyznaczonej prędkości CLV odniesienia.

Ponieważ podczas odczytywania danych, zegar odczytowy (zegar odniesienia dla odczytu) generowany przez pętlę PLL 25 pofalowania w koderze/dekoderze 21 jest informacją o aktualnej prędkości obrotowej silnika 6 trzpienia obrotowego, to sygnał SPE błędu trzpienia może również

PL 220 766 B1 być generowany przez porównywanie zegara odczytowego z informacją o wyznaczonej prędkoś ci CLV odniesienia.

Obwód serwo 23 trzpienia obrotowego generuje sygnał sterujący trzpienia, odpowiadający sygnałowi SPE błędu trzpienia, i podaje te sygnały do sterownika 17 silnika trzpienia. Odpowiednio do sygnału sterowania trzpienia podawanego z układu serwo 23 trzpienia obrotowego, sterownik 17 silnika trzpienia podaje, na przykład trójfazowy sygnał napędowy, do silnika 6 trzpienia, dla spowodowania jego obracania się z prędkością CLV. Układ 23 serwo trzpienia również generuje sygnał sterowania trzpieniem, odpowiednio do sygnału sterującego popychającego/hamującego dostarczanego ze sterownika 10 systemu dla spowodowania przez sterownik 17 silnika rozruchu, zatrzymania, przyspieszenia lub opóźnienia silnika 6 trzpienia.

Działania wspomnianego powyżej serwosystemu i system zapis/odczyt sterowane są przez sterownik 10 systemu zbudowanego na mikrokomputerze. Sterownik 10 systemu dokonuje różnych operacji zgodnie z rozkazami dostarczanymi z komputera głównego 40. Na przykład, w przypadku dostarczenia z komputera nadrzędnego 40 do sterownika 10 systemu rozkazu odczytu, w celu przekazywania danych zapisanych na dysku optycznym 100, wykonuje najpierw operację wyszukiwania dla uzyskania dostępu do danego adresu. Mianowicie, sterownik 10 systemu podaje rozkaz do obwodu serwo (serwoprocesora) 14, który następnie powoduje dostęp głowicy optycznej 1 do adresu docelowego wyspecyfikowanego przez rozkaz wyszukiwania. Następnie, sterownik 10 systemu steruje operacjami koniecznymi dla transferu danych wyszczególnionej sekcji danych do komputera nadrzędnego 40. Zatem, dane są odczytywane z dysku optycznego 100, dekodowane, buforowane i w inny sposób przetwarzane, a żądane dane są przekazywane do komputera nadrzędnego 40.

Zaopatrywany w rozkaz zapisu z komputera nadrzędnego 40, sterownik 10 systemu spowoduje przemieszczenie głowicy optycznej 1 do adresu, gdzie mają być zapisane dane. Następnie, koder/dekoder 12 koduje dane przekazywane z komputera nadrzędnego 40 w sposób opisany powyżej. Dane zapisowe WDATA są dostarczane z bloku 21 strategii zapisowej do sterownika 18 lasera, w sposób opisany powyżej, i następuje zapisanie danych.

Napęd dyskowy 30 przedstawiony w przykładzie na fig. 12, jest połączony z komputerem nadrzędnym 40. Jednakże, napęd dyskowy nie jest połączony z komputerem nadrzędnym 40, jak to bywa w wielu przypadkach. W takim przypadku stosowany jest panel sterowania i wyświetlacz a interfejs wejściowy/wyjściowy będą miały inną konstrukcję niż ta, którą przedstawiono na fig. 12. Znaczy to, że zapis i odtwarzanie danych mają być realizowane zgodnie z odpowiednimi operacjami panelu sterowania przez użytkownika i wymagają stosowania różnych terminali do wprowadzania/wyprowadzania danych.

Napęd dyskowy do zapisu/odczytu nośnika według niniejszego wynalazku może być budowany w wielu innych postaciach, i może być skonstruowany jako napęd dyskowy wyspecjalizowany do zapisywania lub odtwarzania danych.

Poniżej opisano układ z obwodem falowania, wchodzący w skład napędu dyskowego do zap isu/odczytu nośnika według niniejszego wynalazku.

Na fig. 13, schematycznie przedstawiono obwód falowania w postaci schematu blokowego. Fig. 13 przedstawia konstrukcję demodulatora FSK 24, pętli PLL 25 falowania i dekodera adresowego 26 zawartych w systemie obwodów falowania. Jak to pokazano, demodulator FSK 24 zawiera filtr pasmowy 31, komparator 32 obwód 33 detekcji korelacji obwód 34 detekcji częstotliwości, obwód 35 dyskryminacji, obwód 36 detekcji synchronizacji i obwód 37 generacji sygnału bramkowego.

Sygnał przeciwsobny P/P podawany jako sygnał falujący z układu 9 macierzy, jest podawany do filtru pasmowego 31 demodulatora FSK 24. Filtr pasmowy 31 ma taką charakterystykę, że przepuszcza dwie różne częstotliwości, to znaczy dwie częstotliwości fw1 i fw2 wykorzystywane we wspomnianej powyżej części jednoczęstotliwościowej i części FSK dla bitu informacyjnego. Składowa sygnałowa o częstotliwości fw1 lub fw2 przepuszczona przez filtr pasmowy 31 jest binaryzowana w komparatorze 32. Binaryzowany sygnał przeciwsobny P/P jest podawany do pętli PLL 25 falowania, obwodu 33 detekcji korelacji i obwodu 34 detekcji częstotliwości. Pętla PLL 25 falowania jest zaprojektowana jako pętla PLL do dokonywania porównania fazy względem binaryzowanego sygnału przeci wsobnego P/P i generuje zegar WCK falowania synchroniczny z sygnałem przeciwsobnym P/P. Jednakże sygnał przeciwsobny P/P w przypadku okresu odpowiadającego części FSK dla bitu inform acyjnego jednostki sygnałowej jest maskowany sygnałem bramkującym GATE z obwodu 37 generacji sygnału bramkującego, który opisano bardziej szczegółowo w dalszej części niniejszego opisu, dzięki czemu sygnał przeciwsobny P/P odpowiadający pofalowaniu monotonicznemu części jednoczęstotli16

PL 220 766 B1 wościowej jest blokowany. Zatem, sygnał zegara WCK pofalowania sam ma częstotliwość pojedynczą fw1 lub pewną częstotliwość pozostającą w całkowitym stosunku względem częstotliwości fw1.

Należy zauważyć, że część jednoczęstotliwościowa wspomnianej powyżej jednostki sygnałowej ma okres znacznie większy, na przykład, ponad 10 razy dłuższy, od okresu części FSK dla bitu informacyjnego. Zatem zaskok pętli PLL jest łatwy.

Pętla PLL 25 falowania dokonuje porównania fazy tylko z pofalowaniem monotonicznym o częstotliwości fw1 na podstawie sygnału bramkującego GATE. Dzięki t emu znacznie zmniejsza się szczątkowe drżenie fazy sygnału zegara WCK pofalowania generowanego w sposób opisany powyżej.

Sygnał zegara WCK pofalowania tak generowany podawany jest do różnych obwodów w demodulatorze FSK 24, jak również do dekodera adresowego 26, gdzie jest następnie wykorzystywany do demodulacji FSK i dekodowania informacji ADIP. Również, jak to opisano w odniesieniu do fig. 12, sygnał zegara WCK pofalowania jest podawany do końcowego generatora zegarowego 27 i obwodu serwo 23 trzpienia obrotowego, gdzie jest wykorzystywany, jak powyżej. W tym przypadku, ponieważ sygnał zegara WCK pofalowania ma dużą dokładność przy mniejszym szczątkowym drżeniu fazowym, to sygnał zegarowy kodujący ma lepszą dokładność, zwiększa się stabilność operacji zapisu i stabilność sterowania serwo trzpienia obrotowego.

Obwód 33 detekcji korelacji i obwód 34 detekcji częstotliwości są, obydwa, w celu demodulowania danych kanałowych osadzonych jako część FSK dla bitu informacyjnego jednostki sygnałowej. Zatem, przynajmniej jeden z tych obwodów 33 i 34 może być zaopatrzony w demodulator FSK 24. Jednakże, kiedy demodulator FSK 24 zaopatrzony jest zarówno obwód 33 detekcji korelacji, jak i obwód 34 detekcji częstotliwości, to występuje zjawisko, które opisano poniżej. Obwód 33 detekcji korelacji dokonuje demodulacji FSK przez detekcję korelacji za dwa okresy sygnału zegara WCK pofalowania, i demoduluje dane kanałowe. Obwód 34 detekcji częstotliwości dokonuje demodulacji FSK przez zliczanie krawędzi w jednym okresie sygnału zegara WCK pofalowania, i demoduluje dane kanałowe. Konstrukcje i operacje obwodu 33 detekcji korelacji i obwodu 34 detekcji częstotliwości opisano dalej w niniejszym opisie. Z każdego z tych obwodów 33 i 34 wydzielane są dane bitu kanałowego o pofalowaniu zmodulowanym za pomocą FSK, to znaczy „0” i „1” jako bity kanałowe w jednostkach okresu dwóch wychyleń monotonicznych, jak pokazane na fig. 4, i są one podawane do obwodu 35 dyskryminacji.

Obwód 35 dyskryminacji wykonuje operacje AND i OR na wartościach kanału bitowego podawanych zarówno z obwodu 33 detekcji korelacji, jak i obwodu 34 detekcji częstotliwości, i po operacji AND i OR wartość bitu kanałowego podaje jako wartość bitu kanałowego po demodulacji FSK. Obwód 35 dyskryminacji podaje tak wyliczoną wartość bitu kanałowego do obwodu 36 detekcji synchronizacji. Obwód 36 detekcji synchronizacji dokonuje detekcji synchronizacji na podstawie okresowości podawanej wartości bitu kanałowego.

Jak to pokazano na fig. 6, synchronizacja klastera obejmuje wartości bitowe „1”, „1” i „1”. Również w części FSK dla bitu informacyjnego złożonej z trzech bitów kanałowych, górny bit kanałowy jest zawsze „1”, jak pokazano na fig. 6. Z drugiej strony, w okresie odpowiadającym części jednoczęstotliwościowej, wartość bitu kanałowego po demodulacji FSK jest zawsze „0”. Zatem, pierwsze „1” za ciągiem wartości bitowych „0” będzie znajdowało się na szczycie części FSK dla bitu informacyjnego, a okres zawierający „1” będzie równoważny okresowi jednostki sygnałowej. Przez detekcję takiej okresowości można uzyskać informację o okresie każdej jednostki sygnałowej, a kiedy w jednostce sygnałowej zostaje wykryty ciąg trzech bitów kanałowych „1”, „1” i „1”, to można stwierdzić, że jednostka sygnałowa jest szczytową spośród 98 jednostek sygnałowych stanowiących razem sygnał synchronizacji klastera, to znaczy jedną informację ADIP.

Obwód detekcji synchronizacji 36 zatem wykrywa taktowanie synchronizacyjne i podaje sygnał SY synchronizacji do obwodu 37 generacji sygnału bramkującego i dekodera adresowego 26. Obwód 37 generowania sygnału bramkującego generuje sygnał bramkujący GATE na podstawie sygnału SY synchronizacji podawanego z obwodu 36 detekcji synchronizacji. Znaczy to, że okres jednostki sygnałowej jest znany z taktowania sygnału SY synchronizacji, okres części FSK bitu informacyjnego można poznać przez zliczanie impulsów zegarowych o częstotliwości fw1 na podstawie sygnału SY synchronizacji. Zatem, generowany jest sygnał bramkujący GATE do maskowania okresu części FSK dla bitu informacyjnego i sterowania operacją porównania fazy pętli PLL 25 pofalowania.

Należy zauważyć, że jakkolwiek powyżej opisano sytuację, w której obwód 35 dokonuje operacji AND lub OR wartości bitu kanałowego zarówno obwodu 33 detekcji korelacji, jak i obwodu 34 dePL 220 766 B1 tekcji częstotliwości, to obwód dyskryminacyjny 34 dokona operacji AND na takich wartościach bitów kanałowych za okres do zaskoku pętli PLL 25 pofalowania, dokonanego na podstawie wspomnianej detekcji synchronizacji i sygnału GATE wydzielonego z wykrytej synchronizacji.

Ponieważ wartości bitów kanałowych podawane zarówno z obwodu 33 detekcji korelacji, jak i obwodu detekcji częstotliwości, są poddawane operacji AND, jak powyżej, to wartości bitów kanałowych mają zwiększoną niezawodność, dzięki czemu możliwe jest wykrywanie synchronizacji z lepszą dokładnością i przy mniejszym błędzie. Z drugiej strony, po zaskoku pętli PLL na podstawie detekcji synchronizacji, operacja powinna zostać przełączona z AND na OR, ponieważ synchronizacja może być zapewniana na podstawie okresowości. W szczególności przez wykonywanie operacji OR wartości bitów kanałowych podawanych zarówno z obwodu 33 detekcji korelacji, jak i obwodu 34 detekcji częstotliwości, można zredukować brak detekcji wskutek wypadania wartości bitu kanałowego, dzięki czemu możliwe jest zwiększenie niezawodności dekodowania informacji.

Obwód 35 dyskryminacji uzyskuje wartość kanału bitowego po demodulacji FSK przez zastosowanie operacji OR na wartościach bitu kanałowego podawanych zarówno z obwodu 33 detekcji korelacji, jak i obwodu 34 detekcji częstotliwości po ustabilizowaniu się sygnału zegara WCK pofalowania dzięki zaskokowi pętli PLL, a następnie dokonuje rozróżnienia między daną „0”, „1” i „1” jako bitem informacyjnym części FSK dla bitu informacyjnego każdej jednostki sygnałowej, reprezentowanej przez trzy bity kanałowe, i podaje ten bit informacyjny do dekodera adresowego 26. Dekoder adresowy 26 może pobierać informację adresową 98 bitów, które objaśniono wcześniej w odniesieniu do tabeli 2 i 3, przez zbieranie bitów informacyjnych w odniesieniu do taktowania sygnału SY synchronizacji, a zatem dekoduje wartość adresową Dad, osadzoną w postaci pofalowania rowka, i podaną wartość adresową do sterownika systemowego 10.

Obwód 33 detekcji korelacji do dokonywania demodulacji FSK jest skonstruowany, jak to pokazano na fig. 14.

Sygnał przeciwsobny po binaryzacji przez komputer 32 przedstawiony na fig. 13 jest podawany do obwodu opóźniającego 112, jak również do jednego z wejść bramki 113 Exclusive OR (EX-OR). Wyjście obwodu opóźniającego 112 jest dołączone do innego wejścia bramki 113 EX-OR.

Sygnał zegara WCK pofalowania jest podawany do obwodu 111 odmierzania 1T. Obwód 111 odmierzania 1T (jeden okres) sygnału zegara WCK pofalowania i steruje obwodem opóźniającym 112 dostarczającym opóźnienia równego jednemu okresowi sygnału zegara WCK pofalowania. Zatem bramka EX-OR 113 dokonuje operacji logicznej między sygnałem przeciwsobnym a sygnałem przeciwsobnym opóźnionym o 1T. Przebieg wyjściowy z bramki EX-OR 113 jest poddawany wydzielaniu składowych o mniejszych częstotliwościach w filtrze dolnoprzepustowym 114 i jest binaryzowany w komparatorze 115. Sygnał binaryzowany z komparatora 115 jest dostarczany w charakterze zatrzaskowego wyjścia na przerzutniku D 116 przy taktowaniu sygnału zegara WCK pofalowania. Zatrzaskiwany stan wyjściowy stanowi daną wyjściową „0” lub „1” jako bit kanałowy w jednostkach okresu dwóch wychyleń monotonicznych, i jest doprowadzany do obwodu 35 dyskryminacji.

Przebiegi robocze obwodu 33 detekcji korelacji przedstawiono na fig. 15A do 15G. Należy zauważyć, że przebiegi robocze obejmują sygnały przeciwsobne przeznaczone do dostarczania w okresie części FSK bitu informacyjnego jako synchronizacji klastera. Znaczy to, że okres przedstawiony jako część FSK dla bitu informacyjnego w wejściowym sygnale przeciwsobnym przedstawionym na fig. 15B w binaryzowanych ciągach po dziewięć wychyleń częstotliwości fw2, przedstawionych jako synchronizacja klastera na fig. 6.

Fig. 15A przedstawia sygnał zegara WCK pofalowania. Bramka EX-OR 113 zaopatrywana jest sygnałem przeciwsobnym przedstawionym na fig. 15B, opóźnionym o jeden okres sygnału zegara pofalowania w obwodzie opóźniającym 112. Zasilana tymi sygnałami przeciwsobnymi, bramka EX-OR 113 zapewnia przebieg wyjściowy, jaki przedstawiono na fig. 15D. Ten przebieg wyjściowy jest kształtowany przez filtr 114 dla uzyskania kształtu przebiegu zawierającego tylko składowe niskoczęstotliwościowe, jak to pokazano na fig. 15E, i binaryzowane w komparatorze 115 z otrzymaniem przebiegu pokazanego na fig. 15F. Sygnał ten jest podawany do przerzutnika D 116, z którego jest dostarczany jako zatrzaskiwany zgodnie z sygnałem zegara WCK pofalowania. Zatem sygnał przedstawiony na fig. 15G będzie dostarczany jako wartość bitu kanałowego po demodulacji FSK do obwodu 35 dyskryminacji. Objaśnienie w niniejszym dokumencie opiera się na przyjęciu w charakterze przykładu części FSK dla bitu informacyjnego synchronizacji klastera. Tak więc, przebieg w przypadku okresu odpowiadającego części FSK dla bitu informacyjnego jest stanem „H” w przypadku przedstawionego okresu zegara liczącego 6 wychyleń. Znaczy to, że bity kanałowe w jednostkach okresu zegara po

PL 220 766 B1 wychylenia przybiorą wartość „1”, „1” i „1” (okres dwóch wychyleń monotonicznych). Mianowicie, nastąpi otrzymanie przebiegu przedstawionego na fig. 4 jako bit adresowy synchronizacji klastera synchronizacji. Jeżeli przebieg jest częścią FSK dla bitu informacyjnego wskazującą dane „0” lub „1”, to przebieg w przypadku tego okresu będzie, jak to przedstawiono miał postać, danych „0” lub „1” na fig. 4.

Jak to opisano powyżej, dysk optyczny według niniejszego wynalazku wykorzystuje dwie różne częstotliwości fw1 i fw2 w przypadku pofalowania ścieżki lub rowka. Częstotliwość fw2 jest na przykład 1,5 razy większa, niż częstotliwość fw1. Częstotliwości fw1 i fw2 pozostają w takiej zależności, że każda z nich wykazuje pewną parzystą i pewną nieparzystą liczbę wychyleń w pewnym wyznaczonym cyklu. W takim przypadku, binaryzowany sygnał przeciwsobny i binaryzowany sygnał przeciwsobny opóźniony o jeden okres sygnału zegara pofalowania o częstotliwości fw1 są w przeciwnych fazach względem siebie w przypadku części o częstotliwości fw2, mianowicie, w przypadku części z modulacją FSK odpowiadającej wartości bitu kanałowego jak można zauważyć porównując fig. 15B i 15C. Zatem, demodulacja FSK jest łatwa do dokonania za pomocą na przykład logicznego układu EX-OR lub też układu realizującego dowolną inną operację logiczną.

Wchodzący w skład demodulatora FSK 24 do realizacji demodulacji FSK obwód 34 detekcji częstotliwości ma konstrukcję przedstawioną fig. 16.

Sygnał przeciwsobny binaryzowany w komparatorze 32 przedstawionym na fig. 13 jest podawany do obwodu 121 liczenia krawędzi narastających, który wyznacza liczbę krawędzi narastających sygnału przeciwsobnego w każdym cyklu sygnału zegara WCK pofalowania. Odpowiednio do wyniku zliczania obwód 121 zliczania krawędzi narastających daje na wyjściu stany „0” lub „1”. Wyjście obwodu 121 zliczania narastających krawędzi jest dołączony do jednego z wejść bramki OR 123, oraz do przerzutnika D 122. Sygnał podawany do przerzutnika D 122 jest opóźniany o jeden takt sygnału zegarowego w przerzutniku D 122 przez zatrzaskowe wyprowadzenie w czasie trwania sygnału zegara WCK pofalowania, i podawany do innego wejścia bramki OR 123. Stan wyjściowy OR z bramki OR 123 jest stanem wyjściowym „0” lub „1” będącym bitem kanałowym w jednostkach o czasie trwania dwóch wychyleń monotonicznych, i jest podawany do obwodu 35 dyskryminacji.

Przebiegi robocze obwodu 34 detekcji częstotliwości przedstawiono na fig. 17A do 17E. Te przebiegi robocze obejmują sygnały przeciwsobne do podania w okresie części FSK bitu inform acyjnego jako synchronizacji klastera. Znaczy to, że okres przedstawiony jako część FSK bitu i nformacyjnego w pewnym wejściowym sygnale przeciwsobnym przedstawionym na fig. 17B jest binaryzowanym ciągiem dziewięciu wychyleń o częstotliwości fw2, przedstawionym na fig. 6 jako synchronizacja klastera.

Fig. 17A przedstawia sygnał zegara WCK pofalowania. Obwód 121 zliczania krawędzi narastających zlicza liczbę krawędzi narastających sygnału przeciwsobnego w każdym cyklu sygnału zegara WCK pofalowania. Na fig. 17B, każdą krawędź narastającą przedstawiono z niewielkim kółkiem. Jak widać z fig. 17B i 17C, obwód 121 zliczania krawędzi narastających daje na wyjściu „0”, kiedy w jednym okresie sygnału zegara pofalowania zliczono jedną krawędź narastającą, natomiast daje „1”, kiedy zostały zliczone dwie takie krawędzie. Sygnał przedstawiony na fig. 17C, a zatem sygnał dostarczany jako wyjściowy, oraz sygnał przedstawiony na fig. 17D, opóźniony o okres 1T przez przerzutnik D 122, są poddawane operacji OR przez bramkę OR 123 dając przebieg wyjściowy, jak przedstawiony na fig. 17e. Tak wygenerowany sygnał jest podawany jako wartość bitu kanałowego po d emodulacji do obwodu 35 dyskryminacji. Poniżej zamieszczono objaśnienie przyjmując za przykład część FSK bitu informacyjnego synchronizacji klastera. Tak więc, przebieg dla okresu odpowiadającego części FSK dla bitu informacyjnego jest stanem „H” w przypadku okresu zegara 6 wychyleń, jak to przedstawiono. Znaczy to, że bity kanałowe przybierają wartości „1”, „1” i „1” w jednostkach okresu dwóch taktów sygnału zegara pofalowania (okresu dwóch wychyleń monotonicznych). Mianowicie otrzymany zostanie przebieg, jak przedstawiony na fig. 4, niosący bit adresowy synchronizacji klastera. Jeżeli przebieg jest częścią FSK dla bitu informacyjnego wskazującą dane „0” lub „1”, to przebieg dla tego okresu będzie wyglądał, jak przebieg przedstawiony w charakterze bitów adresowych „0” lub „1” na fig. 4.

Również w obwodzie 34 detekcji częstotliwości do nadawania pofalowania ścieżce lub rowkowi są wykorzystywane te dwie różne częstotliwości fw1 i fw2. Częstotliwości fw1 i fw2 pozostają w takiej zależności, że każda z nich w wyznaczonym cyklu wykazuje parzystą i nieparzystą liczbę wychyleń. Zatem demodulację FSK można zrealizować z łatwością w obwodzie o bardzo prostej konstrukcji, jak przedstawiona na fig. 16.

PL 220 766 B1

Należy zauważyć, że opisane powyżej zliczanie krawędzi narastających można zastąpić zliczaniem krawędzi opadających.

Drugi przykład wykonania

2-1 Sposób nadawania pofalowania

Poniżej opisano drugi przykład wykonania niniejszego wynalazku. Należy zaznaczyć, że drugi przykład wykonania również dotyczy na przykład dysku zwanego „DVR” a właściwości fizyczne dysku optycznego są podobne do opisanych poprzednio w odniesieniu do tabeli 1 i fig. 4A i 4B. Urządzenie nacinające do wykorzystania przy produkcji dysku optycznego i napęd dyskowy do odtwarzania dysku optycznego również są w zasadzie podobne do opisanych poprzednio w odniesieniu do pierwszego przykładu wykonania. Tak więc, części składowe drugiego przykładu wykonania, wykorzystywane również w pierwszym przykładzie wykonania, nie będą opisywane ponownie. Poniżej opisany zostanie sposób nadawania pofalowania i związany z nim sposób demodulowania, różne od sposobów stos owanych w pierwszym przykładzie wykonania. Przy objaśnianiu sposobu demodulowania, zostanie opisany również przykład konstrukcji obwodu demodulacyjnego wykorzystywanego w napędzie dyskowym wchodzącym w skład drugiego przykładu wykonania i odpowiadający demodulatorowi FSK 24 przedstawionemu na fig. 12.

Fig. 18A do 18F przedstawiają przebiegi pofalowania występujące przy stosowaniu modulacji MSK (minimum shift keying - modulacji z minimalnym przesuwem fazy) również występującej we wspomnianej powyżej metodzie modulacji FSK w przypadku modulowania adresu pofalowanego rowka i okna detekcji pofalowania o wartości L = 4 w przypadku demodulacji adresu. Należy zaznaczyć, że „L” oznacza długość okna detekcyjnego pofalowania, a „L = 4” oznacza, że jednostka detekcyjna odpowiada okresowi czterech wychyleń monotonicznych. Kiedy przebieg danych (bit kanałowy), który ma zostać zapisany w charakterze informacji adresowej w pofalowanym rowku, ma postać przebiegu (danej) z fig. 18D, to dana jest kodowana wstępnie, z otrzymaniem zakodowanej wstępnie danej przedstawionej na fig. 18E. Na przykład, dana jest kodowana wstępnie tak, że zakodowana wstępnie dana zostaje ustawiona na „1” w momencie logicznego odwrócenia wartości logicznej danej. Modulacja MSK odbywa się z wykorzystaniem danych kodowanych wstępnie z utworzeniem strumienia sygnału modulacyjnego MSK, jak przedstawiony na fig. 18F.

Według drugiej odmiany wykonania wynalazku, do modulacji MSK wykorzystuje się dwie różne częstotliwości fw1 i fw2, jak to pokazano na fig. 18. Częstotliwość fw2 jest na przykład 1,5 razy większa, niż częstotliwość fw1 (ma długość fali równą 2/3 długości fali częstotliwości fw1). Jak to pokazano na przykład na fig. 18A, 1,5 wychylenia częstotliwości fw2, 1,5 razy większej, niż częstotliwość nośna, odpowiada zakodowanej wstępnie danej „1”, natomiast jedno wychylenie częstotliwości fw1, takiej samej, jak częstotliwość nośna, odpowiada jednemu wychyleniu częstotliwości fw1, takiej samej zakodowanej wstępnie danej jak to pokazano na fig. 18B. Okres 1,5 wychylenia częstotliwości fw2 odpowiada okresowi jednego wychylenia częstotliwości fw1 (= częstotliwości nośnej).

Fig. 19A do 19C przedstawiają strumienie każdego z przebiegów pofalowania zawierających część modulowaną. Fig. 19A przedstawia bit monotoniczny, który jest pewnym ciągiem wychyleń o jednej częstotliwości (która jest częstotliwością fw1). Bit monotoniczny zawiera 56 wychyleń monotonicznych. Jednostka ADIP stanowiąca 12 z 56 wychyleń monotonicznych jest częścią MSK bitu informacyjnego. Znaczy to, że część MSK bitu informacyjnego jest kodowaną wstępnie daną z modulacją MSK, z częstotliwościami fw1 i fw2. Część MSK bitu informacyjnego zawiera informację adresową. Pozostałe 44 wychylenia monotoniczne w bicie ADIP stanowią ciąg 33 wychyleń o częstotliwości podstawowej (= częstotliwości fw1). Fig. 19c przedstawia bit synchronizacyjny mający również okres 56 wychyleń monotonicznych, z których 28 wychyleń monotonicznych tworzy razem jednostkę synchronizacji. Dana kodowana wstępnie jest modulowana metodą modulacji MSK o częstotliwościach fw1 i fw2, jak powyżej. Informacja synchronizacyjna jest reprezentowana przez wzór jednostki synchronizacyjnej. Pozostałe 28 wychyleń monotonicznych w bicie synchronizacyjnym stanowi ciąg 28 wychyleń o częstotliwości podstawowej fw1 (=częstotliwości nośnej). Bit ADIP, bit monotoniczny i bit synchronizacji odpowiadają jednemu bitowi, który utworzy blok adresowy (z 83 bitów) będący jednym segmentem informacji adresowej (ADIP), i który jest opisany poniżej.

Zgodnie z drugą odmianą wykonania, jeden blok RUB (recording unit block - blok jednostki zapisowej), będący jednostką zapisu danych, zawiera trzy adresy ADIP, jak to pokazano na fig. 20A, i 20B. Jak to opisano poprzednio w odniesieniu do fig. 7 i 8, blok „RUB” jest jednostką danych składającą się z jednego bloku ECC z dodanym do niego rozbiegiem i dobiegiem. W tym przypadku, jeden

PL 220 766 B1 blok RUB zawiera 498 ramek (498 wierszy). Jak to pokazano na fig. 20A, sekcja odpowiadająca jednemu blokowi RUB zawiera trzy bloki adresowe ADIP. Jeden blok adresowy składa się z 83 bitów jako danych ADIP. Jak to pokazano na fig. 19, ponieważ bit ADIP i bit monotoniczny odpowiadają okresowi 56 wychyleń monotonicznych, to jeden blok adresowy odpowiada okresowi 4648 (= 83 x 56) wychyleń monotonicznych. Bit monotoniczny, bit synchronizacji i bit ADIP są, jak to uprzednio opisano w odniesieniu do fig. 19, kształtowane tak, aby otrzymać falowanie przebiegu z modulacją MSK.

Fig. 20B przedstawia strukturę jednego bloku adresowego. Blok adresowy złożony z 83 bitów zawiera część sygnału synchronizacji liczącą osiem bitów i część danych złożoną z 75 bitów. Część sygnału synchronizacyjnego z ośmiu bitów zawiera cztery bloki synchronizacyjne, każdy złożony z jednego bitu monotonicznego i jednego bitu synchronizacyjnego. Część danych złożona z 75 bitów zawiera 15 jednostek, z których każda składa się z jednego bitu monotonicznego i czterech bitów ADIP. Wymieniany tu bit monotoniczny, bit synchronizacji i bit ADIP zostały opisane w odniesieniu do fig. 19. Bit synchronizacji i bit ADIP zawierają pofalowanie o przebiegu z modulacją MSK.

Poniżej, w pierwszej kolejności, w odniesieniu do fig. 21A i 21B opisano strukturę części s ygnału synchronizacyjnego.

Jak to pokazano na fig. 21A i 21B, część sygnału synchronizacyjnego jest kształtowana z czt erech bloków synchronizacyjnych „0”, „1”, „2” i „3”. Spośród tych czterech bloków synchronizacyjnych, blok „0” jest kształtowany z jednego bitu monotonicznego i synchronizacyjnego bitu „0”. Blok synchronizacyjny „1” jest kształtowany z jednego bitu monotonicznego i bitu synchronizacyjnego „1”, blok „2” jest kształtowany z jednego bitu monotonicznego i synchronizacyjnego bitu „2”, a blok „3” jest kształtowany z jednego bitu monotonicznego i synchronizacyjnego bitu „3”.

W każdym bloku synchronizacyjnym, bit monotoniczny jest przebiegiem złożonym z 56 wych yleń o jednej częstotliwości, reprezentującej, jak wspomniano uprzednio, nośną, przedstawioną na fig. 22A.

Bity synchronizacyjne obejmują cztery typy: bity synchronizacyjne „0” do „3”, jak to przedstawiono powyżej. Każdy z tych czterech typów bitów synchronizacyjnych stanowi wzór pofalowania, jak pokazany na fig. 22A, 22B, 22C i 22D. Każdy bit synchronizacyjny składa się z jednostki synchronizacyjnej o okresie 28 wychyleń monotonicznych, i 28 wychyleń monotonicznych. Jednostki synchronizacyjne w poszczególnych wzorach są różne. Fig. 22B, 22C, 22D i 22E ukazują wzór przebiegu z pofalowaniem w jednostce synchronizacyjnej i wzór danych jako informacji adresowej odpowiadającej temu wzorowi pofalowania. Jak to pokazano na fig. 18D i 18F, jeden bit kanałowy jako informacja kanałowa odpowiada okresowi czterech wychyleń monotonicznych. Strumień bitów kanałowych jako informacja adresowa jest kodowany wstępnie w postaci danych zakodowanych wstępnie, jak przedstawiono na fig. 18E, z utworzeniem wzoru zmodulowanego metodą MSK pofalowania przebiegu.

Przedstawiony jako pierwszy na fig. 22B bit synchronizacyjny „0” stanowi strumień danych bitu kanałowego „1010000” w jednostce synchronizacyjnej. Mianowicie, zawiera on pofalowanie odpowiadające strumieniowi danych z kodowaniem wstępnym „1000100010001000000000000000”. Mówiąc konkretnie, bit synchronizacyjny „0” stanowi wzór pofalowania z modulacją MSK, którego część wstępnie kodowanych danych odpowiadająca „1” liczy 1,5 wychylenia częstotliwości fw2, natomiast część „0” stanowi jedno wychylenie częstotliwości fw1.

Bit synchronizacyjny „1” tworzy strumień „1001000” danych bitu kanałowego w jednostce synchronizacyjnej, jak to pokazano na fig. 22C, i stanowi przebieg pofalowania odpowiadający strumieniowi zakodowanych wstępnie danych „1000100000001000100000000000”.

Bit synchronizacyjny „2” tworzy strumień danych kanałowych „1000100” w jednostce synchronizacyjnej, jak to pokazano na fig. 22D, i stanowi przebieg pofalowania odpowiadający strumieniowi zakodowanych wstępnie danych „1000100000000000100010000000”.

Bit synchronizacyjny „3” tworzy strumień danych kanałowych „1000010” w jednostce synchronizacyjnej, jak to pokazano na fig. 22E, i stanowi przebieg pofalowania odpowiadający strumieniowi zakodowanych wstępnie danych „1000100000000000000010001000”.

Te cztery wzory bitów synchronizacyjnych są umieszczane w każdym bloku synchronizacyjnym. Zatem, kiedy napęd dyskowy może wykryć dowolny z tych czterech wzorów jednostek synchronizacyjnych w części sygnału synchronizacyjnego, można osiągnąć synchronizm między jednostkami synchronizacyjnymi.

Poniżej opisano, w odniesieniu do fig. 23A i 23B, strukturę części danych bloku adresowego.

Jak to pokazano na fig. 23A i 23B, część danych jest kształtowana z 15 bloków ADIP „0” do „14”. Każdy z bloków ADIP liczy 5 bitów. Tych pięć bitów każdego bloku ADIP zawiera jeden bit monoPL 220 766 B1 toniczny i cztery bity ADIP. Podobnie, jak w przypadku bloku synchronizacyjnego, bit monotoniczny w każdym bloku ADIP stanowi ciąg 56 wychyleń pojedynczej częstotliwości reprezentujących nośną, jak to pokazano na fig. 24A. Ponieważ jeden blok ADIP zawiera cztery bity ADIP, to piętnaście bloków ADIP tworzy razem informację adresową 60 bitów ADIP. Jeden blok ADIP składa się z jednostki ADIP zawierającej 12 wychyleń monotonicznych, i 44 wychyleń monotonicznych. Fig. 24B przedstawia wzór przebiegu pofalowania z bitem ADIP mającym wartość „1” i wzór danych jako informację adresową odpowiadającą przebiegowi pofalowania. Fig. 24C przedstawia wzór przebiegu pofalowania z bitem ADIP mającym wartość „0” i wzór danych jako informację adresowo odpowiadającą przebiegowi pofalowania. Każdy z bitów ADIP „0” i „1” jest reprezentowany przez trzy bity kanałowe w okresie 12 wychyleń monotonicznych. Jeden bit kanałowy stanowi okres czterech wychyleń monotonicznych. Bit ADIP „1” tworzy strumień danych kanałowych „100” w jednostce ADIP, jak to pokazano na fig. 24B. W szczególności stanowi on przebieg pofalowania odpowiadający strumieniowi zakodowanych wstępnie danych „100010000000”. Mówiąc dokładniej, bit ADIP „1” stanowi taki wzór pofalowania z modulacją MSK, że część zakodowanych wstępnie danych odpowiadających „1” liczy 1,5 wychylenia częstotliwości fw2, natomiast część odpowiadająca „0” jest jednym wychyleniem częstotliwości fw1, jak to pokazano na fig. 24C. Bit ADIP „0” stanowi strumień „010” danych bitu kanałowego w jednostce ADIP, mianowicie, stanowi przebieg pofalowania odpowiadający wstępnie zakodowanemu strumieniowi danych „000010001000”.

Powyższy sposób nadawania pofalowania według niniejszego wynalazku charakteryzuje się w sposób następujący:

Pofalowanie stanowi sekwencję bitu ADIP i bitu synchronizacyjnego w postaci przebiegu, odpowiednio, wydzielonego z modulacji MSK bitu informacyjnego, i bitu monotonicznego stanowiącego część jednoczęstotliwościową opartą na przebiegu częstotliwości pojedynczej fw1 (częstotliwości nośnej). W szczególności na pofalowanej ścieżce (w rowku) osadzane są części z modulacją MSK, w których osadzony jest rzeczywisty bit informacyjny. Dyskretne występowanie części z modulacją MSK sprzyja znacznemu zmniejszeniu ujemnego oddziaływania przesłuchu, nawet przy niewielkim odstępie międzyścieżkowym. Modulacja MSK wykorzystuje dwie różne częstotliwości fw1 i fw2. Z tych różnych częstotliwości, częstotliwość fw1 jest taka sama, jak częstotliwość pofalowania monotonicznej (częstotliwości nośnej). Częstotliwość fw2 jest, na przykład, częstotliwością 1,5 razy większą, niż częstotliwość fw1, przy czym stosunek częstotliwości fw1 i fw2 jest taki, że liczby pofalowania obu częstotliwości w wyznaczonym cyklu są na przemian parzyste i nieparzyste.

W części MSK bitu informacyjnego, okres czterech wychyleń monotonicznych stanowi jeden bit kanałowy (w przypadku, jeśli odpowiada długości (L = 4) okna detekcyjnego pofalowania) tworząc bit informacyjny. Długość okresu części z modulacją MSK bitu ADIP jest równa okresowi 12 wychyleń monotonicznych, to znaczy, okres jest całkowitą wielokrotnością cyklu pofalowania monotonicznej. Te właściwości ułatwiają demodulację FSK. W napędzie dyskowym, który opisano poniżej, łatwiejsza będzie demodulacja MSK, ponieważ demodulacja jest realizowana w jednostkach okresu zbioru w ychyleń, na przykład okresu czterech wychyleń monotonicznych. Zależność między pofalowaniem a zapisywanymi danymi jest taka, że na każdy blok RUB wykorzystuje się pewną całkowitą liczbę (na przykład trzy) adresów informacji ADIP, dla zapewnienia zgodności między pofalowanym rowkiem a zapisywanymi informacjami. W części MSK bitu informacyjnego, fazy są ciągłe w punkcie przejścia między częstotliwościami fw1 i fw2. Zatem, pofalowanie przy modulacji MSK nie będzie zawierało żadnych składowych wysokiej częstotliwości, jak przy pofalowaniu z modulacją PSK.

2-2 Demodulacja

Poniżej opisano sposób nadawania pofalowania w drugim przykładzie wykonania niniejszego wynalazku. Należy zaznaczyć, że napęd dyskowy jest podobny w konstrukcji do napędu, który prze dstawiono na fig. 12, a części składowe obwodu zastosowane zamiast filtru pasmowego 31 komparatora 32 obwodu 33 detekcji korelacji i obwodu 34 detekcji częstotliwości w demodulatorze FSK 24 z fig. 13 opisano w odniesieniu do fig. 25.

W przypadku demodulacji MSK stosuje się filtry pasmowe 151 i 152, blok mnożący 153, sumator 154, akumulator 155, układ próbkująco - pamiętający 156 i blok 157 segmentacji, jak to przedstawiono na fig. 25. Należy zauważyć, że części składowe, jak pętla PLL 25 pofalowania, dekoder adresowy 26 i generator 27 zegara kodowania, itp., zawarte w drugiej odmianie wykonania są podobne do części składowych przedstawionych na fig. 12, i dlatego nie są opisywane ponownie. Przebieg wyjściowy z obwodu przedstawionego na fig. 25 (przebieg wyjściowy z bloku 157 segmentacji) jest po22

PL 220 766 B1 dawany do obwodu 35 dyskryminacji zawartego w demodulatorze 24, przedstawionym na fig. 13. W szczególności zakłada się, że obwód 35 dyskryminacji, obwód 36 detekcji synchronizacji i obwód 37 generacji sygnału bramkującego przedstawiony na fig. 13 są podobnie stosowane za obwodem przedstawionym na fig. 25.

Sygnał przeciwsobny P/P podawany jako sygnał pofalowania z obwodu 9 macierzy na fig. 12 jest podawany do każdego z filtrów pasmowych 151 i 152 na fig. 25. Filtr pasmowy 151 ma taką charakterystykę, która umożliwia przejście pasm częstotliwościowych odpowiadających częstotliwościom fw1 i fw2. Filtr pasmowy 151 wydziela składową pofalowania, to znaczy falę zmodulowaną metodą MSK. Z drugiej strony, filtr pasmowy 152 ma na tyle wąskie pasmo, że przepuszcza tylko częstotliwość fw1, to znaczy składową nośną, a zatem wydziela tę składową nośną. Blok mnożący 153 mnoży sygnały wyjściowe z filtrów pasmowych 151 i 152. Iloczyn z bloku mnożącego 153 i sygnał wyjściowy z akumulatora 155 są podawane do sumatora 154. Akumulator 155 jest kasowany, sygnałem kasowania CLR w jednostkach o okresie czterech wychyleń (w przypadku L = 4) lub okresie dwóch wych yleń (w przypadku L = 2). Zatem akumulator 155 zapewni wartość scałkowaną za okres czterech lub dwóch wychyleń.

Sygnał wyjściowy z akumulatora 155 jest utrzymywany w układzie próbkująco - pamiętającym 156. Układ próbkująco - pamiętający 156 próbkuje i zatrzymuje sygnał zgodnie z taktowaniem sygnału sHOLD sterującego utrzymywaniem. Sygnał wyjściowy z układu próbkująco - pamiętającego 156 jest binaryzowany w bloku 157 segmentacji ukształtowanym w postaci komparatora. Sygnał wyjściowy danych binaryzowanych jest daną bitu kanałowego tworzącym informację adr esową, jest podawany do dołączonego na wyjściu obwodu, mianowicie do obwodu 35 dyskryminacji, jak to pokazano na fig. 13. W obwodzie 35 dyskryminacji, wyróżniane są dane mające wartość bitu ADIP lub bitu synchronizacji. Tak wyróżniony bit ADIP jest podawany do dekodera adresowego 26 przedstawionego na fig. 12 i 13, gdzie zdekodowany będzie adres ADIP. Bit synchronizacji będzie przetwarzany w układzie 32 detekcji synchronizacji na fig. 12 w taki sam sposób, jak opisany w odniesieniu na fig. 12.

Poniżej opisano demodulację MSK w odniesieniu do przebiegów przedstawionych na fig. 26A i 26B. Przebiegi są przebiegami występującymi, kiedy długość okna L detekcji pofalowania wynosi L = 4.

Fig. 26A przedstawia dane kodowane wstępnie, przebieg pofalowania MSK (L = 4) ukształtowany odpowiednio do danych kodowanych wstępnie, oraz częstotliwość nośną na wyjściu filtru pasmowego 152 (BPF out). Fig. 26B ukazuje przebiegi wyjściowe, przebieg pofalowania MSK (L = 4) ukształtowany zgodnie z danymi kodowanymi wstępnie i częstotliwość nośną na wyjściu filtru pasmowego 152 (BPF out). Fig. 26B przedstawia przebieg wyjściowy sumatora 153 (Demod out), przebieg wyjściowy z akumulatora 155 (Int(L=4)) i przebieg wyjściowy z układu próbkująco - pamiętającego 156 (h(L=4)). Mnożenie w bloku 153 mnożenia przebiegu pofalowanego MSK (L = 40, jak to pokazano na fig. 26A przez częstotliwość nośną (BPF out) stanowi sygnał (Demod out) przedstawiony na fig. 26B. Akumulator 155 i sumator 154 daje sygnał (Int(L = 4)) zintegrowany w jednostki po cztery wychylenia. Zintegrowany sygnał (Int(L=4)) jest próbkowany i zatrzymywany w układzie próbkująco pamiętającym 156 w jednostkach po cztery wychylenia, jak również daje sygnał wyjściowy (h(L=4)). Przebieg na wyjściu (h(L=4)) jest segmentowany binarnie w układzie 157 segmentacji dla wykrywania danych bitu kanałowego łącznie z kodem wstępnym.

Fig. 27A i 27B przedstawia przebiegi występujące, kiedy długość L okna detekcji pofalowania wynosi L = 2. Na fig. 27A i 27B przedstawiono, podobnie, jak na fig. 26A i 26B, dane kodowane wstępnie, przebieg pofalowany MSK (L = 2), częstotliwość nośna (BPF out), przebieg wyjściowy sumatora 153 (Demod out), przebieg wyjściowy z akumulatora 155 (Int(L=2)) i przebieg wyjściowy z układu próbkująco - pamiętającego 156 (h(L=2)). Mnożenie w bloku 153 mnożenia przebiegu pofalowanego MSK (L = 2) przez częstotliwość nośną (BPF out) stanowi sygnał (Demod out) przedstawiony na fig. 26B. Akumulator 155 i sumator 154 daje sygnał (Int(L = 2)) całkowany w jednostkach po dwa wychylenia. Zintegrowany sygnał (Int(L=2)) jest próbkowany i zatrzymywany w układzie próbk ująco - pamiętającym 156 w jednostkach po dwa wychylenia dając sygnał wyjściowy (h(L=2)). Przebieg na wyjściu (h(L=2)) jest segmentowany binarnie w układzie 157 segmentacji dla wykrywania danych bitu kanałowego łącznie z kodem wstępnym.

Według niniejszego wynalazku, długość okna detekcji pofalowania może być zwiększona do okresu wielu wychyleń, dzięki czemu demodulacja MSK może być dokonywana z łatwością i dokładnie.

PL 220 766 B1

Jak wyniknie z porównania między sygnałem zintegrowanym (Int) i sygnałem (h) próbkowanym i zapamiętywanym przedstawionymi na fig. 26A i 26B oraz, odpowiednio, fig. 27A i 27B, długość (L = 4) okna detekcji pofalowania zapewnia obszar zintegrowany 2 razy większy, od obszaru zapewnianego przez długość (L = 2), a zatem sygnał będzie dwukrotnie większy. Szum przy L = 4 będzie nie dwukrotnie większy, niż szum, kiedy L = 2, lecz większy \2 razy.

Zatem, kiedy ogólnie L = 4, stosunek sygnału do szumu (S/N) będzie lepszy o 3 dB, niż przy L = 2. Przy tym błąd bitowy przy L = 4 jest mniejszy, niż przy L = 2. Zatem, ponieważ długość okna detekcji pofalowania zwiększa się dzięki stosowaniu sposobu według niniejszego wynalazku, to jest oczywiste, że demodulacja MSK i dekodowanie ADIP zapewniają większą niezawodność.

Powyżej opisano niniejszy wynalazek z uwzględnieniem przykładów wykonania dysku, urządzenia nacinającego do wykorzystania przy produkcji dysku i napędu dyskowego w którym wykorz ystywany jest ten dysk w charakterze nośnika zapisu. Jednakże niniejszy wynalazek nie jest ograniczony do takich przykładów wykonania, lecz może być modyfikowany w różnych postaciach bez wychodzenia poza zakres niniejszego wynalazku, określony w załączonych zastrzeżeniach.

Jak to opisano powyżej, dyskowy nośnik zapisu według niniejszego wynalazku ma ukształtow ane na nim wychylenia, z których każde stanowi ciąg wyznaczonych jednostek sygnałowych zawierających, każda, część FSK dla bitu informacyjnego część jednoczęstotliwościową odpowiadającą przebiegowi o częstotliwości podstawowej. Ponieważ w ten sposób kształtowane są dyskretnie części z modulacją FSK (lub MSK), to zredukowany zostaje wpływ przesłuchu z sąsiednich pofalowanych ścieżek, co jest bardzo przydatne przy poprawianiu gęstości zapisu przez zmniejszanie odstępu międzyścieżkowego. Znaczy to, że korzystne jest wykorzystanie niniejszego wynalazku w charakterze sposobu nadawania pofalowania w przypadku dysków o dużej pojemności.

Urządzenie nacinające nośnik według niniejszego wynalazku zawiera środki do generowania ciągu określonych jednostek sygnałowych, z których każda zawiera część sygnałową o jednej częstotliwości. W szczególności w urządzeniu nacinającym do wykorzystania przy produkcji dyskowego nośnika zapisowego o większej pojemności zapisowej można przyjąć do zastosowania sposób jednowiązkowy.

Napęd dyskowy do zapisu/odczytu nośnika według niniejszego wynalazku jest wysokosprawnym urządzeniem, w którym możliwe jest wydzielanie informacji z pofalowanego rowka kształtowan ego na dyskowym nośniku zapisowym. Mówiąc dokładniej, jednostka odtwarzania sygnału zegara m oże z łatwością i dokładnie generować, za pomocą pętli PLL, sygnał zegara odtwarzający pofalowania na podstawie sygnału odpowiadającego części jednoczęstotliwościowej sygnału pofalowania, o przebiegu odpowiadającym częstotliwości podstawowej. Napęd dyskowy może działać stabilnie przy generowaniu sygnału zegara kodowania do przetwarzania zapisywanych danych, i realizacji sterowania serwo trzpienia obrotowego na podstawie sygnału zegara odtwarzania pofalowania. Pętla PLL może działać w oparciu o sygnał bramki generowany na podstawie detekcji synchronizacji, zapewniającej stabilne działanie pętli PLL tylko z sygnałem odpowiadającym jednoczęstotliwościowej części sygnału pofalowania. Zatem pętla PLL zapewnia szybszy zaskok i dokładniejsze odtwarzanie sygnału zegara.

Poza tym, wychylenie ukształtowane na dyskowym nośniku zapisowym według niniejszego wynalazku zawiera część jednoczęstotliwościową, której długość jest dostatecznie dłuższa od części FSK dla bitu informacyjnego. Tak więc, przy wykorzystaniu części jednoczęstotliwościowej możliwe jest przyspieszenie zaskoku pętli PLL. Demodulację FSK sygnału odpowiadającego części FSK dla bitu informacyjnego wychylenia można osiągnąć z łatwością i dużą dokładnością, dzięki detekcji korelacji lub detekcji częstotliwości.

Claims (15)

1. Zastrzeżenia patentowe

   1. Dyskowy nośnik zapisu z wykonaną na nim spiralną, pofalowaną ścieżką w postaci rowka lub pola, na którym zapisywane są dane, znamienny tym, że sinusoidalnie pofalowana ścieżka tworzy odcinkami zestawy modulowanych jednostek adresów ADIP, z których każda składa się z bitów adresowych ADIP, zbudowanych z modulowanego odcinka ścieżki, pofalowanego według jednego z wzorców modulacji FSK i niemodulowanego odcinka ścieżki pofalowanego ze stałą częstotliwością podstawową.
2. 2. Dyskowy nośnik zapisu według zastrz. 1, znamienny tym, że w bicie adresowym ADIP, odcinek ścieżki modulowany według wzorca FSK, składa się z wychyleń o częstotliwości podstawowej

   PL 220 766 B1 oraz wychyleń o drugiej częstotliwości, które są w takiej relacji, że na wyznaczonym z góry odcinku ścieżka pofalowana z częstotliwością podstawową ma parzystą liczbę wychyleń a pofalowana z częstotliwością drugą ma nieparzystą liczbę wychyleń.
3. 3. Dyskowy nośnik zapisu według zastrz. 2, znamienny tym, że częstotliwość druga ma wartość 1,5 lub 1/1,5 razy większą od częstotliwości podstawowej.
4. 4. Dyskowy nośnik zapisu według zastrz. 1, znamienny tym, że odcinek ścieżki modulowany według wzorca FSK dzieli się na bity kanału adresowego, którym odpowiada odcinek ścieżki o długości dwóch okresów pofalowania o częstotliwości podstawowej.
5. 5. Dyskowy nośnik zapisu według zastrz. 1, znamienny tym, że długość odcinka ścieżki odpowiadającego bitowi adresowemu ADIP jest równa całkowitej liczbie okresów pofalowania dla częstotliwości podstawowej.
6. 6. Dyskowy nośnik zapisu według zastrz. 1, znamienny tym, że w bicie adresowym ADIP stanowiącym fragment adresu ADIP, długość odcinka monotonicznego o częstotliwości podstawowej jest co najmniej 10 razy większa od długości odcinka modulowanego według wzorca FSK.
7. 7. Dyskowy nośnik zapisu według zastrz. 1, znamienny tym, że długość odcinka ścieżki jednostki adresów ADIP odpowiada jest równa całkowitej wielokrotności okresów pofalowania dla częstotliwości podstawowej.
8. 8. Dyskowy nośnik zapisu według zastrz. 1, znamienny tym, że sinusoidalnie pofalowana ścieżka tworzy zestawy jednostek adresów ADIP dla sygnału danych utworzonego przy częstotliwości sygnału zegara kanałowego będącej całkowitą wielokrotnością częstotliwości podstawowej.
9. 9. Dyskowy nośnik zapisu według zastrz. 1, znamienny tym, że sinusoidalnie pofalowana ścieżka tworzy zestawy jednostek adresów ADIP o częstotliwości podstawowej zawierającej się w przedziale pomiędzy częstotliwością śledzenia ścieżki a pasmem częstotliwości sygnału odcz ytowego.
10. 10. Dyskowy nośnik zapisu według zastrz. 1, znamienny tym, że pole FSK bitu adresowego ADIP danych jest modulowanym odcinkiem ścieżki pofalowanym zgodnie z przebiegiem sygnału w ynikającym z modulacji FSK logicznego bitu informacyjnego niosącego informację adresową.
11. 11. Dyskowy nośnik zapisu według zastrz. 1, znamienny tym, że pole FSK bitu adresowego ADIP jest odcinkiem ścieżki pofalowanym zgodnie ze wzorcem modulacji CFSK.
12. 12. Dyskowy nośnik zapisu według zastrz. 1, znamienny tym, że pole FSK bitu adresowego ADIP jest odcinkiem ścieżki pofalowanym zgodnie ze wzorcem modulacji MSK (minimum shift keying - z minimalnym przesuwem częstotliwości).
13. 13. Dyskowy nośnik zapisu według zastrz. 12, znamienny tym, że w polu FSK bitu adresowego ADIP, pofalowanego zgodnie ze wzorcem modulacji MSK, okres 4 wychyleń pofalowania z częstotl iwością podstawową odpowiada jednemu bitowi kanałowemu ADIP.
14. 14. Dyskowy nośnik zapisu według zastrz. 13, znamienny tym, że: wzorzec MSK dla pola FSK stanowią pofalowania o dwóch różnych częstotliwościach, z których jedna jest częstotliwością podstawową, a druga jest częstotliwością dwa razy większą od częstotliwości podstawowej, przy czym wzorzec MSK stanowią w kolejności odcinek o długości czterech okresów pofalowania o częstotliwości podstawowej odcinek o długości x okresów pofalowania o drugiej częstotliwości i odcinek o dług ości trzech okresów pofalowania o częstotliwości podstawowej.
15. 15. Dyskowy nośnik zapisu według zastrz. 14, znamienny tym, że x= 1,5.