SU673202A3 - Дифференциальный усилитель дл запоминающего устройства на конденсаторах - Google Patents

Дифференциальный усилитель дл запоминающего устройства на конденсаторах

Info

Publication number
SU673202A3
SU673202A3 SU752156922A SU2156922A SU673202A3 SU 673202 A3 SU673202 A3 SU 673202A3 SU 752156922 A SU752156922 A SU 752156922A SU 2156922 A SU2156922 A SU 2156922A SU 673202 A3 SU673202 A3 SU 673202A3
Authority
SU
USSR - Soviet Union
Prior art keywords
input
voltage
charge
capacitance
inputs
Prior art date
Application number
SU752156922A
Other languages
English (en)
Inventor
Хит Деннард Роберт
Спампинато Патрик
Original Assignee
Интернэшнл Бизнес Машинз Корпорейшн (Фирма)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Интернэшнл Бизнес Машинз Корпорейшн (Фирма) filed Critical Интернэшнл Бизнес Машинз Корпорейшн (Фирма)
Application granted granted Critical
Publication of SU673202A3 publication Critical patent/SU673202A3/ru

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Amplifiers (AREA)
  • Read Only Memory (AREA)

Description

(54) ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ ДЛЯ ЗАПОМИНАЮЩЕГО УСТРОЙСТВА НА КОНДЕНСАТОРАХ NM 5 и 5 1иффёрен1№ального усйлйтёл , )г6 к шинам считывани  ЗУ, котЪрыё соединены с запоминающими;элементами б ЗУ на конденсаторах. Усилитель сгодёржит также дополнителБНый блок переключени  7, гтодключенный к входам 4 и 4 контура 2, кбтЪрыё одновременно  вл ютс  выхода .ми УсйЛйтел , и два эталонных запоминаюших элемента 8- и 8 , которые подключены к входам 5 и 5 усилител  и состо т из последовательно соединенных конденсатора 9 и переключател  10, управд ющий вход которого подключен к одной из шин управлени . Друга  шина управлени  подключена к управл ющему входу блока переключени  7. Остальные шины управлени  подключены обычнЕФ4 способом к усилителю и элементам б и 8 дл  реализации требуемой временной диаграммы работы уст ройства. Блоки переключени  3 содержат два транзистора 11 и 12 и конденсатор 13 а контур - триггер на полевых транзисторах 14 и 15, истоки которых объединены и через транзистор 16 подключены к шине нулевого потенциала Работает усилитель следующим образом. , .,..,,.:,, После подачи напр жений по шинам управлени  17, и I7j начинаетс  период предварительного зар да шины считырани  по входам 5 и 5 ,пока транзисторы 12 и 12 не достигнут точки запирани  , тока,определ емой величиной oriOtiHOfo напр жени  на шине 17 управлени , которое после этого уменьшаетс  до нул , что обесгтёчивает зйпирание транзисторов 12 и 12 . Одновременно происхвдйт распределение зар да на .конденсаторе 13 и паразитной емкости на зходе 4. За счет этого уменьшаетс  напр жение на входах 5 и 5 . Так как транзисторы 11 и 11 все ещё включены, напр жени  на входах 4 и 4 достигают своего номинального зна чени . После этого напр жение по шин управлени  17 выключаетс , и период предва,ритейьного зарйДа заканчиваетс .. .. ...,-. ; Период считывани  начинаетс  включ ениём напр жени  по шине 17е, , за счет чего транзисторы 12 и 12 открываютс  и напр жение на входах 5 и 5 уйе;пичиваетс замечет перераспределений зар да. Однбврёмёййо noisaeTc управл ющее напр жение по шинам lit, и 11 на запоминающие элементы, подключенные к разн1Елм входам усидител . Элемент 8 имеет напр жение наксэплени , лежащее примерно в середине меж ду нулевым и единичным напр жени ми элементов пам ти ЗУ. При ЭТОМ предпбпагаатс , что элемент б включен и что а относ щейс  к нему емкости зар д не нак аплйэаетс . Ecj.H на управл емый лрсводник сЛЬв элемента 6 подаетс  напр жение,

Claims (5)

  1. 673202 тЪ зар д с распределенной по бит/считывающему проводнику емкости перехо-.дит в емкость накоплени  элемента 6, за счет чего напр жение на емкости накоплени  увеличиваетс , а напр жение на шине считывани  падает. Зтот последний спад напр жени  обуславливает то, что транзистор 12 лучше проводит ток дл  передачи зар да. Так как потенциал на контакте транзистора 14 больше потенциала на шине считывани  по входу 5, то зар д спроводника по входу 4 стекает на вход 5 до тех пор, пока элемент 12 дл  передачи зар да почти нё достигнет вновь состо ни  запирани . Зар д, который тер етс  на входе 4, в основном соответствует той величине, на которую увеличиваетс  зар д накопирельной емкости элемента 6,-так.как Ьар д на распределенной по шине счи тйвани  ёмкости практически не измен етс . При этом обусловленное потер нным зар дом падение напр жени  на входе 4 равно увеличению напр жени , .на емкости управл емого элемента накоплени  данных, умноженному на отношение емкости элемента 6 к емкостина входе 4. Обычно сигнал считывани , возникающий считывани , мал. Если же емкость На входе 4 выбрана большёй в2-3 раза, чем емкость элемента б, то на входе 4 получаемс  относительно сильный сигнал. После получени  на входах 4 и .4 сигнала На управл ютцйй вход контура . . 2 подаютнапр жение пб ши.не 1 и контур медленно включаетх: . При ЭТОМ потенциал.На входе.4 следует за .пбтенцйалрй тран.йистора .15 с неко- . торым разрывом так, что транзистор 15 не прбводат. Мина считывани  на входе 5 разр жаетс  полностью до нулевого потенциала, а контур 2 не потребл ет при этом, мощность. Так как вначале запоминающие элементы не накап- . ливали зар да, то он переводитс  в -состо ние, соответствующее .СОСТОЯНИЙ перед опёрацйей считывани , напр жени  на шинах 17/, и 17з выключаютс , ;а.на шнне 17 включаетс , что переводит усилитель S исходное состо ние.При этом напр жение на шине 17 может быть как импульсным, так и посто нньм, .однако предпочтительнее импульсное напр жение, так как это повышает быстродействие усилител . Формула изобретени  1. Дифференциальный усилитель дл  запоминающего устройства.на конденсаторах , содержащий основные блоки переключени , входы которых соединены с входами Дифференциального усилител , выходы - со входами управл емого бистабильного контура и с выхо 1амй дифференциального усилител ,. Юбтую 1иину и шины управлени , от
    л и чающийс  тем, что, с целью повышени  чувствительностии уменьшени  потребл емой мо1цности усилител , ,рн содержит дополнительный блок переключени , подключенный ко входам управл емого бистабильного контура, и два эталонных запоминающих элемента, соединённых со входами дифференциального усилител , общей шиной и одной из шин управлени , .друга  шина управлени  соединена с управл ющим входом дополнительного блока переключени .
  2. 2. Усилитель, по п. 1, отличающийс  тем, что эталонный запоминающий элемент содержит последовательно соединенные, конденсатор и переключатель.
    Источники информации, прин тые во внимание при экспертизе
    1. Патент CIIA 3514765, 340-173, 18.08.70.
    кл
    2. Патент CPIA W 3774176,
    340-173, 20.11.73.
    кл,
  3. 3. К. Stein et all Storage Array land Sense/Refresh Cirauts for Single Transistor Memory Cells IEEE ISS-CC, 1972, February.
  4. 4.Электроника , пер. с англ. 1973, № 19, С. 47-48.
  5. 5.Патент QtlA 3760381, кл. 340-173, 18.09.73.
    Выход
    сриг. 2
SU752156922A 1974-07-23 1975-07-21 Дифференциальный усилитель дл запоминающего устройства на конденсаторах SU673202A3 (ru)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/491,023 US3949381A (en) 1974-07-23 1974-07-23 Differential charge transfer sense amplifier

Publications (1)

Publication Number Publication Date
SU673202A3 true SU673202A3 (ru) 1979-07-05

Family

ID=23950483

Family Applications (1)

Application Number Title Priority Date Filing Date
SU752156922A SU673202A3 (ru) 1974-07-23 1975-07-21 Дифференциальный усилитель дл запоминающего устройства на конденсаторах

Country Status (13)

Country Link
US (1) US3949381A (ru)
JP (2) JPS5539075B2 (ru)
BE (1) BE830434A (ru)
CA (1) CA1058321A (ru)
CH (1) CH594956A5 (ru)
DE (1) DE2525225C2 (ru)
ES (1) ES439584A1 (ru)
FR (1) FR2280247A1 (ru)
GB (1) GB1495063A (ru)
IT (1) IT1039030B (ru)
NL (1) NL7508612A (ru)
SE (1) SE408500B (ru)
SU (1) SU673202A3 (ru)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1523752A (en) * 1974-08-28 1978-09-06 Siemens Ag Dynamic semiconductor data stores
US4168537A (en) * 1975-05-02 1979-09-18 Tokyo Shibaura Electric Co., Ltd. Nonvolatile memory system enabling nonvolatile data transfer during power on
JPS51139220A (en) * 1975-05-28 1976-12-01 Hitachi Ltd Sense amplifier
US4158891A (en) * 1975-08-18 1979-06-19 Honeywell Information Systems Inc. Transparent tri state latch
US3983544A (en) * 1975-08-25 1976-09-28 International Business Machines Corporation Split memory array sharing same sensing and bit decode circuitry
DE2541686A1 (de) * 1975-09-18 1977-03-24 Siemens Ag Regenerierschaltung fuer ladungsgekoppelte elemente
US4031415A (en) * 1975-10-22 1977-06-21 Texas Instruments Incorporated Address buffer circuit for semiconductor memory
US4039861A (en) * 1976-02-09 1977-08-02 International Business Machines Corporation Cross-coupled charge transfer sense amplifier circuits
JPS5922316B2 (ja) * 1976-02-24 1984-05-25 株式会社東芝 ダイナミツクメモリ装置
US4038567A (en) * 1976-03-22 1977-07-26 International Business Machines Corporation Memory input signal buffer circuit
US4045783A (en) * 1976-04-12 1977-08-30 Standard Microsystems Corporation Mos one transistor cell ram having divided and balanced bit lines, coupled by regenerative flip-flop sense amplifiers, and balanced access circuitry
US4028557A (en) * 1976-05-21 1977-06-07 Bell Telephone Laboratories, Incorporated Dynamic sense-refresh detector amplifier
US4081701A (en) * 1976-06-01 1978-03-28 Texas Instruments Incorporated High speed sense amplifier for MOS random access memory
JPS52152128A (en) * 1976-06-14 1977-12-17 Nippon Telegr & Teleph Corp <Ntt> Minute signal detection circuit
DE2630797C2 (de) * 1976-07-08 1978-08-10 Siemens Ag, 1000 Berlin Und 8000 Muenchen Funktionsgenerator zur Erzeugung einer Spannung an einem Knoten, an den den Bitleitungen eines MOS-Speichers zugeordnete Flip-Flops aus MOS-Transistoren angeschlossen sind
US4113880A (en) * 1976-11-17 1978-09-12 The Upjohn Company 2'-Hydroxy-3'-carboxy-5'-nitrooxanilate compounds, compositions, and methods of use
DE2712735B1 (de) * 1977-03-23 1978-09-14 Ibm Deutschland Lese-/Schreibzugriffschaltung zu Speicherzellen eines Speichers und Verfahren zu ihrem Betrieb
JPS53123039A (en) * 1977-04-01 1978-10-27 Nippon Telegr & Teleph Corp <Ntt> Detection circuit for signal voltage
US4134151A (en) * 1977-05-02 1979-01-09 Electronic Memories & Magnetics Corporation Single sense line memory cell
DE2801255C2 (de) * 1978-01-12 1984-06-28 Siemens AG, 1000 Berlin und 8000 München Bewerterschaltung für symmetrisch strukturierte Halbleiterspeicher mit Ein-Transistor-Speicherelementen
US4162416A (en) * 1978-01-16 1979-07-24 Bell Telephone Laboratories, Incorporated Dynamic sense-refresh detector amplifier
JPS5817997B2 (ja) * 1978-03-31 1983-04-11 株式会社日立製作所 メモリシステム
US4160275A (en) * 1978-04-03 1979-07-03 International Business Machines Corporation Accessing arrangement for memories with small cells
DE2919166C2 (de) * 1978-05-12 1986-01-02 Nippon Electric Co., Ltd., Tokio/Tokyo Speichervorrichtung
US4239993A (en) * 1978-09-22 1980-12-16 Texas Instruments Incorporated High performance dynamic sense amplifier with active loads
US4370575A (en) * 1978-09-22 1983-01-25 Texas Instruments Incorporated High performance dynamic sense amplifier with active loads
JPS5545188A (en) * 1978-09-27 1980-03-29 Nec Corp Dynamic random access memory unit
JPS5931155B2 (ja) * 1979-10-11 1984-07-31 インターナシヨナルビジネス マシーンズ コーポレーシヨン 感知増幅回路
US4279023A (en) * 1979-12-19 1981-07-14 International Business Machines Corporation Sense latch
DE3364452D1 (de) * 1982-01-20 1986-08-21 Matsushita Electric Industrial Co Ltd Fet circuits
JPS61145794A (ja) * 1984-12-19 1986-07-03 Nec Corp 半導体メモリの駆動方法
US4816706A (en) * 1987-09-10 1989-03-28 International Business Machines Corporation Sense amplifier with improved bitline precharging for dynamic random access memory
US5270591A (en) * 1992-02-28 1993-12-14 Xerox Corporation Content addressable memory architecture and circuits
US5532623A (en) * 1994-10-21 1996-07-02 Waferscale Integration, Inc. Sense amplifier with read current tracking and zero standby power consumption
US5525918A (en) * 1994-12-27 1996-06-11 Alliance Semiconductor Corporation Pre-sense amplifier for monolithic memories
KR100264075B1 (ko) 1997-06-20 2000-08-16 김영환 전하 증폭 비트 라인 센스 앰프
US7023243B2 (en) * 2002-05-08 2006-04-04 University Of Southern California Current source evaluation sense-amplifier
US6606049B1 (en) * 2002-08-02 2003-08-12 Ami Semiconductor, Inc. Analog to digital converters based on transconveyance amplifiers
US7263016B1 (en) 2004-06-07 2007-08-28 Virage Logic Corporation Method and system for pre-charging and biasing a latch-type sense amplifier
US7764540B2 (en) * 2006-03-01 2010-07-27 Renesas Technology Corp. Semiconductor memory device
CN103559903B (zh) * 2013-10-25 2016-09-28 中国科学院微电子研究所 一种灵敏放大器
US11037621B2 (en) * 2018-12-26 2021-06-15 Micron Technology, Inc. Sensing techniques using a charge transfer device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3514765A (en) * 1969-05-23 1970-05-26 Shell Oil Co Sense amplifier comprising cross coupled mosfet's operating in a race mode for single device per bit mosfet memories
US3678473A (en) * 1970-06-04 1972-07-18 Shell Oil Co Read-write circuit for capacitive memory arrays
BE789500A (fr) * 1971-09-30 1973-03-29 Siemens Ag Memoire a semiconducteurs avec elements de memorisation a un seul transistor
US3760381A (en) * 1972-06-30 1973-09-18 Ibm Stored charge memory detection circuit
US3771147A (en) * 1972-12-04 1973-11-06 Bell Telephone Labor Inc Igfet memory system

Also Published As

Publication number Publication date
FR2280247B1 (ru) 1977-07-22
US3949381A (en) 1976-04-06
SE7508311L (sv) 1976-01-26
JPS5539075B2 (ru) 1980-10-08
GB1495063A (en) 1977-12-14
JPS58116B2 (ja) 1983-01-05
DE2525225C2 (de) 1984-02-23
ES439584A1 (es) 1977-02-16
BE830434A (fr) 1975-10-16
NL7508612A (nl) 1976-01-27
JPS5119943A (ru) 1976-02-17
DE2525225A1 (de) 1976-02-05
CA1058321A (en) 1979-07-10
IT1039030B (it) 1979-12-10
FR2280247A1 (fr) 1976-02-20
AU8328875A (en) 1977-01-27
CH594956A5 (ru) 1978-01-31
SE408500B (sv) 1979-06-11
JPS5512600A (en) 1980-01-29

Similar Documents

Publication Publication Date Title
SU673202A3 (ru) Дифференциальный усилитель дл запоминающего устройства на конденсаторах
KR100385363B1 (ko) 반도체메모리
US9830990B2 (en) Semiconductor memory device
KR100538718B1 (ko) 반도체기억장치
US4081701A (en) High speed sense amplifier for MOS random access memory
SU654197A3 (ru) Полупроводниковое запоминающее устройство
JP2002529876A (ja) 切換電圧を高めた強誘電体メモリ
JPH1050075A (ja) データ記憶素子およびデータ記憶素子からデータを読み出す方法
JPS5931155B2 (ja) 感知増幅回路
US4393477A (en) Temperature responsive refresh control circuit
US4291392A (en) Timing of active pullup for dynamic semiconductor memory
US4508980A (en) Sense and refresh amplifier circuit
KR100476483B1 (ko) 비휘발성레지스터,데이타기록방법및데이타판독방법
US4286178A (en) Sense amplifier with dual parallel driver transistors in MOS random access memory
US4477886A (en) Sense/restore circuit for dynamic random access memory
EP0168246A2 (en) Improved active pull-up circuit
US4811304A (en) MDS decoder circuit with high voltage suppression of a decoupling transistor
US5185721A (en) Charge-retaining signal boosting circuit and method
US4224686A (en) Electrically alterable memory cell
US4513399A (en) Semiconductor memory
US3629612A (en) Operation of field-effect transistor circuit having substantial distributed capacitance
JPS5812677B2 (ja) Ｆｅｔ回路の出力ノ−ドを再充電する回路
US4736343A (en) Dynamic RAM with active pull-up circuit
JPH0459714B2 (ru)
JPH05198172A (ja) データ保有モードにおけるリフレッシュ短縮回路を備える半導体メモリ装置