TW201710757A - 輸入輸出裝置及電子裝置 - Google Patents

輸入輸出裝置及電子裝置 Download PDF

Info

Publication number
TW201710757A
TW201710757A TW105115810A TW105115810A TW201710757A TW 201710757 A TW201710757 A TW 201710757A TW 105115810 A TW105115810 A TW 105115810A TW 105115810 A TW105115810 A TW 105115810A TW 201710757 A TW201710757 A TW 201710757A
Authority
TW
Taiwan
Prior art keywords
film
oxide semiconductor
conductive film
oxide
insulating film
Prior art date
Application number
TW105115810A
Other languages
English (en)
Other versions
TWI734687B (zh
Inventor
宍戶英明
楠紘慈
豊高耕平
渡邉一徳
兼安誠
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201710757A publication Critical patent/TW201710757A/zh
Application granted granted Critical
Publication of TWI734687B publication Critical patent/TWI734687B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G06F3/041661—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving using detection at multiple resolutions, e.g. coarse and fine scanning; using detection within a limited area, e.g. object tracking window
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04184—Synchronisation with the driving of the display or the backlighting unit to avoid interferences generated internally
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/02—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances
    • H01B3/10—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances metallic oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04108—Touchless 2D- digitiser, i.e. digitiser detecting the X/Y position of the input means, finger or stylus, also when it does not touch, but is proximate to the digitiser's interaction surface without distance measurement in the Z direction

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Geometry (AREA)

Abstract

本發明提供一種輸入輸出裝置。本發明的一個實施方式是一種輸入輸出裝置，包括：第一像素電極；第二像素電極；第一共用電極；第二共用電極；液晶；第一絕緣膜；第二絕緣膜；以及電晶體。第一共用電極被用作感測元件的一個電極。第二共用電極被用作感測元件的另一個電極。電晶體包括第一閘極、第二閘極及半導體層。像素電極、共用電極和第二閘極位於彼此不同的面上。第二閘極包含半導體層所含有的金屬元素中的一種以上。較佳的是，第二閘極、像素電極及共用電極包含半導體層所含有的金屬元素中的一種以上。

Description

輸入輸出裝置及電子裝置
本發明的一個實施方式係關於一種輸入輸出裝置及電子裝置。
注意，本發明的一個實施方式不侷限於上述技術領域。作為本說明書等所公開的發明的一個實施方式的技術領域的例子，可以舉出半導體裝置、顯示裝置、發光裝置、蓄電裝置、記憶體裝置、電子裝置、照明設備、輸入裝置(例如觸控感測器等)、輸出裝置、輸入輸出裝置(例如觸控面板等)、這些裝置的驅動方法或這些裝置的製造方法。
用於以液晶顯示裝置或發光顯示裝置為代表的大多數平板顯示器的電晶體利用在玻璃基板上設置的矽半導體諸如非晶矽、單晶矽或多晶矽而構成。此外，使用該矽半導體的電晶體也用於集成電路(IC)等。
近年來，將呈現半導體特性的金屬氧化物用於電晶體來代替矽半導體的技術受到矚目。注意，在本說 明書中，將呈現半導體特性的金屬氧化物稱為氧化物半導體。例如，專利文獻1及專利文獻2已公開了作為氧化物半導體使用氧化鋅或In-Ga-Zn氧化物來製造電晶體並將該電晶體用於顯示裝置的像素的切換元件等的技術。
另外，對顯示裝置附加作為使用者介面用手指等觸摸螢幕來進行輸入的功能的觸控面板備受期待。
將安裝有觸控感測器的顯示裝置或顯示模組稱為觸控面板或觸控屏等。另外，有時將包括觸控感測器且不包括顯示元件的裝置稱為觸控面板。因此，有時將安裝有觸控感測器的顯示裝置或顯示模組稱為帶有觸控感測器的顯示裝置、帶有觸控面板的顯示裝置、帶有顯示裝置的觸控感測器或帶有顯示裝置的觸控面板等。注意，以下，將安裝有觸控感測器的顯示裝置稱為觸控面板。
例如，專利文獻3至專利文獻6公開了將液晶元件用作顯示元件的觸控面板。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
[專利文獻3]日本專利申請公開第2011-197685號公報
[專利文獻4]日本專利申請公開第2014-44537號公報
[專利文獻5]日本專利申請公開第2014-178847號公報
[專利文獻6]美國專利申請公開第2008/0158183號說明書
本發明的一個實施方式的目的之一是提供一種實現薄型化的輸入輸出裝置。另外，本發明的一個實施方式的目的之一是提供一種實現輕量化的輸入輸出裝置。另外，本發明的一個實施方式的目的之一是提供一種部件數量少的輸入輸出裝置。
另外，本發明的一個實施方式的目的之一是提供一種可靠性高的輸入輸出裝置。另外，本發明的一個實施方式的目的之一是提供一種檢測靈敏度高的輸入輸出裝置。另外，本發明的一個實施方式的目的之一是提供一種新穎的輸入輸出裝置等。
注意，這些目的的記載並不妨礙其他目的的存在。本發明的一個實施方式並不需要實現所有上述目的。另外，可以從說明書、圖式、申請專利範圍等的記載衍生上述以外的目的。
本發明的一個實施方式是一種輸入輸出裝置，包括：第一像素電極；第二像素電極；第一共用電極；第二共用電極；液晶；第一絕緣膜；第二絕緣膜；以及電晶體。第一共用電極可以被用作感測元件的一個電極。第二共用電極可以被用作感測元件的另一個電極。電晶體包括第一閘極、第二閘極及半導體層。半導體層在通 道形成區域中包含氧化物半導體。第二閘極包含氧化物導電體。氧化物導電體包含氧化物半導體所含有的金屬元素中的一種以上。本發明的一個實施方式的輸入輸出裝置包括：第一閘極上的半導體層；半導體層上的第二閘極；第二閘極上的第一絕緣膜；第一絕緣膜上的第一像素電極、第二像素電極、第一共用電極及第二共用電極。第一像素電極與第一共用電極隔著第二絕緣膜部分地重疊。第二像素電極與第二共用電極隔著第二絕緣膜部分地重疊。在第一像素電極、第二像素電極、第一共用電極及第二共用電極上包含液晶。第一像素電極與第二像素電極分別分開地位於同一面上。第一共用電極與第二共用電極分別分開地位於同一面上。
顯示部和驅動電路部中的至少一個包括上述電晶體。例如，本發明的一個實施方式的輸入輸出裝置包括兩個上述電晶體，兩個電晶體中的一個電晶體的源極或汲極也可以與第一像素電極電連接，兩個電晶體中的另一個電晶體的源極或汲極也可以與第二像素電極電連接。另外，上述電晶體也可以位於驅動電路部中。
在上述各結構中，第二閘極也可以與第一閘極電連接。
在上述各結構中，在第一像素電極及第二像素電極上也可以包括第二絕緣膜，並且在第二絕緣膜上也可以包括第一共用電極及第二共用電極。另外，在上述各結構中，在第一共用電極及第二共用電極上也可以包括第 二絕緣膜，並且在第二絕緣膜上也可以包括第一像素電極及第二像素電極。
在上述各結構中，第一像素電極及第二像素電極也可以包含氧化物半導體所含有的金屬元素中的至少一種。再者，第一共用電極及第二共用電極也可以包含氧化物半導體所含有的金屬元素中的至少一種。
在上述各結構中，氧化物半導體及氧化物導電體也可以包含含有銦的氧化物。再者，第一像素電極及第二像素電極也可以包含含有銦的氧化物。再者，第一共用電極及第二共用電極也可以包含含有銦的氧化物。
在上述各結構中，氧化物半導體及氧化物導電體也可以包含In-M1-Zn氧化物(M1為Al、Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf)。再者，第一像素電極及第二像素電極也可以包含上述In-M1-Zn氧化物。再者，第一共用電極及第二共用電極也可以包含上述In-M1-Zn氧化物。
在上述各結構中，第一像素電極、第二像素電極、第一共用電極及第二共用電極也可以具有使可見光透過的功能。
在上述各結構中，在第一絕緣膜與第一共用電極之間也可以包括第一導電膜，第一導電膜的電阻率也可以低於第一共用電極的電阻率，第一導電膜也可以與第一共用電極電連接。再者，在第一絕緣膜與第二共用電極之間也可以包括第二導電膜，第二導電膜的電阻率也可以 低於第二共用電極的電阻率，第二導電膜也可以與第二共用電極電連接，第一導電膜及第二導電膜也可以分別分開地位於同一面上。
在上述各結構中，也可以包括遮光膜，並且該遮光膜也可以隔著液晶與第一導電膜和第二導電膜中的至少一個部分地重疊。
本發明的一個實施方式是一種模組，諸如對上述輸入輸出裝置安裝有FPC(Flexible Printed Circuit：軟性印刷電路板)或TCP(Tape Carrier Package：捲帶式封裝)等的連接器的模組；或者利用COG(Chip On Glass)方式、COF(Chip On Film)方式等對IC安裝有上述輸入輸出裝置的模組等。
本發明的一個實施方式是一種電子裝置，包括：上述模組；以及天線、電池、外殼、揚聲器、麥克風、操作開關和操作按鈕中的至少一個的電子裝置。
藉由本發明的一個實施方式，可以提供一種實現薄型化的輸入輸出裝置。另外，藉由本發明的一個實施方式，可以提供一種實現輕量化的輸入輸出裝置。另外，藉由本發明的一個實施方式，可以提供一種部件數量少的輸入輸出裝置。
另外，藉由本發明的一個實施方式，可以提供一種可靠性高的輸入輸出裝置。另外，藉由本發明的一個實施方式，可以提供一種檢測靈敏度高的輸入輸出裝置。另外，藉由本發明的一個實施方式，可以提供一種新 穎的輸入輸出裝置等。
注意，這些效果的記載並不妨礙其他效果的存在。本發明的一個實施方式並不一定需要實現所有上述效果。另外，可以從說明書、圖式、申請專利範圍等的記載衍生上述以外的效果。
56‧‧‧導電膜
56a‧‧‧導電膜
56b‧‧‧導電膜
57a‧‧‧輔助佈線
57b‧‧‧輔助佈線
58‧‧‧導電膜
60‧‧‧像素
60a‧‧‧子像素
60b‧‧‧子像素
60c‧‧‧子像素
106‧‧‧絕緣膜
107‧‧‧絕緣膜
114‧‧‧絕緣膜
116‧‧‧絕緣膜
141‧‧‧開口
142‧‧‧開口
193‧‧‧靶材
194‧‧‧電漿
201a‧‧‧電晶體
201b‧‧‧電晶體
201c‧‧‧電晶體
203‧‧‧電晶體
203a‧‧‧電晶體
203b‧‧‧電晶體
205a‧‧‧連接部
205b‧‧‧連接部
207‧‧‧液晶元件
207a‧‧‧液晶元件
207b‧‧‧液晶元件
211‧‧‧基板
213‧‧‧絕緣膜
215‧‧‧絕緣膜
217‧‧‧絕緣膜
218‧‧‧絕緣膜
219‧‧‧絕緣膜
221‧‧‧閘極電極
223‧‧‧氧化物半導體膜
225a‧‧‧源極電極
225b‧‧‧汲極電極
226‧‧‧導電膜
227‧‧‧氧化物導電膜
227a‧‧‧氧化物半導體膜
231‧‧‧導電膜
233‧‧‧導電膜
235‧‧‧導電膜
241‧‧‧彩色膜
243‧‧‧遮光膜
245‧‧‧絕緣膜
247‧‧‧間隔物
249‧‧‧液晶
251‧‧‧導電膜
252‧‧‧導電膜
253‧‧‧絕緣膜
254‧‧‧導電膜
255‧‧‧導電膜
257‧‧‧連接器
259‧‧‧FPC
261‧‧‧基板
265‧‧‧黏合層
267‧‧‧連接器
268‧‧‧IC
269‧‧‧FPC
270‧‧‧電晶體
270A‧‧‧電晶體
270B‧‧‧電晶體
273‧‧‧像素
275‧‧‧導電膜
277‧‧‧區域
300‧‧‧輸入輸出裝置
301‧‧‧顯示部
302‧‧‧掃描線驅動電路
303‧‧‧像素
502‧‧‧基板
504‧‧‧導電膜
506‧‧‧絕緣膜
507‧‧‧絕緣膜
508‧‧‧氧化物半導體膜
508a‧‧‧氧化物半導體膜
508b‧‧‧氧化物半導體膜
508c‧‧‧氧化物半導體膜
511a‧‧‧氧化物半導體膜
511b‧‧‧氧化物導電膜
512a‧‧‧導電膜
512b‧‧‧導電膜
514‧‧‧絕緣膜
516‧‧‧絕緣膜
518‧‧‧絕緣膜
519‧‧‧絕緣膜
552a‧‧‧開口
552b‧‧‧開口
552c‧‧‧開口
3501‧‧‧佈線
3502‧‧‧佈線
3503‧‧‧電晶體
3504‧‧‧液晶元件
3510‧‧‧佈線
3510_1‧‧‧佈線
3510_2‧‧‧佈線
3511‧‧‧佈線
3515_1‧‧‧區塊
3515_2‧‧‧區塊
3516‧‧‧區塊
5000‧‧‧外殼
5001‧‧‧顯示部
5002‧‧‧顯示部
5003‧‧‧揚聲器
5004‧‧‧LED燈
5005‧‧‧操作鍵
5006‧‧‧連接端子
5007‧‧‧感測器
5008‧‧‧麥克風
5009‧‧‧開關
5010‧‧‧紅外線埠
5011‧‧‧記錄介質讀取部
5012‧‧‧支架
5013‧‧‧遙控器
5014‧‧‧天線
5015‧‧‧快門按鈕
5016‧‧‧影像接收部
5017‧‧‧充電器
5018‧‧‧錶帶
5019‧‧‧錶帶扣
5020‧‧‧圖示
5021‧‧‧圖示
6500‧‧‧觸控面板模組
6501‧‧‧電路單元
6502‧‧‧信號線驅動電路
6503‧‧‧感測器驅動電路
6504‧‧‧檢測電路
6505‧‧‧時序控制器
6506‧‧‧影像處理電路
6510‧‧‧觸控面板
6511‧‧‧顯示部
6512‧‧‧輸入部
6513‧‧‧掃描線驅動電路
6520‧‧‧IC
6530‧‧‧IC
6531‧‧‧基板
6532‧‧‧相對基板
6533‧‧‧FPC
6534‧‧‧PCB
6540‧‧‧CPU
8000‧‧‧觸控面板模組
8001‧‧‧上蓋
8002‧‧‧下蓋
8003‧‧‧FPC
8004‧‧‧觸控面板
8007‧‧‧背光
8008‧‧‧光源
8009‧‧‧框架
8010‧‧‧印刷電路板
8011‧‧‧電池
在圖式中：圖1A和圖1B是示出輸入輸出裝置的一個例子的俯視圖及剖面圖；圖2A和圖2B是示出輸入輸出裝置的例子的剖面圖；圖3A至圖3F是示出輸入輸出裝置的例子的剖面圖；圖4是示出輸入輸出裝置的一個例子的剖面圖；圖5是示出輸入輸出裝置的一個例子的剖面圖；圖6是示出輸入輸出裝置的一個例子的剖面圖；圖7A和圖7B是示出感測元件和像素的例子的圖；圖8A至圖8E是示出感測元件和像素的工作的例子的圖；圖9A和圖9B是示出感測元件和像素的例子的俯視圖；圖10是示出感測元件的一個例子的俯視圖；圖11A和圖11B是示出感測元件的一個例子的俯視 圖；圖12是示出輸入輸出裝置的一個例子的俯視圖；圖13是示出輸入輸出裝置的一個例子的俯視圖；圖14A和圖14B是示出輸入輸出裝置的例子的俯視圖；圖15是示出觸控面板模組的一個例子的方塊圖；圖16A至圖16C是示出觸控面板模組的一個例子的圖；圖17A至圖17D是示出電晶體等的製造方法的一個例子的剖面圖；圖18A至圖18C是示出電晶體等的製造方法的一個例子的剖面圖；圖19A至圖19C是示出電晶體等的製造方法的一個例子的剖面圖；圖20是示出電晶體等的製造方法的一個例子的剖面圖；圖21是示出電晶體的一個例子的剖面圖；圖22A至圖22C是示出電晶體的一個例子的俯視圖及剖面圖；圖23A至圖23D是示出電晶體的例子的剖面圖；圖24A和圖24B是說明帶結構的圖；圖25A至圖25D是示出電晶體的例子的剖面圖；圖26A至圖26E是說明利用XRD的CAAC-OS及單晶氧化物半導體的結構分析的圖、以及示出CAAC-OS的 選區電子繞射圖案的圖；圖27A至圖27E是CAAC-OS的剖面TEM影像、以及平面TEM影像及其分析影像；圖28A至圖28D是nc-OS的電子繞射圖案以及nc-OS的剖面TEM影像；圖29A和圖29B是a-like OS的剖面TEM影像；圖30是示出電子照射所引起的In-Ga-Zn氧化物的結晶部的變化的圖；圖31是示出觸控面板模組的一個例子的圖；圖32A至圖32H是示出電子裝置的例子的圖；圖33A和圖33B是電子裝置的例子的圖；圖34是示出輸入輸出裝置的一個例子的剖面圖；圖35是示出實施例的輸入輸出裝置的照片；圖36為說明樣本的XRD譜的測定結果的圖；圖37A至圖37L為說明樣本的TEM影像及電子繞射圖案的圖；圖38A至圖38C為說明樣本的EDX面分析影像的圖。
參照圖式對實施方式進行詳細說明。注意，本發明不侷限於下面說明，所屬技術領域的通常知識者可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的 形式。因此，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。
注意，在下面說明的發明結構中，在不同的圖式中共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略反復說明。此外，當表示具有相同功能的部分時有時使用相同的陰影線，而不特別附加元件符號。
另外，為了便於理解，有時圖式等中示出的各構成的位置、大小及範圍等並不表示其實際的位置、大小及範圍等。因此，所公開的發明不一定侷限於圖式等所公開的位置、大小、範圍等。
另外，根據情況或狀態，可以互相調換“膜”和“層”。例如，有時可以將“導電膜”變換為“導電層”。此外，有時可以將“絕緣層”變換為“絕緣膜”。
在本說明書中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。“大致平行”是指兩條直線形成的角度為-30°以上且30°以下的狀態。此外，“垂直”是指兩條直線的角度為80°以上且100°以下的狀態。因此，也包括該角度為85°以上且95°以下的狀態。“大致垂直”是指兩條直線形成的角度為60°以上且120°以下的狀態。
在本說明書中，六方晶系包括三方晶系和菱方晶系。
實施方式1
在本實施方式中，參照圖1A至圖16C對本發明的一個實施方式的輸入輸出裝置進行說明。
本發明的一個實施方式的輸入輸出裝置是一種In-Cell型觸控面板，該In-Cell型觸控面板具有顯示影像的功能和觸控感測器的功能。
對本發明的一個實施方式的輸入輸出裝置所包括的顯示元件沒有特別的限制，也可以將各種元件諸如液晶元件、利用MEMS(Micro Electro Mechanical System：微機電系統)的光學元件、有機EL(Electro Luminescence：電致發光)元件、發光二極體(LED：Light Emitting Diode)等發光元件、電泳元件等用作顯示元件。
在本實施方式中，以使用橫向電場方式的液晶元件的透過型液晶顯示裝置為例進行說明。
對本發明的一個實施方式的輸入輸出裝置所包括的感測元件(也稱為感測器元件)沒有特別的限制。還可以將能夠感測出手指、觸控筆等感測物件的接近或接觸的各種感測器用作感測元件。
例如，作為感測器的方式，可以利用靜電電容式、電阻膜式、表面聲波式、紅外線式、光學式、壓敏式等各種方式。
在本實施方式中，以包括靜電電容式的感測元件的輸入輸出裝置為例進行說明。
作為靜電電容式，有表面型靜電電容式、投影型靜電電容式等。另外，作為投影型靜電電容式，有自電容式、互電容式等。較佳為使用互電容式，因為可以同時進行多點感測。
在本發明的一個實施方式的輸入輸出裝置中，只在支撐顯示元件的基板上設置有構成感測元件的電極等。可以將本發明的一個實施方式的輸入輸出裝置稱為Full-In-Cell型觸控面板。此外，作為In-Cell型觸控面板的例子，可以舉出在支撐顯示元件的基板和相對基板的兩個基板上或只在相對基板上設置有構成感測元件的電極等的結構。與這些結構相比，在Full-In-Cell型觸控面板中可以簡化相對基板的結構，所以是較佳的。
在本發明的一個實施方式的輸入輸出裝置中，構成顯示元件的電極兼用作構成感測元件的電極，因此可以簡化製程，並且可以降低製造成本，所以是較佳的。
藉由採用本發明的一個實施方式，與貼合分別製造的顯示面板與感測元件的結構、在相對基板一側製造感測元件的結構相比，可以實現輸入輸出裝置的薄型化或輕量化，或者可以減少輸入輸出裝置的部件數量。
在本發明的一個實施方式的輸入輸出裝置中，將供應驅動像素的信號的FPC以及供應驅動感測元件的信號的FPC都設置在一個基板一側。由此，可以將其容易安裝於電子裝置，並且可以減少部件數量。注意， 一個FPC也可以供應驅動像素的信號和驅動感測元件的信號。
以下，對本發明的一個實施方式的輸入輸出裝置的結構進行說明。
[輸入輸出裝置的剖面結構實例1]
圖1A示出輸入輸出裝置300的俯視圖，圖1B是沿圖1A中的點劃線A-B及點劃線C-D所示的部分的剖面圖。
如圖1A所示，輸入輸出裝置300包括顯示部301及掃描線驅動電路302。顯示部301包括多個像素303、多個信號線及多個掃描線，並具有顯示影像的功能。另外，顯示部301還具有輸入部的功能。換言之，顯示部301包括感測出感測物件接觸或接近輸入輸出裝置300的多個感測元件，並具有觸控感測器的功能。在掃描線驅動電路302中，顯示部301所包括的掃描線具有輸出掃描信號的功能。像素303包括多個子像素。雖然圖1A示出像素303包括三個子像素的例子，但是本發明的一個實施方式不侷限於此。
雖然圖1A示出輸入輸出裝置300包括掃描線驅動電路的例子，但是本發明的一個實施方式不侷限於此。輸入輸出裝置300既可以不包括掃描線驅動電路、信號線驅動電路及感測器驅動電路，又可以包括上述電路中的任何一個以上。
在輸入輸出裝置300中，利用COG方式等的安裝方式將IC268安裝於基板211。IC268例如包括信號線驅動電路、掃描線驅動電路及感測器驅動電路中的任何一個以上。
另外，輸入輸出裝置300與FPC269電連接。信號從外部藉由FPC269供應到IC268及掃描線驅動電路。另外，可以將信號從IC268藉由FPC269輸出到外部。
FPC269也可以安裝有IC。例如，FPC269也可以安裝有包括信號線驅動電路、掃描線驅動電路和感測器驅動電路中的任何一個以上的IC。例如，藉由COF方式或TAB(Tape Automated Bonding：帶式自動接合)方式等的安裝方式，可以將IC安裝於FPC269。
例如，IC268也可以包括信號線驅動電路及感測器驅動電路。或者，例如，IC268也可以包括信號線驅動電路，並且安裝於FPC269的IC包括感測器驅動電路。
如圖1B所示，輸入輸出裝置300在基板211上包括電晶體201a、電晶體203a、連接部205a及液晶元件207a等。
在圖1B中，作為顯示部301的例子示出一個子像素的剖面。例如，藉由使用呈現紅色的子像素、呈現綠色的子像素及呈現藍色的子像素構成一個像素，顯示部301可以進行全彩色顯示。注意，子像素呈現的顏色不侷 限於紅色、綠色及藍色。在像素中，例如也可以使用呈現白色、黃色、洋紅色(magenta)、青色(cyan)等顏色的子像素。
電晶體201a、203a包括閘極電極221、絕緣膜213、氧化物半導體膜223、源極電極225a及汲極電極225b。電晶體201a還包括導電膜226、絕緣膜215及氧化物導電膜227。另外，也可以將絕緣膜215視為電晶體203a的組件。
閘極電極221及氧化物導電膜227也可以被用作閘極。電晶體201a具有使用兩個閘極夾持形成通道的氧化物半導體膜的結構。閘極電極221與氧化物導電膜227藉由導電膜226電連接。與其他電晶體相比，這種具有兩個閘極電連接的結構的電晶體能夠提高場效移動率，而可以增大通態電流(on-state current)。其結果是，可以製造能夠高速工作的電路。再者，能夠縮小電路部的佔有面積。藉由使用通態電流大的電晶體，即使在使輸入輸出裝置大型化或高清晰化時佈線數增多，也可以降低各佈線的信號延遲，而可以抑制顯示不均勻。另外，藉由採用這種結構，可以實現可靠性高的電晶體。
電晶體201a、203a既可以具有相同的結構，又可以具有不同的結構。就是說，驅動電路部所包括的電晶體、顯示部所包括的電晶體也可以具有相同結構或不同的結構。此外，驅動電路部也可以包括具有多個結構的電晶體，顯示部也可以包括具有多個結構的電晶體。例如， 較佳的是，作為掃描線驅動電路所包括的移位暫存器電路、緩衝器電路和保護電路中的一個以上的電路使用具有兩個閘極電連接的結構的電晶體。
電晶體201a、203a被絕緣膜217及絕緣膜219覆蓋。注意，也可以將絕緣膜217和絕緣膜219視為電晶體201a、203a的組件。絕緣膜217較佳為具有抑制雜質擴散到構成電晶體的半導體的效果。例如，作為絕緣膜217，較佳為使用水或氫等雜質不容易擴散的材料。為了降低起因於電晶體的表面凹凸，作為絕緣膜219較佳為選擇具有平坦化功能的絕緣膜。
在電晶體201a中，作為半導體層使用氧化物半導體膜223，並且作為閘極使用氧化物導電膜227。此時，較佳的是，使用氧化物半導體形成氧化物半導體膜223和氧化物導電膜227。
在輸入輸出裝置的製程中，容易控制氧化物半導體的電阻率，因此可以將其適當地用作半導體膜及導電膜。尤其是，藉由將具有相同的金屬元素的氧化物半導體用於構成輸入輸出裝置的層中的兩層以上，可以在兩個以上的製程中共同使用製造裝置(例如，成膜裝置、加工裝置等)，所以可以抑制製造成本。
另外，因為氧化物半導體是使可見光透過的材料，所以可以將其適當地用作使可見光透過的元件。
另外，藉由使用相同的金屬元素形成氧化物半導體膜223及氧化物導電膜227，可以降低製造成本。 例如，藉由使用由相同的金屬組成的金屬氧化物靶材，可以降低製造成本。另外，藉由使用具有相同的金屬組成的金屬氧化物靶材，也可以共同使用對氧化物半導體膜進行加工時的蝕刻氣體或蝕刻劑。然而，即使氧化物半導體膜223及氧化物導電膜227具有相同的金屬元素，有時其組成也互不相同。例如，在輸入輸出裝置的製程中，有時膜中的金屬元素脫離而金屬組成變化。
電晶體201a、203a較佳為包括被高度純化且氧缺陷的形成被抑制的氧化物半導體膜223。由此，可以降低電晶體的處於關閉狀態下的電流值(關態電流(off-state current)值)。因此，可以延長影像信號等電信號的保持時間，在開啟狀態下還可以延長寫入間隔。因此，可以降低更新工作的頻率，從而可以發揮抑制功耗的效果。
另外，電晶體201a、203a中，能夠得到較高的場效移動率，因此能夠進行高速驅動。藉由將這種能夠進行高速驅動的電晶體用於輸入輸出裝置，可以在同一基板上形成顯示部的電晶體和用於驅動電路部的電晶體。亦即，因為作為驅動電路不需要另行使用由矽晶圓等形成的半導體裝置，所以可以減少輸入輸出裝置的部件數量。另外，藉由在顯示部中也使用能夠進行高速驅動的電晶體，能夠提供品質高的影像。
液晶元件207a是應用FFS(Fringe Field Switching：邊緣場切換)模式的液晶元件。液晶元件 207a包括導電膜251、導電膜252及液晶249。藉由產生在導電膜251與導電膜252之間的電場，可以控制液晶249的配向。導電膜251可以被用作像素電極。導電膜252可以被用作共用電極。
藉由將使可見光透過的導電材料用於導電膜251及導電膜252，可以使輸入輸出裝置300具有透過型液晶顯示裝置的功能。另外，藉由將反射可見光的導電材料用於導電膜251，並且將使可見光透過的導電材料用於導電膜252，可以使輸入輸出裝置300具有反射型液晶顯示裝置的功能。
作為使可見光透過的導電材料，例如較佳為使用包含選自銦(In)、鋅(Zn)、錫(Sn)中的一種的材料。明確而言，可以舉出氧化銦、銦錫氧化物(ITO：Indium Tin Oxide)、銦鋅氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、添加有氧化矽的銦錫氧化物、氧化鋅、添加有鎵的氧化鋅等。另外，也可以使用包含石墨烯的膜。包含石墨烯的膜例如可以使形成為膜狀的包含氧化石墨烯的膜還原而形成。
作為導電膜251較佳為使用氧化物導電膜。另外，作為導電膜252較佳為使用氧化物導電膜。氧化物導電膜較佳為包含氧化物半導體膜223所包含的金屬元素中的一個以上。例如，導電膜251較佳為包含銦，更佳的是In-M-Zn氧化物(M為Al、Ti、Ga、Ge、Y、Zr、La、 Ce、Sn、Mg、Nd或Hf)膜。同樣地，導電膜252較佳為包含銦，更佳的是In-M-Zn氧化物膜。
另外，也可以使用氧化物半導體形成導電膜251和導電膜252中的至少一個。如上所述，藉由將具有相同的金屬元素的氧化物半導體用於構成輸入輸出裝置的層中的兩層以上，可以在兩個以上的製程中共同使用製造裝置(例如，成膜裝置、加工裝置等)，所以可以抑制製造成本。
例如，藉由將包含氫的氮化矽膜用作絕緣膜253，並且將氧化物半導體用於導電膜251，由於從絕緣膜253被供應的氫，可以提高氧化物半導體的導電率。
作為使可見光反射的導電材料，例如可以舉出包含鋁、銀或包含上述金屬材料的合金等。
用作像素電極的導電膜251與電晶體203a的源極或汲極電連接。在此，示出導電膜251與汲極電極225b電連接的例子。
導電膜252具有梳齒狀的頂面形狀(也稱為平面形狀)或形成有狹縫的頂面形狀。在導電膜251與導電膜252之間設置有絕緣膜253。導電膜251與導電膜252隔著絕緣膜253部分地重疊。另外，在導電膜251與彩色膜241重疊的區域中，有導電膜252沒有設置在導電膜251上的部分。
在絕緣膜253上設置有導電膜255。導電膜255與導電膜252電連接，並可以被用作導電膜252的輔 助佈線。藉由設置與共用電極電連接的輔助佈線，可以抑制起因於共用電極的電阻的電壓下降。另外，此時，在採用包含金屬氧化物的導電膜和包含金屬的導電膜的疊層結構的情況下，藉由利用使用半色調遮罩的圖案化技術，可以簡化製程，所以是較佳的。
導電膜255的電阻值比導電膜252低。導電膜255例如可以藉由使用鉬、鈦、鉻、鉭、鎢、鋁、銅、銀、釹、鈧等金屬材料或含有上述元素的合金材料，以單層或疊層形成。
為了防止使輸入輸出裝置的使用者看到導電膜255，導電膜255較佳為設置在與遮光膜243等重疊的位置。
連接部205a與將來自外部的信號(視訊信號、時脈信號、啟動信號或重設信號等)或電位傳達給掃描線驅動電路302的外部輸入端子電連接。在此，示出作為外部輸入端子設置FPC269的例子。
連接部205a在絕緣膜213上包括導電膜231，在導電膜231上包括導電膜233，在導電膜233上包括導電膜235。導電膜231藉由導電膜233與導電膜235電連接。並且，導電膜235藉由連接器267與FPC269電連接。
導電膜231可以使用與電晶體201a、203a所包括的源極電極225a及汲極電極225b相同的材料、相同的製程形成。導電膜233可以使用與液晶元件207a所包 括的導電膜251相同的材料、相同的製程形成。導電膜235可以使用與液晶元件207a所包括的導電膜252相同的材料、相同的製程形成。如此，藉由使用用於顯示部或驅動電路部的電極或佈線相同的材料、相同的製程製造構成連接部205a的導電膜，可以防止製程數量的增加，所以是較佳的。
在基板261上設置有彩色膜241、遮光膜243及絕緣膜245。雖然圖1B示出基板261的厚度比基板211薄的例子，但是本發明的一個實施方式不侷限於此。基板261和基板211中的一個既可以具有比另一個大的厚度，也可以具有與另一個相同的厚度。藉由將顯示面一側(近於感測物件的一側)的基板形成得薄，可以提高感測元件的檢測靈敏度，所以是較佳的。
彩色膜241與液晶元件207a部分地重疊。遮光膜243與電晶體201a和203a中的至少一個部分地重疊。
絕緣膜245較佳為被用作防止彩色膜241及遮光膜243等所包含的雜質擴散到液晶249中的保護層。如果不需要，則可以不設置絕緣膜245。
另外，也可以設置有與液晶249接觸的配向膜。配向膜可以控制液晶249的配向。例如，在圖1B中，也可以形成覆蓋導電膜252的配向膜。另外，在圖1B中，在絕緣膜245與液晶249之間也可以包括配向膜。此外，絕緣膜245也可以具有配向膜的功能和保護層 的功能。
另外，輸入輸出裝置300包括間隔物247。間隔物247具有防止基板211與基板261之間的距離近於一定距離的功能。
雖然圖1B示出間隔物247設置在絕緣膜253及導電膜252上的例子，但是本發明的一個實施方式不侷限於此。間隔物247既可以設置在基板211一側，又可以設置在基板261一側。例如，也可以在絕緣膜245上形成間隔物247。另外，雖然圖1B示出間隔物247與絕緣膜253及絕緣膜245接觸的例子，但是間隔物247也可以不與設置在基板211一側和基板261一側中的任何一側的結構物接觸。
作為間隔物247也可以使用粒狀的間隔物。雖然作為粒狀的間隔物可以使用二氧化矽等的材料，但是較佳為使用樹脂或橡膠等具有彈性的材料。此時，粒狀的間隔物有時成為在垂直方向上成為壓扁的形狀。
使用黏合層265將基板211與基板261貼合。在由基板211、基板261及黏合層265圍繞的區域中密封有液晶249。
另外，在將輸入輸出裝置300用作透過型液晶元件的情況下，以夾有顯示部的方式配置兩個偏光板。來自位於偏光板的外側的背光的光經過偏光板進入。此時，可以由施加到導電膜251和導電膜252之間的電壓控制液晶249的配向，來控制光的光學調變。就是說，可以 控制經過偏光板射出的光的強度。另外，因為入射光的指定波長範圍以外的光被彩色膜241吸收，所以所射出的光成為例如呈現紅色、藍色或綠色的光。
另外，除了偏光板之外，例如還可以利用圓偏光板。作為圓偏光板，例如可以使用將直線偏光板和四分之一波相位差板層疊而成的偏光板。藉由圓偏光板可以減小輸入輸出裝置的顯示的視角依賴性。
另外，在此作為液晶元件207a使用應用FFS模式的元件，但是不侷限於此，可使用採用各種模式的液晶元件。例如，可以採用VA(Vertical Alignment：垂直配向)模式、TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面切換)模式；ASM(Axially Symmetric Aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optically Compensated Birefringence：光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式、AFLC(AntiFerroelectric Liquid Crystal：反鐵電液晶)模式等的液晶元件。
另外，也可以對輸入輸出裝置300使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透過型液晶顯示裝置。作為垂直配向模式，可以採用MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直配向構型)模式、ASV模式等。
另外，液晶元件是利用液晶的光學調變作用 來控制光的透過或非透過的元件。液晶的光學調變作用由施加到液晶的電場(包括橫向電場、縱向電場或傾斜方向電場)控制。作為用於液晶元件的液晶可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC：Polymer Dispersed Liquid Crystal：聚合物分散液晶)、鐵電液晶、反鐵電液晶等。這些液晶材料根據條件呈現出膽固醇相、層列相、立方相、手向列相、各向同性相等。
另外，作為液晶材料，可以使用正型液晶和負型液晶中的任一種，根據所適用的模式或設計可以採用適當的液晶材料。
此外，在採用橫向電場方式的情況下，也可以使用不使用配向膜的呈現藍相的液晶。藍相是液晶相的一種，是指當使膽甾液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。因為藍相只在窄的溫度範圍內出現，所以將其中混合了5wt%以上的手性性試劑的液晶組合物用於液晶249，以擴大溫度範圍。由於包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度快，並且其具有光學各向同性。此外，包含呈現藍相的液晶和手性試劑的液晶組成物不需要配向處理，並且視角依賴性小。另外，由於不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，並可以降低製程中的液晶顯示裝置的不良、破損。
在此，也可以在基板261上方設置手指或觸 控筆等感測物件直接接觸的基板。此時較佳為在基板261和該基板之間設置偏光板或圓偏光板。在此情況下，較佳為在該基板上設置保護層(陶瓷塗層等)。作為保護層，例如可以使用氧化矽、氧化鋁、氧化釔、釔安定氧化鋯(YSZ)等無機絕緣材料。此外，該基板也可以使用強化玻璃。較佳為使用藉由離子交換法或風冷強化法等被施加物理或化學處理，並且其表面被施加壓應力的強化玻璃。
另外，圖2A示出彼此相鄰的兩個像素的剖面圖。圖2A所示的兩個子像素包括在不同的像素中。
在圖2A所示的輸入輸出裝置中，藉由利用在左邊的子像素所包括的導電膜252與右邊的子像素所包括的導電膜252之間形成的容量，可以感測出感測物件的接近或接觸等。換言之，在本發明的一個實施方式的輸入輸出裝置中，導電膜252兼用作液晶元件的共用電極和感測元件的電極。
如此，在本發明的一個實施方式的輸入輸出裝置中，構成液晶元件的電極還用作構成感測元件的電極，所以可以簡化製程，並且可以降低製造成本。另外，可以實現輸入輸出裝置的薄型化及輕量化。
導電膜252與用作輔助佈線的導電膜255電連接。藉由設置導電膜255，可以降低感測元件的電極的電阻。藉由降低感測元件的電極的電阻，可以減少感測元件的電極的時間常數。感測元件的電極的時間常數越小，可以越提高檢測靈敏度，並且可以越提高檢測準確度。
另外，當感測元件的電極與信號線之間的容量過大時，感測元件的電極的時間常數有時變大。因此，較佳的是，在電晶體與感測元件的電極之間設置具有平坦化功能的絕緣膜，減少感測元件的電極與信號線之間的容量。例如，在圖2A中，作為具有平坦化功能的絕緣膜包括絕緣膜219。藉由設置絕緣膜219，可以減少導電膜252與信號線之間的容量。由此，可以減少感測元件的電極的時間常數。如上所述，感測元件的電極的時間常數越小，可以越提高檢測靈敏度，並且可以越提高檢測準確度。
例如，感測元件的電極的時間常數大於0秒且1×10-4秒以下，較佳為大於0秒且5×10-5秒以下，更佳為大於0秒且5×10-6秒以下，進一步較佳為大於0秒且5×10-7秒以下，更進一步較佳為大於0秒且2×10-7秒以下。尤其是，藉由將時間常數設定為1×10-6秒以下，可以在抑制雜訊的影響的同時實現高檢測靈敏度。
[輸入輸出裝置的剖面結構實例2]
圖2B示出與圖2A不同的相鄰的兩個像素的剖面圖。圖2B所示的兩個子像素包括在不同的像素中。另外，圖3A示出此時的沿圖1A中的點劃線A-B及點劃線C-D所示的部分的剖面圖。
圖2B及圖3A所示的結構實例2與圖1B及圖2A所示的結構實例1之間的不同之處在於導電膜 251、導電膜252、絕緣膜253及導電膜255的疊層順序。注意，在結構實例2中，關於與結構實例1同樣的部分，可以參照上述說明。
明確而言，在結構實例2中，在絕緣膜219上包括導電膜255，在導電膜255上包括導電膜252，在導電膜252上包括絕緣膜253，在絕緣膜253上包括導電膜251。
如圖2B所示的液晶元件207b，也可以將設置在上方且具有梳齒狀或狹縫狀的頂面形狀的導電膜251用作像素電極，將設置在下方的導電膜252用作共用電極。導電膜251與電晶體203a的源極或汲極電連接。
在圖2B中，藉由利用在左邊的子像素所包括的導電膜252與右邊的子像素所包括的導電膜252之間形成的容量，可以感測出感測物件的接近或接觸等。換言之，在本發明的一個實施方式的輸入輸出裝置中，導電膜252兼用作液晶元件的共用電極和感測元件的電極。
注意，在結構實例1(圖1B、圖2A)中，兼用作感測元件的電極和共用電極的導電膜252位於比用作像素電極的導電膜251更靠近顯示面一側(近於感測物件的一側)。由此，與導電膜251位於比導電膜252更靠近顯示面一側的結構實例2相比，在結構實例1中有時檢測靈敏度得到提高。
另外，在結構實例2中，導電膜251、導電膜252、絕緣膜253及導電膜255的疊層順序與結構實例1 不同，所以連接部的結構也與結構實例1不同。
在圖3A所示的連接部205b中，在絕緣膜213上包括導電膜231，在導電膜231上包括導電膜233，在導電膜233上包括導電膜235。導電膜233可以使用與液晶元件207b所包括的導電膜252相同的材料、相同的製程形成。導電膜235可以使用與液晶元件207b所包括的導電膜251相同的材料、相同的製程形成。
另外，圖3B和圖3C示出本發明的一個實施方式的輸入輸出裝置所包括的電晶體的其他結構實例。如圖3B所示，在包括兩個閘極的電晶體中，該兩個閘極不一定需要電連接。另外，如圖3C所示，也可以在驅動電路部和顯示部中的至少一個中包括頂閘極型電晶體。
另外，圖3D至圖3F示出本發明的一個實施方式的輸入輸出裝置所包括的液晶元件的其他結構實例。導電膜251及導電膜252也可以都具有梳齒狀的頂面形狀(也稱為平面形狀)或形成有狹縫的頂面形狀。
例如，從頂面來看，一個導電膜的狹縫的端部也可以與另一個導電膜的狹縫的端部重疊。圖3D示出此時的剖面圖。
或者，從頂面來看，也可以包括沒有設置導電膜251及導電膜252的部分。圖3E示出此時的剖面圖。
或者，從頂面來看，導電膜251與導電膜252也可以部分地彼此重疊。圖3F示出此時的剖面圖。
[輸入輸出裝置的剖面結構實例3]
圖4示出與圖1B及圖3A不同的沿圖1A中的點劃線A-B及點劃線C-D所示的部分的剖面圖。
圖4所示的結構實例3與圖1B及圖2A所示的結構實例1之間的不同之處在於顯示部301所包括的電晶體和掃描線驅動電路302所包括的電晶體的結構。注意，在結構實例3中，關於與結構實例1同樣的部分，可以參照上述說明。
電晶體201b具有使用兩個閘極夾持形成通道的氧化物半導體膜的結構。電晶體201b與電晶體201a之間的不同之處在於在電晶體201b中閘極電極221與氧化物導電膜227直接接觸。如此，兩個閘極也可以不藉由其他層而電連接。
與電晶體201b同樣，電晶體203b具有使用兩個閘極夾持形成通道的氧化物半導體膜223的結構。如此，不但在驅動電路部中，而且在顯示部中也可以應用包括兩個閘極的電晶體。注意，雖然未圖示，但是在電晶體203b中也閘極電極221與氧化物導電膜227電連接是較佳的。
注意，氧化物導電膜227與感測元件的電極的距離越近，越容易產生感測元件的電極的電位發生變化的不良現象，因為受到氧化物導電膜227帶來的影響。因為在本發明的一個實施方式中，氧化物導電膜227和感測 元件的電極設置在不同的層，因此感測元件的電極不容易受到氧化物導電膜227帶來的影響，所以是較佳的。
[輸入輸出裝置的剖面結構實例4]
圖5示出與圖1B、圖3A及圖4不同的沿圖1A中的點劃線A-B及點劃線C-D所示的部分的剖面圖。
圖5所示的結構實例4與圖1B及圖2A所示的結構實例1之間的不同之處在於掃描線驅動電路302所包括的電晶體的結構以及設置有間隔物247的基板。注意，在結構實例4中，關於與結構實例1同樣的部分，可以參照上述說明。
電晶體201c具有使用兩個閘極夾持形成通道的氧化物半導體膜的結構。電晶體201c與電晶體201a之間的不同之處在於形成氧化物導電膜227的位置。明確而言，在電晶體201c中，在絕緣膜215上包括絕緣膜217，在絕緣膜217上包括具有平坦化功能的絕緣膜218，在絕緣膜218上包括氧化物導電膜227。如此，氧化物導電膜227也可以設置在具有平坦化功能的絕緣膜上。電晶體201c被具有平坦化功能的絕緣膜219覆蓋。注意，雖然圖5示出氧化物導電膜227藉由導電膜226與閘極電極221電連接的例子，但是如圖4所示，氧化物導電膜227也可以與閘極電極221直接連接。
另外，圖5示出間隔物247設置在絕緣膜245上的例子。如此，也可以在基板261一側配置間隔物 247。
[輸入輸出裝置的剖面結構實例5]
圖6示出與圖1B、圖3A、圖4及圖5不同的沿圖1A中的點劃線A-B及點劃線C-D所示的部分的剖面圖。
圖6所示的結構實例5與圖1B及圖2A所示的結構實例1之間的不同之處在於形成彩色膜241的位置。注意，在結構實例5中，關於與結構實例1同樣的部分，可以參照上述說明。
彩色膜241不侷限於設置在相對基板(基板261)一側的結構。如圖6所示，也可以設置在形成有電晶體等的基板211上。由此，可以抑制隨著輸入輸出裝置的顯示的高清晰化而基板211和基板261的對準精度降低所導致的良率的降低及顯示品質的降低。
[輸入輸出裝置的剖面結構實例6]
圖34示出與上述各結構實例不同的輸入輸出裝置的剖面圖。本發明的一個實施方式的輸入輸出裝置不侷限於只在支撐顯示元件的基板上設置構成感測元件的電極等的結構(Full-In-Cell型)的觸控面板。如圖34所示的輸入輸出裝置，也可以在相對基板一側設置有構成感測元件的電極。
圖34示出在基板261的與形成有彩色膜241等的面對置的面上形成有導電膜254的例子。導電膜254 藉由連接器257與FPC259電連接。在圖34所示的輸入輸出裝置300中，可以利用形成在導電膜252與導電膜254之間的容量感測出感測物件的接近或接觸等。換言之，在本發明的一個實施方式的輸入輸出裝置中，導電膜252兼用作液晶元件的共用電極和感測元件的一個電極。如此，液晶元件的共用電極既可以被用作感測元件的一個電極，又可以兼用作感測元件的一對電極。
另外，圖34示出在導電膜252上包括導電膜255的例子。對液晶元件的電極和能夠用作該電極的輔助佈線的導電膜的疊層順序沒有特別的限制。
下面，對能夠用於本實施方式的輸入輸出裝置的各組件的材料等進行詳細說明。注意，有時省略說明過的組件的說明。另外，也可以將以下材料適當地應用於後面的實施方式所示的輸入輸出裝置及其組件。
《基板》
雖然對輸入輸出裝置300所包括的基板的材料等沒有特別的限制，但是至少需要能夠承受後續的加熱處理的耐熱性。例如，作為基板，也可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。另外，還可以使用以矽或碳化矽等為材料的單晶半導體基板或多晶半導體基板、以矽鍺等為材料的化合物半導體基板、SOI(Silicon On Insulator：絕緣層上覆矽)基板等，並且也可以將在這些基板上設置有半導體元件的基板用作基板。當使用玻璃基 板作為基板時，藉由使用第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm)、第10代(2950mm×3400mm)等的大面積基板，可以製造大型顯示裝置。作為基板211，也可以使用撓性基板，並且在撓性基板上直接形成電晶體或電容器等。
藉由使用厚度薄的基板，可以實現輸入輸出裝置的輕量化及薄型化。再者，藉由使用其厚度允許其具有撓性的基板，可以實現具有撓性的輸入輸出裝置。
除此之外，可以使用各種基板形成電晶體作為基板211、261。對基板的種類沒有特別的限制。作為該基板的一個例子，例如可以使用塑膠基板、金屬基板、不鏽鋼基板、具有不鏽鋼箔的基板、鎢基板、具有鎢箔的基板、撓性基板、貼合薄膜、包含纖維狀材料的紙或者基材薄膜等。作為玻璃基板的例子，有鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鈉鈣玻璃等。作為撓性基板的例子，可以舉出以聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)為代表的塑膠、或者丙烯酸樹脂等具有撓性的合成樹脂等。作為貼合薄膜的例子，可以舉出聚丙烯、聚酯、聚氟化乙烯或聚氯乙烯等。或者，作為基材薄膜的例子，可以舉出聚酯、聚醯胺、聚醯亞胺、無機蒸鍍薄膜、紙類等。尤其是，藉由使用半導體基板、單晶基板或SOI基板等製造電晶體，可以製造特性、尺寸或形狀等的偏差小、電流能力高且尺寸小的電晶 體。當利用上述電晶體構成電路時，可以實現電路的低功耗化或電路的高集成化。
需要說明的是，也可以使用一個基板形成電晶體，然後將電晶體轉置到另一個基板上，在另一個基板上配置電晶體。作為電晶體被轉置至其上的基板的例子，可以使用上述可以在其上形成電晶體的基板，還可以使用紙基板、玻璃紙基板、石材基板、木材基板、布基板(包括天然纖維(絲、棉、麻)、合成纖維(尼龍、聚氨酯、聚酯)或再生纖維(醋酯纖維、銅氨纖維、人造纖維、再生聚酯)等)、皮革基板、橡膠基板等。藉由使用上述基板，可以實現特性良好的電晶體的形成、功耗低的電晶體的形成、不易損壞的裝置的製造、耐熱性的賦予、輕量化或薄型化。
《電晶體》
對本發明的一個實施方式的輸入輸出裝置所包括的電晶體的結構沒有特別的限制。例如，可以採用平面型電晶體、交錯型電晶體或反交錯型電晶體。此外，還可以採用頂閘極型或底閘極型的電晶體結構。另外，也可以在其通道上下設置有閘極電極。對用於電晶體的半導體材料沒有特別的限制，例如可以舉出氧化物半導體、矽、鍺等。
對用於電晶體的半導體材料的結晶性也沒有特別的限制，可以使用非晶半導體或具有結晶性的半導體(微晶半導體、多晶半導體、單晶半導體或其一部分具有 結晶區域的半導體)。當使用具有結晶性的半導體時可以抑制電晶體的特性劣化，所以是較佳的。
另外，作為用於電晶體的半導體材料，例如可以將第14族元素、化合物半導體或氧化物半導體用於半導體層。典型的是，可以使用包含矽的半導體、包含砷化鎵的半導體或包含銦的氧化物半導體等。
尤其較佳為對電晶體的形成通道的半導體適用氧化物半導體。尤其較佳為使用其能帶間隙比矽寬的氧化物半導體。藉由使用能帶間隙比矽寬且載子密度比矽小的半導體材料，可以降低電晶體的關態電流，所以是較佳的。
例如，上述氧化物半導體較佳為至少包含銦(In)或鋅(Zn)。更佳的是，包含表示為In-M-Zn類氧化物(M為Al、Ti、Ga、Ge、Y、Zr、La、Ce、Sn、Mg、Nd或Hf等金屬)的氧化物。
作為半導體層，尤其較佳為使用如下氧化物半導體膜：具有多個結晶部，該結晶部的c軸配向於大致垂直於形成有半導體層的表面或半導體層的頂面的方向，並且在相鄰的結晶部間不具有晶界。
這種氧化物半導體因為不具有晶界，所以可以抑制因使顯示面板彎曲時的應力導致在氧化物半導體膜中產生縫裂的情況。因此，可以將這種氧化物半導體適用於將其彎曲而使用的撓性輸入輸出裝置等。
另外，藉由作為半導體層使用這種氧化物半 導體，可以實現一種電特性變動得到抑制且可靠性高的電晶體。
另外，由於其關態電流低，因此能夠長期間保持藉由電晶體儲存於電容器中的電荷。藉由將這種電晶體用於像素，能夠在保持顯示在各顯示區域的各像素的灰階的狀態下，停止驅動電路。其結果是，可以實現功耗極小的顯示裝置。
《氧化物半導體膜》
氧化物半導體膜223較佳為包括至少包含銦(In)、鋅(Zn)及M(M為Al、Ti、Ga、Ge、Y、Zr、La、Ce、Sn、Mg、Nd或Hf等金屬)的表示為In-M-Zn氧化物的膜。另外，為了減少使用該氧化物半導體的電晶體的電特性不均勻，除了上述元素以外，較佳為還包含穩定劑(stabilizer)。
作為穩定劑，可以舉出在上述表示為M的金屬，此外還有例如鎵(Ga)、錫(Sn)、鉿(Hf)、鋁(Al)或鋯(Zr)等。另外，作為其他穩定劑，可以舉出鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)以及鎦(Lu)等。
作為構成氧化物半導體膜223的氧化物半導體，例如可以使用In-Ga-Zn類氧化物、In-Al-Zn類氧化 物、In-Sn-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物、In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。
注意，在此，In-Ga-Zn類氧化物是指作為主要成分具有In、Ga和Zn的氧化物，對In、Ga、Zn的比例沒有限制。此外，也可以包含In、Ga、Zn以外的金屬元素。
此外，當氧化物半導體膜223是In-M-Zn氧化物時，在將In和M的總和設定為100atomic%的情況下，較佳為In高於25atomic%且M低於75atomic%，更佳為In高於34atomic%且M低於66atomic%。
氧化物半導體膜223的能隙為2eV以上，較佳為2.5eV以上，更佳為3eV以上。如此，藉由使用能隙寬的氧化物半導體，可以減少電晶體的關態電流。
氧化物半導體膜223的厚度為3nm以上且200nm以下，較佳為3nm以上且100nm以下，更佳為3nm以上且50nm以下。
當氧化物半導體膜223為In-M-Zn氧化物(M 為Al、Ti、Ga、Ge、Y、Zr、La、Ce、Sn、Mg、Nd或Hf)時，較佳為用來形成In-M-Zn氧化物膜的濺射靶材的金屬元素的原子數比滿足InM及ZnM。這種濺射靶材的金屬元素的原子數比較佳為In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=3：1：2、In：M：Zn=1：3：4、In：M：Zn=1：3：6等。注意，所形成的氧化物半導體膜223的原子數比分別包含上述濺射靶材中的金屬元素的原子數比的±40%的範圍內的誤差。
作為氧化物半導體膜223，可以使用載子密度低的氧化物半導體膜。例如，作為氧化物半導體膜223的載子可以使用密度為1×1017個/cm3以下，較佳為1×1015個/cm3以下，更佳為1×1013個/cm3以下，進一步較佳為1×1011個/cm3以下的載子密度的氧化物半導體膜。
本發明不侷限於上述記載，可以根據所需的電晶體的半導體特性及電特性(場效移動率、臨界電壓等)來使用具有適當的組成的材料。另外，較佳為適當地設定氧化物半導體膜223的載子密度、雜質濃度、缺陷密度、金屬元素與氧的原子數比、原子間距離、密度等，以得到所需的電晶體的半導體特性。
另外，當氧化物半導體膜223包含第14族元素之一的矽或碳時，氧化物半導體膜223中的氧缺陷增加，會使得該半導體層變為n型。因此，將氧化物半導體膜223中的矽或碳的濃度(藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測得的濃 度)設定為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以下。
另外，在氧化物半導體膜223中，利用SIMS測得的鹼金屬或鹼土金屬的濃度為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。有時當鹼金屬及鹼土金屬與氧化物半導體鍵合時生成載子而使電晶體的關態電流增大。因此，較佳為降低氧化物半導體膜223中的鹼金屬或鹼土金屬的濃度。
另外，當氧化物半導體膜223含有氮時生成作為載子的電子，載子密度增加而容易n型化。其結果，使用具有含有氮的氧化物半導體的電晶體容易變為常開啟特性。由此，在該氧化物半導體膜中，較佳為儘可能地減少氮，例如將利用SIMS測得的氮濃度較佳為設定為5×1018atoms/cm3以下。
另外，氧化物半導體膜223例如也可以具有非單晶結構。非單晶結構例如包括後面說明的CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶結構、後面說明的微晶結構或非晶結構。在非單晶結構中，非晶結構的缺陷能階密度最高，而CAAC-OS的缺陷能階密度最低。
氧化物半導體膜223例如也可以具有非晶結構。非晶結構的氧化物半導體膜例如具有無秩序的原子排列且不具有結晶成分。或者，非晶結構的氧化物膜例如是完全的非晶結構且不具有結晶部。
此外，氧化物半導體膜223也可以為具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的混合膜。混合膜有時例如具有包括非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的單層結構。另外，混合膜有時例如具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的疊層結構。
或者，較佳為將矽用於電晶體的形成通道的半導體。作為矽可以使用非晶矽，尤其較佳為使用具有結晶性的矽。例如，較佳為使用微晶矽、多晶矽、單晶矽等。尤其是，多晶矽與單晶矽相比能夠在低溫下形成，並且其場效移動率比非晶矽高，所以多晶矽的可靠性高。藉由將這樣的多晶半導體用於像素可以提高像素的開口率。另外，即使在製造具有極高微細度的輸入輸出裝置的情況下，也能夠將閘極驅動電路及源極驅動電路與像素形成在同一基板上，從而能夠減少構成電子裝置的部件數量。
《氧化物半導體的電阻率的控制方法》
氧化物半導體是可以根據膜中的氧缺陷或/及膜中的氫、水等雜質的濃度來控制電阻率的半導體材料。因此，藉由選擇對氧化物半導體膜進行增加氧缺陷或/及雜質濃度的處理或者降低氧缺陷或/及雜質濃度的處理，可以控 制氧化物導電體膜的電阻率。
另外，如此，使用氧化物半導體膜形成的氧化物導電膜也可以被稱為載子密度高且低電阻的氧化物半導體膜、具有導電性的氧化物半導體膜、或者導電性高的氧化物半導體膜。
明確而言，藉由對成為用作閘極的氧化物導電膜227的氧化物半導體膜進行電漿處理，且增加氧化物半導體膜中的氧缺陷或/及氧化物半導體膜中的氫、水等雜質，可以實現載子密度高且低電阻的氧化物半導體膜。此外，藉由以與氧化物半導體膜接觸的方式形成含氫的絕緣膜217，且使氫從該含氫的絕緣膜217擴散到氧化物半導體膜中，可以實現載子密度高且低電阻的氧化物半導體膜。
另一方面，在氧化物半導體膜223上設置絕緣膜215，以使氧化物半導體膜223不會暴露於上述電漿處理。此外，藉由設置絕緣膜215，氧化物半導體膜223不與含氫的絕緣膜217接觸。藉由作為絕緣膜215使用能夠釋放氧的絕緣膜，可以對氧化物半導體膜223供應氧。被供應氧的氧化物半導體膜223由於膜中或介面的氧缺陷被降低而成為高電阻的氧化物半導體層。此外，作為能夠釋放氧的絕緣膜例如可以使用氧化矽膜或氧氮化矽膜。
另外，為了得到電阻率低的氧化物半導體膜，可以採用離子植入法、離子摻雜法、電漿浸沒離子佈植技術等來將氫、硼、磷或氮注入氧化物半導體膜內。
作為對氧化物導電膜227進行的電漿處理，典型地可以舉出使用包含選自稀有氣體(He、Ne、Ar、Kr、Xe)、磷、硼、氫和氮中的一種氣體的電漿處理。更明確而言，可以舉出Ar氛圍下的電漿處理、Ar和氫的混合氛圍下的電漿處理、氨氛圍下的電漿處理、Ar和氨的混合氛圍下的電漿處理或氮氛圍下的電漿處理等。
藉由上述電漿處理，在氧化物導電膜227中，在發生氧脫離的晶格(或氧脫離的部分)中形成氧缺陷。該氧缺陷有可能成為產生載子的原因。此外，有時從氧化物導電膜227的附近，更明確而言，從與氧化物導電膜227的下側或上側接觸的絕緣膜供應氫，該氫進入上述氧缺陷而產生作為載子的電子。因此，因電漿處理而氧缺陷增加的氧化物導電膜227的載子密度比氧化物半導體膜223高。
另一方面，氧缺陷及氫濃度被降低的氧化物半導體膜223可以說是高純度本質化或實質上高純度本質化的氧化物半導體膜。在此，“實質上本質”是指氧化物半導體的載子密度低於1×1017/cm3，較佳為低於1×1015/cm3，更佳為低於1×1013/cm3。或者，將雜質濃度低且缺陷能階密度低的(氧缺陷少)的狀態稱為“高純度本質”或“實質上高純度本質”。高純度本質或實質上高純度本質的氧化物半導體的載子發生源較少，因此有時可以降低載子密度。由此，在該氧化物半導體膜中形成通道區域的電晶體容易具有正臨界電壓的電特性(也稱為常關 閉特性)。此外，高純度本質或實質上高純度本質的氧化物半導體膜223具有較低的缺陷能階密度，因此可以降低陷阱態密度。
此外，高純度本質或實質上高純度本質的氧化物半導體膜223的關態電流顯著小，即便是通道寬度為1×106μm、通道長度為10μm的元件，當源極電極與汲極電極間的電壓(汲極電壓)在1V至10V的範圍內時，關態電流也可以為半導體參數分析儀的測量極限以下，亦即1×10-13A以下。因此，在該氧化物半導體膜223中形成通道區域的電晶體成為電特性變動小且可靠性高的電晶體。
作為絕緣膜217，例如使用含氫的絕緣膜，亦即能夠釋放氫的絕緣膜(典型為氮化矽膜)，由此可以對氧化物導電膜227供應氫。能夠釋放氫的絕緣膜中的氫濃度較佳為1×1022atoms/cm3以上。藉由以與氧化物導電膜227接觸的方式形成上述絕緣膜，可以高效地使氧化物導電膜227中含有氫。如此，在進行上述電漿處理的同時，改變與氧化物半導體膜(或氧化物導電膜)接觸的絕緣膜的結構，由此可以任意地調整氧化物半導體膜(或氧化物導電體膜)的電阻。
氧化物導電膜227中所含的氫與鍵合於金屬原子的氧發生反應生成水，同時氧缺陷形成在發生氧脫離的晶格(或氧脫離的部分)。當氫進入該氧缺陷時，有時生成作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合而生成作為載子的電子。因此，含有 氫的氧化物導電膜227的載子密度比氧化物半導體膜223高。
在形成有電晶體的通道的氧化物半導體膜223中，較佳為儘可能地減少氫。明確而言，在氧化物半導體膜223中，使利用SIMS得到的氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，更佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下，更進一步較佳為1×1016atoms/cm3以下。
另一方面，用作閘極的氧化物導電膜227的氫濃度或/及氧缺陷量比氧化物半導體膜223多且被低電阻化。
作為氧化物導電膜227可以使用能夠用於氧化物半導體膜223的材料，並且作為氧化物導電膜227的形成方法可以利用氧化物半導體膜223的形成方法。另外，氧化物半導體膜223及氧化物導電膜227具有透光性。
此外，能夠用於氧化物導電膜227的材料及氧化物導電膜227的形成方法可以應用於導電膜251及導電膜252。
《絕緣膜》
作為能夠用於輸入輸出裝置所包括的各絕緣膜、保護 層、間隔物等的絕緣材料，可以使用有機絕緣材料或無機絕緣材料。作為樹脂，例如可以舉出丙烯酸樹脂、環氧樹脂、聚醯亞胺樹脂、聚醯胺樹脂、聚醯胺-醯亞胺樹脂、矽氧烷樹脂、苯并環丁烯類樹脂、酚醛樹脂等。作為無機絕緣膜，可以舉出氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氧化鉿膜、氧化釔膜、氧化鋯膜、氧化鎵膜、氧化鉭膜、氧化鎂膜、氧化鑭膜、氧化鈰膜及氧化釹膜等。
《導電膜》
除了電晶體的閘極、源極、汲極之外，作為輸入輸出裝置所包括的各佈線及電極等導電膜，可以使用鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭或鎢等金屬、以這些金屬為主要成分的合金的單層結構或疊層結構。例如，可以舉出：在鋁膜上層疊鈦膜的兩層結構、在鎢膜上層疊鈦膜的兩層結構、在鉬膜上層疊銅膜的兩層結構、在包含鉬和鎢的合金膜上層疊銅膜的兩層結構、在銅-鎂-鋁合金膜上層疊銅膜的兩層結構、在鈦膜或氮化鈦膜上層疊鋁膜或銅膜進而在其上形成鈦膜或氮化鈦膜的三層結構、在鉬膜或氮化鉬膜上層疊鋁膜或銅膜進而在其上形成鉬膜或氮化鉬膜的三層結構等。例如，當源極電極225a及汲極電極225b具有三層結構時，較佳的是，作為第一層和第三層，形成鈦、氮化鈦、鉬、鎢、包含鉬和鎢的合金、包含鉬和鋯的合金、或由氮化鉬構成的膜，作為第二層，形成 由銅、鋁、金、銀、或者銅和錳的合金等低電阻材料形成的膜。需要說明的是，也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等具有透光性的導電材料。
另外，也可以藉由上述氧化物半導體的電阻率控制方法形成導電膜。
《黏合層》
作為黏合層265可以使用熱固性樹脂、光硬化性樹脂、雙組分型固化樹脂等固化樹脂。例如可以使用丙烯酸樹脂、聚氨酯樹脂、環氧樹脂或者具有矽氧烷鍵的樹脂等。
《連接器》
作為連接器，例如可以使用異方性導電膜(ACF：Anisotropic Conductive Film)或異方性導電膏(ACP：Anisotropic Conductive Paste)等。
《彩色膜》
彩色膜是使指定波長範圍的光透過的有色層。作為能夠用於彩色膜的材料，可以舉出金屬材料、樹脂材料、包含顏料或染料的樹脂材料等。
《遮光膜》
遮光膜設置在相鄰的彩色膜之間。遮光膜例如可以使用金屬材料或者包含顏料或染料的樹脂材料形成黑矩陣。另外，藉由將遮光膜設置於驅動電路部等顯示部之外的區域中，可以抑制起因於導光等的非意圖的漏光，所以是較佳的。
[輸入輸出裝置的工作方法的例子]
下面，示出本發明的一個實施方式的輸入輸出裝置的工作方法的例子等。
圖7A是設置於本發明的一個實施方式的輸入輸出裝置的顯示部中的像素電路的一部分中的等效電路圖。
一個像素至少包括電晶體3503和液晶元件3504。電晶體3503的閘極與佈線3501電連接。另外，電晶體3503的源極和汲極中的一個與佈線3502電連接。
像素電路包括在X方向上延伸的多個佈線(例如，佈線3510_1、佈線3510_2)以及在Y方向上延伸的多個佈線(例如，佈線3511_1)，上述多個佈線以彼此交叉的方式設置，並且在其間形成容量。
另外，在設置於像素電路中的像素中，一部分相鄰的多個像素中的分別設置於每個像素的液晶元件的一個電極彼此電連接而形成一個區塊。該區塊分為兩種，亦即島狀區塊(例如，區塊3515_1、區塊3515_2)和在 X方向或Y方向上延伸的線狀區塊(例如，在Y方向上延伸的區塊3516)。注意，雖然圖7A只示出像素電路的一部分，但是實際上，這兩種區塊在X方向及Y方向上被反復配置。在此，作為液晶元件的一個電極，例如有共用電極等。另一方面，作為液晶元件的另一個電極，例如有像素電極等。
在X方向上延伸的佈線3510_1(或佈線3510_2)與島狀區塊3515_1(或區塊3515_2)電連接。注意，雖然未圖示，但是在X方向上延伸的佈線3510_1藉由線狀區塊使沿著X方向上不連續地配置的多個島狀區塊3515_1電連接。另外，在Y方向上延伸的佈線3511_1與線狀區塊3516電連接。
圖7B是示出延伸在X方向上的多個佈線(佈線3510_1至佈線3510_6，也總稱為佈線3510)和延伸在Y方向上的多個佈線(佈線3511_1至佈線3511_6，也總稱為佈線3511)的連接關係的等效電路圖。此外，也可以將共用電位輸入到延伸在X方向上的佈線3510的每一個及延伸在Y方向上的佈線3511的每一個。另外，也可以將脈衝電壓從脈衝電壓輸出電路輸入到延伸在X方向上的佈線3510的每一個。此外，也可以將延伸在Y方向上的佈線3511的每一個與檢測電路電連接。注意，也可以互相調換佈線3510和佈線3511。
下面，參照圖8A及圖8B對本發明的一個實施方式的輸入輸出裝置的工作方法的一個例子進行說明。
這裡，將一個圖框期間分為寫入期間和感測期間。寫入期間是對像素進行影像資料寫入的期間，佈線3501(也稱為閘極線或掃描線)被依次選擇。另一方面，感測期間是利用感測元件進行感測的期間。
圖8A是寫入期間中的等效電路圖。在寫入期間中，在X方向上延伸的佈線3510與在Y方向上延伸的佈線3511都被輸入共用電位。
圖8B是感測期間的等效電路圖。在感測期間中，在Y方向上延伸的各佈線3511與檢測電路電連接。另外，在X方向上延伸的佈線3510被輸入來自脈衝電壓輸出電路的脈衝電壓。
圖8C是互電容式感測元件的輸入輸出波形的時序圖的一個例子。
在圖8C中，在一個圖框期間中進行各行列中的感測物件的感測。另外，在圖8C中，示出感測期間中的沒有感測出感測物件(未觸摸)和感測出感測物件(觸摸)的兩種情況。
佈線3510_1至佈線3510_6是從脈衝電壓輸出電路被施加脈衝電壓的佈線。藉由對佈線3510_1至佈線3510_6施加脈衝電壓，形成電容器的一對電極之間會產生電場，使電流流過電容器。該產生於電極之間的電場由於手指或筆等觸摸被遮蔽等而變化。就是說，藉由觸摸等，電容器的電容值產生變化。藉由利用該情況，可以感測出感測物件的接近或接觸。
佈線3511_1至佈線3511_6與用來檢測因電容器的電容值變化而產生的佈線3511_1至佈線3511_6的電流變化的檢測電路連接。在佈線3511_1至佈線3511_6中，如果沒有感測物件的接近或接觸，則所檢測的電流值沒有變化，另一方面，在由於所檢測的感測物件的接近或接觸而電容值減少的情況下，電流值減少。另外，當檢測電流時，可以檢測電流量的總和。在此情況下，利用積分電路等檢測電流即可。或者，可以檢測電流的峰值。在此情況下，將電流轉換為電壓而檢測電壓值的峰值即可。
注意，在圖8C中，關於佈線3511_1至佈線3511_6，示出與所檢測出的電流值對應的電壓值的波形。另外，如圖8C所示，較佳為使顯示工作的時序與感測工作的時序同步而進行工作。
根據對佈線3510_1至佈線3510_6施加的脈衝電壓，佈線3511_1至佈線3511_6的波形變化。當沒有感測物件的接近或接觸時，佈線3511_1至佈線3511_6的波形根據佈線3510_1至佈線3510_6的電壓的變化同時且同樣地變化。另一方面，在感測物件接近或接觸的部位電流值減少，因而與其對應的電壓值的波形也產生變化。
如此，藉由檢測電容值的變化，可以感測出感測物件的接近或接觸。注意，有時，即使在手指或筆等感測物件接近於輸入輸出裝置，而不與輸入輸出裝置接觸的情況下也會檢測信號。
注意，雖然圖8C示出在寫入期間中對佈線 3510施加的共用電位與在感測期間中對佈線3510施加的低電位同等的例子，但是本發明的一個實施方式不侷限於此，共用電位也可以與低電位不同。
脈衝電壓輸出電路及檢測電路例如較佳為形成在一個IC中。該IC例如較佳為安裝在輸入輸出裝置上或電子裝置的外殼內的基板上。在具有撓性的輸入輸出裝置中，有彎曲部分的寄生電容增大而雜訊的影響變大的擔憂，所以較佳為使用應用了不容易接受雜訊的影響的驅動方法的IC。例如較佳為使用應用了提高信噪比(S/N比)的驅動方法的IC。
像這樣，較佳為獨立地設置影像寫入期間以及利用感測元件進行感測的期間。由此可以抑制因像素寫入時的噪音引起的感測元件的靈敏度降低。
在本發明的一個實施方式中，如圖8D所示，在一個圖框期間具有一個寫入期間和一個感測期間。或者，如圖8E所示，也可以在一個圖框期間具有兩個感測期間。藉由在一個圖框期間具有多個感測期間，可以進一步提高檢測靈敏度。例如，也可以在一個圖框期間具有兩個以上且四個以下的感測期間。
[感測元件的頂面結構實例]
下面，參照圖9A至圖11B對本發明的一個實施方式的輸入輸出裝置所包括的感測元件的頂面結構實例進行說明。
圖9A示出感測元件的俯視圖。感測元件包括導電膜56a及導電膜56b。導電膜56a被用作感測元件的一個電極，導電膜56b被用作感測元件的另一個電極。感測元件可以藉由利用形成在導電膜56a與導電膜56b之間的容量而感測出感測物件的接近或接觸等。注意，雖然未圖示，但是導電膜56a及導電膜56b有時具有梳齒狀的頂面形狀或形成有狹縫的頂面形狀。
在本發明的一個實施方式中，導電膜56a及導電膜56b還具有液晶元件的共用電極的功能。
多個導電膜56a配置在Y方向上且延伸在X方向上。另外，配置在Y方向上的多個導電膜56b藉由延伸在Y方向上的導電膜58彼此電連接。圖9A示出設置有m個導電膜56a和n個導電膜58的例子。
另外，多個導電膜56a也可以配置在X方向上，此時，也可以延伸在Y方向上。此外，配置在X方向上的多個導電膜56b也可以藉由延伸在X方向上的導電膜58彼此電連接。
如圖9B所示，用作感測元件的電極的導電膜56設置在多個像素60的整體上。導電膜56相當於圖9A的導電膜56a、56b的每一個。像素60由呈現分別不同的顏色的多個子像素構成。圖9B示出由三個子像素60a、60b、60c構成像素60的例子。
另外，較佳的是，感測元件所包括的一對電極都與輔助佈線電連接。圖10示出導電膜56a與輔助佈 線57a電連接，並且導電膜56b與輔助佈線57b電連接的例子。注意，雖然圖10示出輔助佈線重疊於導電膜上的例子，但是導電膜也可以重疊於輔助佈線上。
使可見光透過的導電膜的電阻值有時較高。因此，較佳的是，藉由將該導電膜與輔助佈線電連接，降低感測元件所包括的一對電極的電阻。
藉由降低感測元件所包括的一對電極的電阻，可以減少一對電極的時間常數。由此，可以提高感測元件的檢測靈敏度，並且可以提高感測元件的檢測準確度。
在寫入期間中，如圖11A所示，延伸在X方向上的導電膜56a和延伸在Y方向上的導電膜58(及與導電膜58電連接的導電膜56b)都被輸入共用電位VCOM。另一方面，如圖11B所示，在感測期間中，延伸在Y方向上的導電膜58(及與導電膜58電連接的導電膜56b)都與檢測電路電連接。此外，延伸在X方向上的導電膜56a與脈衝電壓輸出電路電連接，被輸入脈衝電壓。
[像素的頂面結構實例]
下面，參照圖12至圖14B對本發明的一個實施方式的輸入輸出裝置所包括的像素的頂面結構實例進行說明。
圖12是像素的俯視圖，圖13是以虛線表示圖12中的導電膜252的圖。另外，關於各層的疊層順序，還可以參照剖面結構實例1(圖1A及圖2A)的說 明。
多個導電膜251都具有島狀的頂面形狀，並且配置為矩陣狀。導電膜251與電晶體203a所包括的源極或汲極電連接。
導電膜252與多個導電膜251重疊。在導電膜252中形成有狹縫。另外，導電膜252在與電晶體203a重疊的位置具有開口。
在此，導電膜251被用作液晶元件的像素電極，導電膜252被用作液晶元件的共用電極。注意，雖然圖12及圖13示出位於上側的導電膜252為共用電極且位於下側的導電膜251為像素電極的例子，但是也可以採用位於上側的導電膜為像素電極且位於下側的導電膜為共用電極的結構。
導電膜252被用作感測元件的電極。
在以虛線表示的區域277中，導電膜275與導電膜255電連接。導電膜255具有導電膜252的輔助佈線的功能，與導電膜252電連接。導電膜275可以使用與電晶體203a的源極及汲極相同的材料、相同的製程形成。
配置在Y方向上的多個導電膜252相當於圖9A等中的導電膜56b。另外，延伸在Y方向上的導電膜275相當於圖9A等中的導電膜58。配置在Y方向上的多個導電膜252藉由延伸在Y方向上的導電膜255與導電膜275電連接。此時，在作為導電膜252使用氧化物導電膜 的情況下，與使導電膜252與導電膜275直接連接的情況相比，在使使用金屬或合金等形成的導電膜255與導電膜275連接，藉由導電膜255將導電膜252與導電膜275電連接的情況下，可以降低接觸電阻，所以是較佳的。
雖然圖12及圖13示出像素273包括三個子像素的例子，但是本發明的一個實施方式不侷限於此。
另外，圖14A和圖14B示出液晶元件的電極的頂面形狀的例子。
液晶元件207所包括的像素電極和共用電極的形狀不侷限於平板狀，既可以具有各種開口圖案(也稱為狹縫)，又可以具有包括彎曲部或分叉部的形狀。
圖14A和圖14B所示的液晶元件207包括能夠被用作像素電極的導電膜251、能夠被用作共用電極的導電膜252。
圖14A和圖14B所示的電晶體203包括閘極電極221、氧化物半導體膜223、源極電極225a及汲極電極225b。導電膜251與汲極電極225b電連接。
圖14A示出導電膜251具有狹縫的例子，圖14B示出導電膜251具有包括梳齒狀的形狀的例子。注意，雖然圖14A、圖14B示出導電膜251位於導電膜252的上側的例子，但是導電膜252也可以位於導電膜251的上側。
[觸控面板模組]
下面，參照圖15及圖16A至圖16C說明包括本發明的一個實施方式的輸入輸出裝置及IC的觸控面板模組。
圖15示出觸控面板模組6500的方塊圖。觸控面板模組6500包括觸控面板6510及IC6520。可以將本發明的一個實施方式的輸入輸出裝置適用於觸控面板6510。
觸控面板6510包括顯示部6511、輸入部6512及掃描線驅動電路6513。顯示部6511包括多個像素、多個信號線及多個掃描線，並且能夠顯示影像。輸入部6512包括感測出感測物件對觸控面板6510的接觸或接近的多個感測元件，並且能夠被用作觸控感測器。掃描線驅動電路6513能夠對顯示部6511中的掃描線輸出掃描信號。
在此，雖然為了便於說明，作為觸控面板6510的結構分開示出顯示部6511和輸入部6512，但是較佳為採用兼具顯示影像的功能和觸控感測器的功能的所謂的In-Cell型觸控面板。
顯示部6511較佳為具有HD(像素個數1280×720)、FHD(像素個數1920×1080)、WQHD(像素個數2560×1440)、WQXGA(像素個數2560×1600)、4K(像素個數3840×2160)、8K(像素個數7680×4320)等極高的解析度。尤其較佳為具有4K、8K或更高的解析度。另外，設置在顯示部6511中的像素的密度(清晰度)較佳為300ppi以上，更佳為500ppi以上，更佳為 800ppi以上，進一步較佳為1000ppi以上，更進一步較佳為1200ppi以上。這樣的具有高解析度及高清晰度的顯示部6511可以進一步提高可攜式或家用等的個人用途中的真實感或縱深感等。
IC6520包括電路單元6501、信號線驅動電路6502、感測器驅動電路6503及檢測電路6504。電路單元6501包括時序控制器6505及影像處理電路6506等。
信號線驅動電路6502能夠對顯示部6511中的信號線輸出作為類比信號的影像信號(也稱為視訊信號)。例如，信號線驅動電路6502可以具有組合移位暫存器電路和緩衝器電路的結構。另外，觸控面板6510可以包括與信號線連接的解多工器電路。
感測器驅動電路6503能夠輸出驅動輸入部6512中的感測元件的信號。感測器驅動電路6503例如可以具有組合移位暫存器電路和緩衝器電路的結構。
檢測電路6504能夠對電路單元6501輸出來自輸入部6512中的感測元件的輸出信號。例如，檢測電路6504可以包括放大電路及類比資料轉換電路(ADC：Analog-Digital Convertor)。此時，檢測電路6504將從輸入部6512輸出的類比信號轉換為數位信號且輸出到電路單元6501。
電路單元6501中的影像處理電路6506具有如下功能：生成並輸出驅動觸控面板6510的顯示部6511的信號；生成並輸出驅動輸入部6512的信號；以及分析 從輸入部6512輸出的信號且將其輸出到CPU6540。
明確而言，影像處理電路6506例如能夠按照CPU6540的指令生成影像信號。另外，影像處理電路6506能夠按照顯示部6511的規格對影像信號進行信號處理來將其轉換為類比影像信號，並供應到信號線驅動電路6502。另外，影像處理電路6506能夠按照CPU6540的指令生成對感測器驅動電路6503輸出的驅動信號。影像處理電路6506還能夠分析從檢測電路6504輸入的信號，並將其作為位置資訊輸出到CPU6540。
時序控制器6505能夠根據被影像處理電路6506處理的影像信號等中的同步信號生成時脈信號、起動脈衝信號等信號，並將其輸出到掃描線驅動電路6513及感測器驅動電路6503。時序控制器6505也可以具有生成規定檢測電路6504輸出信號的時序的信號且將其輸出的功能。在此，時序控制器6505較佳為輸出分別與對掃描線驅動電路6513輸出的信號以及對感測器驅動電路6503輸出的信號同步的信號。尤其是，較佳為將改寫顯示部6511的像素的資料的期間和在輸入部6512中感測的期間分開。例如，可以以將一個圖框期間分為改寫像素的資料的期間和感測期間的方式驅動觸控面板6510。另外，例如藉由在一個圖框期間中設置兩個以上的感測期間，可以提高檢測靈敏度及檢測準確度。
影像處理電路6506例如可以包括處理器。例如，可以使用DSP(Digital Signal Processor：數位信號 處理器)、GPU(Graphics Processing Unit：圖形處理器)等微處理器。微處理器也可以由FPGA(Field Programmable Gate Array：現場可程式邏輯閘陣列)或FPAA(Field Programmable Analog Array：現場可程式類比陣列)等PLD(Programmable Logic Device：可程式邏輯裝置)來構成。藉由由處理器解釋且執行來自各種程式的指令，進行各種資料處理或程式控制。有可能由處理器執行的程式可以被存儲在處理器中的記憶體區域，也可以被存儲在另外設置的記憶體裝置中。
此外，也可以將在其通道形成區域中使用氧化物半導體而實現了極小的關態電流的電晶體用於觸控面板6510中的顯示部6511或掃描線驅動電路6513、IC6520中的電路單元6501、信號線驅動電路6502、感測器驅動電路6503或檢測電路6504或者設置在外部的CPU6540等。由於該電晶體的關態電流極小，所以藉由將該電晶體用於保持流入用作記憶元件的電容器的電荷(資料)的開關，可以確保資料的長期保持。例如，藉由將該特性應用於影像處理電路6506的暫存器和快取記憶體中的至少一個，可以僅在必要時使影像處理電路6506工作，而在其他情況下使之前的處理資訊儲存在該記憶元件，從而實現常閉運算(normally off computing)，由此可以實現觸控面板模組6500及安裝有該觸控面板模組6500的電子裝置的低功耗化。
注意，雖然在此示出電路單元6501包括時序 控制器6505及影像處理電路6506的結構，但是也可以將影像處理電路6506或具有影像處理電路6506的一部分功能的電路設置在外部。或者，也可以由CPU6540承擔影像處理電路6506的全部或一部分功能。例如，也可以採用電路單元6501包括信號線驅動電路6502、感測器驅動電路6503、檢測電路6504及時序控制器6505的結構。
注意，雖然在此示出IC6520包括電路單元6501的例子，但是電路單元6501也可以不包括在IC6520內。此時，可以採用IC6520包括信號線驅動電路6502、感測器驅動電路6503及檢測電路6504的結構。例如，當在觸控面板模組6500中安裝多個IC時，可以在觸控面板模組6500的外部設置電路單元6501而配置不包括電路單元6501的多個IC6520，也可以組合僅包括IC6520及信號線驅動電路6502的IC來配置。
如此，藉由將驅動觸控面板6510的顯示部6511的功能及驅動輸入部6512的功能組合於一個IC中，可以減少安裝在觸控面板模組6500中的IC的個數，由此可以降低成本。
圖16A、圖16B及圖16C是安裝有IC6520的觸控面板模組6500的示意圖。
在圖16A中，觸控面板模組6500包括基板6531、相對基板6532、多個FPC6533、IC6520及IC6530等。在基板6531與相對基板6532之間包括顯示部6511、輸入部6512及掃描線驅動電路6513。IC6520及 IC6530以COG方式等安裝方式安裝在基板6531上。
IC6530是在上述IC6520中僅包括信號線驅動電路6502或者包括信號線驅動電路6502及電路單元6501的IC。藉由FPC6533從外部對IC6520和IC6530中的至少一個供應信號。還可以藉由FPC6533從IC6520或IC6530向外部輸出信號。
圖16A例示出以夾著顯示部6511的方式設置兩個掃描線驅動電路6513的結構。並且示出除了IC6520還包括IC6530的結構。這樣的結構可以適用於顯示部6511的解析度極高的情況。
圖16B示出安裝有一個IC6520及一個FPC6533的例子。如此，藉由將功能集中於一個IC6520，可以減少構件的個數，所以是較佳的。另外，在圖16B中，示出沿著顯示部6511的兩個短邊中的近於FPC6533一側的邊配置掃描線驅動電路6513的例子。
圖16C例示出包括安裝有影像處理電路6506等的PCB(Printed Circuit Board：印刷電路板)6534的結構。基板6531上的IC6520、IC6530與PCB6534由FPC6533電連接。在此，IC6520也可以不包括上述影像處理電路6506。
此外，在圖16A、圖16B及圖16C的各圖中，IC6520及IC6530也可以不安裝在基板6531上而安裝在FPC6533上。例如，IC6520及IC6530可以以COF方式或TAB方式等安裝方式安裝在FPC6533上。
如圖16A及圖16B所示，在顯示部6511的短邊一側配置FPC6533及IC6520(及IC6530)等的結構能夠實現窄邊框化，因此例如可以適用於智慧手機、行動電話或平板終端等電子裝置。另外，如圖16C所示的使用PCB6534的結構例如可以適用於電視機、顯示器裝置、平板終端或膝上型個人電腦等。
本實施方式可以與其他實施方式適當地組合。
實施方式2
在本實施方式中，參照圖17A至圖21對本發明的一個實施方式的輸入輸出裝置的製造方法進行說明。在本實施方式中，主要對電晶體的製造方法進行說明。另外，關於各層的材料，可以參照實施方式1的說明。
首先，在基板211上形成閘極電極221。然後，在基板211及閘極電極221上形成包括絕緣膜106、107的絕緣膜213(參照圖17A)。
在本實施方式中，作為基板211使用玻璃基板，作為閘極電極221使用鎢膜，作為絕緣膜106使用能夠釋放氫的氮化矽膜，作為絕緣膜107使用能夠釋放氧的氧化矽膜。
絕緣膜106具有抑制氧透過的障壁膜的功能。例如，當對絕緣膜107、絕緣膜215、絕緣膜217和氧化物半導體膜223中的至少一個供應過量氧時，絕緣膜 106能夠抑制氧透過。
與用作電晶體的通道區域的氧化物半導體膜223接觸的絕緣膜107較佳為氧化物絕緣膜，並且該絕緣膜107較佳為包括包含超過化學計量組成的氧的區域(氧過剩區域)。換言之，絕緣膜107是能夠釋放氧的絕緣膜。此外，為了在絕緣膜107中設置氧過剩區域，例如可以在氧氛圍下形成絕緣膜107。或者，也可以對成膜後的絕緣膜107引入氧而形成氧過剩區域。作為氧的引入方法，可以使用離子植入法、離子摻雜法、電漿浸沒離子佈植技術、電漿處理等。
此外，當絕緣膜106和絕緣膜107中的一個或兩個使用氧化鉿時發揮如下效果。氧化鉿的相對介電常數比氧化矽或氧氮化矽高。因此，藉由使用氧化鉿，與使用氧化矽的情況相比，可以使絕緣膜106和絕緣膜107中的一個或兩個的厚度變大，由此，可以減少穿隧電流所引起的洩漏電流。亦即，可以實現關態電流小的電晶體。再者，與具有非晶結構的氧化鉿相比，具有結晶結構的氧化鉿具有高相對介電常數。因此，為了形成關態電流小的電晶體，較佳為使用具有結晶結構的氧化鉿。作為結晶結構的例子，可以舉出單斜晶系或立方晶系等。注意，本發明的一個實施方式不侷限於此。
注意，在本實施方式中，作為絕緣膜106形成氮化矽膜，作為絕緣膜107形成氧化矽膜。與氧化矽膜相比，氮化矽膜的相對介電常數較高且為了得到與氧化矽 膜相等的靜電容量所需要的厚度較大。藉由作為被用作電晶體的閘極絕緣膜的絕緣膜213包括氮化矽膜，可以增加絕緣膜的物理厚度。因此，可以藉由抑制電晶體的絕緣耐壓的下降並提高絕緣耐壓來抑制電晶體的靜電破壞。
可以在基板211上形成導電膜之後，以殘留所希望的區域的方式對該導電膜進行圖案化，然後對不需要的區域進行蝕刻，由此形成閘極電極221。
接著，在絕緣膜213上的與閘極電極221重疊的位置上形成氧化物半導體膜223(參照圖17B)。
在本實施方式中，作為氧化物半導體膜223使用In-Ga-Zn氧化物膜(使用In：Ga：Zn=1：1：1.2(原子數比)的金屬氧化物靶材形成的膜)。
可以在絕緣膜213上形成氧化物半導體膜之後，以殘留所希望的區域的方式對該氧化物半導體膜進行圖案化，然後對不需要的區域進行蝕刻，由此形成氧化物半導體膜223。
較佳為在形成氧化物半導體膜223之後進行加熱處理。在如下條件下進行加熱處理即可：以250℃以上且650℃以下的溫度，較佳為以300℃以上且500℃以下的溫度，更佳為以350℃以上且450℃以下的溫度，採用惰性氣體氛圍、包含10ppm以上的氧化性氣體的氛圍或減壓氛圍。此外，加熱處理也可以在惰性氣體氛圍中進行熱處理之後，在包含10ppm以上的氧化性氣體的氛圍中進行以便填補從氧化物半導體膜223脫離的氧。由於該 加熱處理，可以從絕緣膜106、107及氧化物半導體膜223中的至少一個去除氫、水等雜質。注意，該熱處理也可以在將氧化物半導體膜223加工為島狀之前進行。
注意，為了對將氧化物半導體膜223用作通道區域的電晶體賦予穩定的電特性，藉由降低氧化物半導體膜223中的雜質濃度，來使氧化物半導體膜223成為本質或實質上本質是有效的。
可以在絕緣膜213及氧化物半導體膜223上形成導電膜，以殘留所希望的區域的方式對該導電膜進行圖案化，然後對不需要的區域進行蝕刻，由此在絕緣膜213及氧化物半導體膜223上形成源極電極225a及汲極電極225b(參照圖17C)。
在本實施方式中，作為源極電極225a及汲極電極225b採用鎢膜、鋁膜和鈦膜的三層的疊層結構。
另外，也可以在形成源極電極225a及汲極電極225b之後對氧化物半導體膜223的表面進行洗滌。作為該洗滌方法，例如可以舉出使用磷酸等化學溶液的洗滌。藉由使用磷酸等化學溶液進行洗滌，可以去除附著於氧化物半導體膜223表面的雜質(例如，包含在源極電極225a及汲極電極225b中的元素等)。注意，不一定需要進行該洗滌，根據情況可以不進行該洗滌。
另外，在形成源極電極225a及汲極電極225b的製程和上述洗滌製程中的一個或兩個中，有時氧化物半導體膜223的從源極電極225a及汲極電極225b露出的區 域變薄。
接著，在絕緣膜213、氧化物半導體膜223、源極電極225a及汲極電極225b上形成包括絕緣膜114、116的絕緣膜215。然後，以殘留所希望的區域的方式對該絕緣膜215進行圖案化，然後對不需要的區域進行蝕刻，由此形成開口141(參照圖17D)。
較佳的是，在形成絕緣膜114之後，在不暴露於大氣的狀態下連續地形成絕緣膜116。在形成絕緣膜114之後，在不暴露於大氣的狀態下，調節源氣體的流量、壓力、高頻功率和基板溫度中的一個以上而連續地形成絕緣膜116，由此可以減少絕緣膜114與絕緣膜116之間的介面處的來源於大氣成分的雜質的濃度，並且可以使包含於絕緣膜114、116中的氧移動到氧化物半導體膜223中，從而可以降低氧化物半導體膜223中的氧缺陷量。
在絕緣膜116的形成製程中，絕緣膜114被用作氧化物半導體膜223的保護膜。因此，可以在減少對氧化物半導體膜223造成的損傷的同時使用功率密度高的高頻功率形成絕緣膜116。
在本實施方式中，作為絕緣膜114、116使用能夠釋放氧的氧氮化矽膜。
與被用作電晶體的通道區域的氧化物半導體膜223接觸的絕緣膜114較佳為氧化物絕緣膜，而使用能夠釋放氧的絕緣膜。能夠釋放氧的絕緣膜換句話說是具有 含有超過化學計量組成的氧的區域(氧過剩區域)的絕緣膜。此外，為了在絕緣膜114中設置氧過剩區域，例如，可以在氧氛圍下形成絕緣膜114。或者，也可以對成膜後的絕緣膜114引入氧，形成氧過剩區域。作為氧的引入方法，可以使用離子植入法、離子摻雜法、電漿浸沒離子佈植技術、電漿處理等。
藉由作為絕緣膜114使用能夠釋放氧的絕緣膜，可以將氧移動到被用作電晶體的通道區域的氧化物半導體膜223中，而減少氧化物半導體膜223的氧缺陷量。例如，藉由使用如下絕緣膜可以減少氧化物半導體膜223中的氧缺陷量，在該絕緣膜中利用熱脫附譜分析(以下，稱為TDS(Thermal Desorption Spectroscopy)分析)測得的膜表面溫度為100℃以上且700℃以下或100℃以上且500℃以下的範圍內的氧分子的釋放量為1.0×1018分子/cm3以上。
此外，較佳為使絕緣膜114中的缺陷量較少，典型的是，藉由ESR測得的起因於矽懸空鍵的在g=2.001處出現的信號的自旋密度較佳為3×1017spins/cm3以下。這是因為，若絕緣膜114的缺陷密度高，氧則與該缺陷鍵合，而使絕緣膜114中的氧透過量減少。較佳的是，在絕緣膜114與氧化物半導體膜223之間的介面的缺陷量較少，典型的是，利用ESR測得的起因於氧化物半導體膜223中的缺陷的在g值為1.89以上且1.96以下處出現的信號的自旋密度為1×1017spins/cm3以下，更佳為 檢測下限以下。
在絕緣膜114中，有時從外部進入絕緣膜114的氧全部移動到絕緣膜114的外部。或者，有時從外部進入絕緣膜114的氧的一部分殘留在絕緣膜114內部。另外，有時在氧從外部進入絕緣膜114的同時，絕緣膜114所含有的氧移動到絕緣膜114的外部，由此在絕緣膜114中發生氧的移動。在形成能夠使氧透過的氧化物絕緣膜作為絕緣膜114時，可以使從設置在絕緣膜114上的絕緣膜116脫離的氧經過絕緣膜114而移動到氧化物半導體膜223中。
此外，絕緣膜114可以使用起因於氮氧化物的態密度低的氧化物絕緣膜形成。注意，該起因於氮氧化物的態密度有時會形成在氧化物半導體膜的價帶頂的能量(Ev_os)與氧化物半導體膜的導帶底的能量(Ec_os)之間。作為上述氧化物絕緣膜，可以使用氮氧化物的釋放量少的氧氮化矽膜或氮氧化物的釋放量少的氧氮化鋁膜等。
此外，在TDS分析中，氮氧化物的釋放量少的氧氮化矽膜是氨釋放量比氮氧化物的釋放量多的膜，典型的是氨分子的釋放量為1×1018分子/cm3以上且5×1019分子/cm3以下。注意，該氨釋放量是在進行膜表面溫度為50℃以上且650℃以下，較佳為50℃以上且550℃以下的加熱處理時的釋放量。
氮氧化物(NOx，x大於0且2以下，較佳為1以上且2以下)，典型的是NO2或NO在絕緣膜114等 中形成能階。該能階位於氧化物半導體膜223的能隙中。由此，當氮氧化物擴散到絕緣膜114與氧化物半導體膜223之間的介面時，有時該能階在絕緣膜114一側俘獲電子。其結果，被俘獲的電子留在絕緣膜114與氧化物半導體膜223之間的介面附近，由此使電晶體的臨界電壓向正方向漂移。
另外，當進行加熱處理時，氮氧化物與氨及氧起反應。當進行加熱處理時，絕緣膜114所包含的氮氧化物與絕緣膜116所包含的氨起反應，由此絕緣膜114所包含的氮氧化物減少。因此，在絕緣膜114與氧化物半導體膜223之間的介面附近電子不容易被俘獲。
藉由作為絕緣膜114使用上述氧化物絕緣膜，可以降低電晶體的臨界電壓的漂移，從而可以降低電晶體的電特性的變動。
藉由進行電晶體的製程中的加熱處理，典型的是低於400℃或低於375℃(較佳為340℃以上且360℃以下)的加熱處理，在利用100K以下的ESR對絕緣膜114進行測量而得到的質譜中，觀察到g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號。在X帶的ESR測定中，第一信號與第二信號之間的分割寬度(split width)及第二信號與第三信號之間的分割寬度大約為5mT。另外，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信 號以及g值為1.964以上且1.966以下的第三信號的自旋密度的總和低於1×1018spins/cm3，典型地為1×1017spins/cm3以上且低於1×1018spins/cm3。
在100K以下的ESR譜中，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號相當於起因於氮氧化物(NOx，x大於0以上且2以下，較佳為1以上且2以下)的信號。作為氮氧化物的典型例子，有一氧化氮、二氧化氮等。亦即，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號的自旋密度的總數越少，氧化物絕緣膜中的氮氧化物含量越少。
另外，利用SIMS對上述氧化物絕緣膜進行測量而得到的氮濃度為6×1020atoms/cm3以下。
藉由在基板溫度為220℃以上且350℃以下的情況下利用使用矽烷及一氧化二氮的PECVD法形成上述氧化物絕緣膜，可以形成緻密且硬度高的膜。
以與絕緣膜114接觸的方式形成的絕緣膜116使用其氧含量超過化學計量組成的氧化物絕緣膜形成。藉由加熱，氧的一部分從其氧含量超過化學計量組成的氧化物絕緣膜中脫離。在TDS分析中，其氧含量超過化學計量組成的氧化物絕緣膜的換算為氧原子的氧釋放量為1.0×1019atoms/cm3以上，較佳為3.0×1020atoms/cm3以 上。注意，在上述TDS分析中，膜的表面溫度較佳為100℃以上且700℃以下或100℃以上且500℃以下。
此外，較佳為使絕緣膜116中的缺陷量較少，典型的是，藉由ESR測得的起因於矽懸空鍵且在g=2.001處出現的信號的自旋密度低於1.5×1018spins/cm3，更佳為1×1018spins/cm3以下。由於絕緣膜116與絕緣膜114相比離氧化物半導體膜223更遠，所以絕緣膜116的缺陷密度也可以高於絕緣膜114。
絕緣膜114的厚度可以為5nm以上且150nm以下，較佳為5nm以上且50nm以下，更佳為10nm以上且30nm以下。絕緣膜116的厚度可以為30nm以上且500nm以下，較佳為150nm以上且400nm以下。
另外，因為絕緣膜114及絕緣膜116可以使用相同種類材料形成，所以有時無法明確地確認到絕緣膜114與絕緣膜116之間的介面。因此，在本實施方式中，以虛線圖示出絕緣膜114與絕緣膜116之間的介面。注意，在本實施方式中，雖然說明絕緣膜114與絕緣膜116的兩層結構，但是不侷限於此，例如，也可以採用絕緣膜114的單層結構、絕緣膜116的單層結構或三層以上的疊層結構。
另外，在形成絕緣膜114、116之後較佳為進行加熱處理(以下，記載為第一加熱處理)。藉由第一加熱處理，可以降低包含於絕緣膜114、116中的氮氧化物。此外，藉由第一加熱處理，可以將絕緣膜114、116 中的氧的一部分移動到氧化物半導體膜223中以減少氧化物半導體膜223中的氧缺陷量。
將第一加熱處理的溫度典型地設定為低於400℃，較佳為低於375℃，更佳為150℃以上且350℃以下。第一加熱處理可以在氮、氧、超乾燥空氣(水含量為20ppm以下，較佳為1ppm以下，更佳為10ppb以下的空氣)或稀有氣體(氬、氦等)的氛圍下進行。較佳為在上述氮、氧、超乾燥空氣或稀有氣體中不含有氫、水等。該加熱處理可以使用電爐、RTA(Rapid Thermal Anneal：快速熱退火)等。
以使汲極電極225b露出的方式形成開口141。作為開口141的形成方法，例如可以使用乾蝕刻法。開口141的形成方法不侷限於此，也可以使用濕蝕刻法、或乾蝕刻法和濕蝕刻法的組合。注意，由於用來形成開口141的蝕刻製程，而有可能減少汲極電極225b的厚度。
接著，以覆蓋開口141的方式在絕緣膜116上形成將後面成為氧化物導電膜227的氧化物半導體膜(參照圖18A、圖18B)。
圖18A是在絕緣膜116上形成氧化物半導體膜時的成膜裝置內的剖面示意圖。圖18A示意性地示出：作為成膜裝置的濺射裝置；在該濺射裝置中設置的靶材193；在靶材193的下方形成的電漿194。
首先，在形成氧化物半導體膜時，在包含第 三氧氣體的氛圍下進行電漿放電。此時，被形成氧化物半導體膜的絕緣膜116被添加氧。在形成氧化物半導體膜時，該氛圍除了第三氧氣體以外還可以混有惰性氣體(例如，氦氣體、氬氣體、氙氣體等)。例如，較佳的是，使用氬氣體和第三氧氣體，使第三氧氣體的流量比氬氣體大。藉由使第三氧氣體的流量比氬氣體大，可以適當地對絕緣膜116添加氧。例如，作為氧化物半導體膜的形成條件，可以使沉積氣體整體中第三氧氣體所占的比例為50%以上且100%以下，較佳為80%以上且100%以下。
注意，在圖18A中，以虛線箭頭示意性地示出添加到絕緣膜116的氧或過量氧。
形成氧化物半導體膜時的基板溫度為室溫以上且低於340℃，較佳為室溫以上且300℃以下，更佳為100℃以上且250℃以下，進一步較佳為100℃以上且200℃以下。藉由利用加熱形成氧化物半導體膜，可以提高氧化物半導體膜的結晶性。另一方面，當作為基板211使用大型玻璃基板(例如，第6代至第10代)且形成氧化物半導體膜時的基板溫度為150℃以上且低於340℃時，基板211有時變形(歪曲或翹曲)。因此，當使用大型玻璃基板時，藉由將形成氧化物半導體膜時的基板溫度設定為100℃以上且低於150℃，可以抑制玻璃基板的變形。
在本實施方式中，藉由使用In-Ga-Zn金屬氧化物靶材(In：Ga：Zn=1：3：6[原子數比])的濺射法形成氧化物半導體膜。
接著，將該氧化物半導體膜加工為所希望的形狀，由此形成島狀的氧化物半導體膜227a(參照圖18C)。
在絕緣膜116上形成氧化物半導體膜之後，以殘留所希望的區域的方式對該氧化物半導體膜進行圖案化，然後對不需要的區域進行蝕刻，由此可以形成氧化物半導體膜227a。
接著，在絕緣膜116及氧化物半導體膜227a上形成絕緣膜217(參照圖19A)。
絕緣膜217具有能夠阻擋氧、氫、水、鹼金屬、鹼土金屬等的功能。藉由設置絕緣膜217，能夠防止氧從氧化物半導體膜223擴散到外部並能夠防止絕緣膜215所包含的氧擴散到外部，還能夠抑制氫、水、鹼金屬、鹼土金屬等從外部侵入氧化物半導體膜223中。
絕緣膜217較佳為包含氫和氮中的一個或兩個。作為絕緣膜217，例如較佳為使用氮化矽膜。例如，可以利用濺射法或PECVD法形成絕緣膜217。例如，當利用PECVD法形成絕緣膜217時，將基板溫度設定為低於400℃，較佳為低於375℃，更佳為180℃以上且350℃以下。藉由將形成絕緣膜217時的基板溫度設定為上述範圍，可以形成緻密膜，所以是較佳的。藉由將形成絕緣膜217時的基板溫度設定為上述範圍，可以將絕緣膜114、116中的氧或過量氧移動到氧化物半導體膜223中。
注意，也可以設置對氧、氫、水等具有阻擋 效果的氧化物絕緣膜代替對氧、氫、水、鹼金屬、鹼土金屬等具有阻擋效果的氮化物絕緣膜。作為對氧、氫、水等具有阻擋效果的氧化物絕緣膜，有氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧氮化鎵膜、氧化釔膜、氧氮化釔膜、氧化鉿膜、氧氮化鉿膜等。
在形成絕緣膜217之後，也可以進行與上述第一加熱處理同等的加熱處理(以下，稱為第二加熱處理)。如此，在當形成成為氧化物導電膜227的氧化物半導體膜時對絕緣膜116添加氧之後，藉由以低於400℃的溫度，較佳為以低於375℃的溫度，更佳為以180℃以上且350℃以下的溫度進行加熱處理，可以使絕緣膜116中的氧或過量氧移動到氧化物半導體膜223中，從而可以填補氧化物半導體膜223中的氧缺陷。
在此，參照圖20對向氧化物半導體膜223移動的氧進行說明。圖20為示出因形成絕緣膜217時的基板溫度(典型的是低於375℃)或者形成絕緣膜217後的第二加熱處理(典型的是低於375℃)而向氧化物半導體膜223移動的氧的模型圖。注意，在圖20中，由虛線的箭頭表示向氧化物半導體膜223移動的氧(氧自由基、氧原子或者氧分子)。另外，圖20是示出形成絕緣膜217之後的電晶體附近的剖面圖。
當氧從接觸於圖20所示的氧化物半導體膜223的膜(在此，為絕緣膜107及絕緣膜114)移動到氧化物半導體膜223時，氧缺陷被填補。尤其是，在本發明 的一個實施方式的輸入輸出裝置中，在藉由濺射法形成成為氧化物半導體膜223的氧化物半導體膜時，由於使用氧氣體對絕緣膜107添加氧，因此絕緣膜107包含過量氧區域。另外，在藉由濺射法形成成為氧化物導電膜227的氧化物半導體膜時，由於使用氧氣體對絕緣膜116添加氧，所以絕緣膜116具有過量氧區域。由此，由於氧化物半導體膜223夾在該包含過量氧區域的絕緣膜之間，所以被有效地填補氧缺陷。
另外，在絕緣膜107之下設置有絕緣膜106，在絕緣膜114、116之上設置有絕緣膜217。藉由使用氧透過性低的材料，例如，氮化矽等形成絕緣膜106、217，可以將絕緣膜107、114、116所包含的氧封閉在氧化物半導體膜223一側，所以可以有效地將氧移動到氧化物半導體膜223。
另外，絕緣膜217較佳為具有降低氧化物導電膜227的電阻率的功能。
藉由形成包含氫和氮中的任何一個或兩個的絕緣膜217，對接觸於絕緣膜217的氧化物半導體膜227a添加氫和氮中的任何一個或兩個。由此，氧化物半導體膜227a的載子密度變高，而該氧化物半導體膜227a可以被用作氧化物導電膜。
注意，隨著氧化物半導體膜227a的電阻率降低，在圖19A之後的圖式中，將氧化物半導體膜227a表示為氧化物導電膜227。
氧化物導電膜227的電阻率至少低於氧化物半導體膜223，較佳為1×10-3Ωcm以上且低於1×104Ωcm，更佳為1×10-3Ωcm以上且低於1×10-1Ωcm。
接著，在絕緣膜217上形成絕緣膜219，以殘留所希望的區域的方式對絕緣膜217、219進行圖案化，然後對不需要的區域進行蝕刻，來形成開口142(參照圖19B)。
另外，在本實施方式中，作為絕緣膜219，可以使用丙烯酸樹脂。
以使汲極電極225b露出的方式形成開口142。作為開口142的形成方法，例如可以使用乾蝕刻法。注意，對於開口142的形成方法不侷限於此而可以採用濕蝕刻法或組合乾蝕刻法和濕蝕刻法的形成方法。另外，有時由於形成開口142的蝕刻製程而可以減少汲極電極225b的厚度。
另外，也可以不進行上述形成開口141的製程而在形成開口142的製程中在絕緣膜114、116、217、219中形成開口。藉由採用這樣的製程，可以縮短本發明的一個實施方式的輸入輸出裝置的製程，因此可以抑制製造成本。
接著，以覆蓋開口142的方式在絕緣膜219上形成導電膜，以殘留所希望的區域的方式對該導電膜進行圖案化，然後對不需要的區域進行蝕刻來形成導電膜251。並且，在導電膜251上形成絕緣膜253。接著，在 絕緣膜253上形成導電膜，以殘留所希望的區域的方式對該導電膜進行圖案化，然後對不需要的區域進行蝕刻，由此形成導電膜255。並且，在絕緣膜253及導電膜255上形成導電膜，以殘留所希望的區域的方式對該導電膜進行圖案化，然後對不需要的區域進行蝕刻，由此形成導電膜252(參照圖19C)。
在本實施方式中，作為導電膜251及導電膜252使用ITO膜，作為絕緣膜253使用氮化矽膜，作為導電膜255使用銀、鈀和銅的合金(也稱為Ag-Pd-Cu、APC)膜。
雖然對導電膜252和導電膜255的形成順序沒有特別的限制，但是較佳的是，在形成導電膜252之前形成導電膜255。藉由對導電膜255進行蝕刻，可以抑制導電膜252受到損傷等。
另外，也可以藉由利用與氧化物導電膜227同樣的方法並使用氧化物半導體膜，來形成導電膜251。此時，作為形成在導電膜251上的絕緣膜253，可以適用能夠用於絕緣膜217的材料。另外，也可以藉由形成氧化物半導體膜並對該氧化物半導體膜進行降低電阻率的處理，來形成導電膜252。
藉由上述製程，可以製造圖4所示的電晶體203b和液晶元件的一對電極。
注意，雖然圖19C示出設置有絕緣膜219的結構，但是也可以採用不設置絕緣膜219的結構(參照圖 21)。
本實施方式可以與其他實施方式適當地組合。
實施方式3
在本實施方式中，參照圖22A至圖25D說明能夠應用於本發明的一個實施方式的輸入輸出裝置的電晶體。另外，關於各層的材料，可以參照實施方式1的說明。
〈電晶體的結構例子1〉
圖22A是電晶體270的俯視圖，圖22B是沿著圖22A所示的點劃線A1-A2的剖面圖，圖22C是沿著點劃線B1-B2的剖面圖。另外，有時將點劃線A1-A2方向稱為通道長度方向，將點劃線B1-B2方向稱為通道寬度方向。
電晶體270包括：基板502上的被用作第一閘極電極的導電膜504；基板502及導電膜504上的絕緣膜506；絕緣膜506上的絕緣膜507；絕緣膜507上的氧化物半導體膜508；與氧化物半導體膜508電連接的被用作源極電極的導電膜512a；與氧化物半導體膜508電連接的被用作汲極電極的導電膜512b；氧化物半導體膜508、導電膜512a、512b上的絕緣膜514、516；以及絕緣膜516上的氧化物導電膜511b。另外，在氧化物導電膜511b上設置絕緣膜518。
在電晶體270中，絕緣膜514及絕緣膜516具有作為電晶體270的第二閘極絕緣膜的功能。氧化物半導體膜511a藉由形成在絕緣膜514及絕緣膜516中的開口552c與導電膜512b連接。氧化物半導體膜511a例如具有顯示元件的像素電極的功能。另外，在電晶體270中，氧化物導電膜511b具有作為第二閘極電極(也稱為背閘極電極)的功能。
如圖22C所示，氧化物導電膜511b藉由設置於絕緣膜506、507、絕緣膜514及絕緣膜516中的開口552a、552b連接到被用作第一閘極電極的導電膜504。因此，對導電膜504和氧化物導電膜511b供應相同的電位。
另外，在本實施方式中例示出形成開口552a、552b使氧化物導電膜511b與導電膜504連接的結構，但是不侷限於此。例如，也可以採用僅形成開口552a和開口552b中的任一個而使氧化物導電膜511b與導電膜504連接的結構，或者，不形成開口552a和開口552b而不使氧化物導電膜511b與導電膜504連接的結構。當採用不使氧化物導電膜511b與導電膜504連接的結構時，可以對氧化物導電膜511b和導電膜504分別供應不同的電位。
如圖22B所示，氧化物半導體膜508位於與被用作第一閘極電極的導電膜504及被用作第二閘極電極的氧化物導電膜511b的每一個相對的位置，並被夾在兩 個被用作閘極電極的導電膜之間。被用作第二閘極電極的氧化物導電膜511b的通道長度方向的長度及通道寬度方向的長度分別大於氧化物半導體膜508的通道長度方向的長度及通道寬度方向的長度，並且，氧化物導電膜511b隔著絕緣膜514及絕緣膜516覆蓋整個氧化物半導體膜508。此外，因為被用作第二閘極電極的氧化物導電膜511b藉由形成於絕緣膜506、507、絕緣膜514及絕緣膜516中的開口552a、552b連接到被用作第一閘極電極的導電膜504，所以氧化物半導體膜508的通道寬度方向的側面隔著絕緣膜514及絕緣膜516與被用作第二閘極電極的氧化物導電膜511b相對。
換言之，在電晶體270的通道寬度方向上，被用作第一閘極電極的導電膜504與被用作第二閘極電極的氧化物導電膜511b藉由形成於被用作閘極絕緣膜的絕緣膜506、507及被用作第二閘極絕緣膜的絕緣膜514、516中的開口相互連接，並且，該導電膜504及該氧化物導電膜511b隔著被用作閘極絕緣膜的絕緣膜506、507及被用作第二閘極絕緣膜的絕緣膜514、絕緣膜516圍繞氧化物半導體膜508。
藉由採用上述結構，利用被用作第一閘極電極的導電膜504及被用作第二閘極電極的氧化物導電膜511b的電場電圍繞電晶體270所包括的氧化物半導體膜508。如電晶體270，可以將利用第一閘極電極及第二閘極電極的電場電圍繞形成通道區域的氧化物半導體膜的電 晶體的裝置結構稱為surrounded channel(s-channel)結構。
因為電晶體270具有s-channel結構，所以可以藉由利用被用作第一閘極電極的導電膜504對氧化物半導體膜508有效地施加用來引起通道的電場。由此，電晶體270的電流驅動能力得到提高，從而可以得到較高的通態電流(on-state current)特性。此外，由於可以增加通態電流，所以可以使電晶體270微型化。另外，由於電晶體270具有被用作第一閘極電極的導電膜504及被用作第二閘極電極的氧化物導電膜511b圍繞的結構，所以可以提高電晶體270的機械強度。
〈電晶體的結構例子2〉
圖23A和圖23B是圖22B和圖22C所示的電晶體270的變形例子的剖面圖。圖23C和圖23D是圖22B和圖22C所示的電晶體270的變形例子的剖面圖。
圖23A及圖23B所示的電晶體270A除了氧化物半導體膜508具有三層結構之外具有與圖22B及圖22C所示的電晶體270相同的結構。明確而言，電晶體270A所具有的氧化物半導體膜508包括氧化物半導體膜508a、氧化物半導體膜508b以及氧化物半導體膜508c。
圖23C及圖23D所示的電晶體270B除了氧化物半導體膜508具有兩層結構之外具有與圖22B及圖22C所示的電晶體270相同的結構。明確而言，電晶體 270B所具有的氧化物半導體膜508包括氧化物半導體膜508b及氧化物半導體膜508c。
在此，參照圖24A和圖24B說明氧化物半導體膜508以及接觸於氧化物半導體膜508的絕緣膜的能帶圖。
圖24A是疊層體的膜厚度方向上的能帶圖的一個例子，該疊層體具有絕緣膜507、氧化物半導體膜508a、508b、508c以及絕緣膜514。圖24B是疊層體的膜厚度方向上的能帶圖的一個例子，該疊層體具有絕緣膜507、氧化物半導體膜508b、508c以及絕緣膜514。在能帶圖中，為了容易理解，示出絕緣膜507、氧化物半導體膜508a、508b、508c及絕緣膜514的導帶底的能階(Ec)。
在圖24A的能帶圖中，作為絕緣膜507、514使用氧化矽膜，作為氧化物半導體膜508a使用利用金屬元素的原子數比為In：Ga：Zn=1：1：1.2的金屬氧化物靶材而形成的氧化物半導體膜，作為氧化物半導體膜508b使用利用金屬元素的原子數比為In：Ga：Zn=4：2：4.1的金屬氧化物靶材而形成的氧化物半導體膜，作為氧化物半導體膜508c使用利用金屬元素的原子數比為In：Ga：Zn=1：1：1.2的金屬氧化物靶材而形成的氧化物半導體膜。
在圖24B的能帶圖中，作為絕緣膜507、514使用氧化矽膜，作為氧化物半導體膜508b使用利用金屬元素的原子數比為In：Ga：Zn=4：2：4.1的金屬氧化物靶材而 形成的氧化物半導體膜，作為氧化物半導體膜508c使用利用金屬元素的原子數比為In：Ga：Zn=1：1：1.2的金屬氧化物靶材而形成的氧化物半導體膜。
如圖24A和圖24B所示，在氧化物半導體膜508a、508b、508c中，導帶底的能階平緩地變化。換言之，可以說連續地變化或連續接合。為了實現這種帶結構，使在氧化物半導體膜508a與氧化物半導體膜508b之間的介面處或氧化物半導體膜508b與氧化物半導體膜508c之間的介面處不存在形成陷阱中心或再結合中心等缺陷能階的雜質。
為了在氧化物半導體膜508a與氧化物半導體膜508b之間以及在氧化物半導體膜508b與氧化物半導體膜508c之間形成連續接合，需要使用具備負載鎖定室的多腔室成膜裝置(濺射裝置)以使各膜不暴露於大氣中的方式連續地層疊。
藉由採用圖24A和圖24B所示的結構，氧化物半導體膜508b成為井(well)，並且在使用上述疊層結構的電晶體中，通道區域形成在氧化物半導體膜508b中。
藉由設置氧化物半導體膜508a、508c，可以使會形成在氧化物半導體膜508b中的陷阱能階遠離氧化物半導體膜508b。
有時與被用作通道區域的氧化物半導體膜508b的導帶底能階(Ec)相比，陷阱能階離真空能階更 遠，而有時在陷阱能階中容易積累電子。當電子積累在陷阱能階中時，成為負固定電荷，導致電晶體的臨界電壓向正方向漂移。因此，較佳為採用陷阱能階比氧化物半導體膜508b的導帶底能階(Ec)接近於真空能階的結構。藉由採用上述結構，電子不容易積累在陷阱能階，所以能夠增大電晶體的通態電流，並且還能夠提高場效移動率。
氧化物半導體膜508a、508c與氧化物半導體膜508b相比導帶底的能階更接近於真空能階，典型的是，氧化物半導體膜508b的導帶底能階與氧化物半導體膜508a、508c的導帶底能階之差為0.15eV以上或0.5eV以上，且為2eV以下或1eV以下。換言之，氧化物半導體膜508a、508c的電子親和力與氧化物半導體膜508b的電子親和力之差為0.15eV以上或0.5eV以上，且為2eV以下或1eV以下。
藉由具有上述結構，氧化物半導體膜508b成為主要電流路徑。就是說，氧化物半導體膜508b被用作通道區域，氧化物半導體膜508a、508c被用作氧化物絕緣膜。此外，由於氧化物半導體膜508a、508c包含形成通道區域的氧化物半導體膜508b所包含的金屬元素中的一種以上，所以在氧化物半導體膜508a與氧化物半導體膜508b之間的介面處或在氧化物半導體膜508b與氧化物半導體膜508c之間的介面處不容易產生介面散射。由此，在該介面處載子的移動不被阻礙，因此電晶體的場效移動率得到提高。
注意，為了防止氧化物半導體膜508a、508c被用作通道區域的一部分，氧化物半導體膜508a、508c使用導電率夠低的材料。因此，根據其物性及/或功能可以將氧化物半導體膜508a、508c稱為氧化物絕緣膜。或者，氧化物半導體膜508a、508c使用其電子親和力(真空能階與導帶底能階之差)低於氧化物半導體膜508b且其導帶底能階與氧化物半導體膜508b的導帶底能階有差異(能帶偏移)的材料。此外，為了抑制產生起因於汲極電壓值的臨界電壓之間的差異，氧化物半導體膜508a、508c的導帶底能階較佳為比氧化物半導體膜508b的導帶底能階更接近於真空能階。例如，氧化物半導體膜508b的導帶底能階與氧化物半導體膜508a、508c的導帶底能階之差較佳為0.2eV以上，更佳為0.5eV以上。
氧化物半導體膜508a、508c較佳為不具有尖晶石型結晶結構。在氧化物半導體膜508a、508c中具有尖晶石型結晶結構時，導電膜512a、512b的構成元素有時會在該尖晶石型結晶結構與其他區域之間的介面處擴散到氧化物半導體膜508b中。注意，在氧化物半導體膜508a、508c為CAAC-OS的情況下，阻擋導電膜512a、512b的構成元素如銅元素的性質得到提高，所以是較佳的。
氧化物半導體膜508a、508c的厚度大於或等於能夠抑制導電膜512a、512b的構成元素擴散到氧化物半導體膜508b的厚度且小於從絕緣膜514向氧化物半導 體膜508b的氧的供應被抑制的厚度。例如，當氧化物半導體膜508a、508c的厚度為10nm以上時，能夠抑制導電膜512a、512b的構成元素擴散到氧化物半導體膜508b。另外，當氧化物半導體膜508a、508c的厚度為100nm以下時，能夠高效地從絕緣膜514向氧化物半導體膜508b供應氧。
另外，在本實施方式中，示出作為氧化物半導體膜508a、508c使用利用其金屬元素的原子數比為In：Ga：Zn=1：1：1.2的金屬氧化物靶材形成的氧化物半導體膜的結構，但是不侷限於此。例如，作為氧化物半導體膜508a、508c，也可以使用如下氧化物半導體膜：該氧化物半導體膜利用In：Ga：Zn=1：1：1[原子數比]、In：Ga：Zn=1：3：2[原子數比]、In：Ga：Zn=1：3：4[原子數比]或In：Ga：Zn=1：3：6[原子數比]的金屬氧化物靶材形成。
當作為氧化物半導體膜508a、508c使用利用In：Ga：Zn=1：1：1[原子數比]的金屬氧化物靶材形成的氧化物半導體膜時，在氧化物半導體膜508a、508c中有時為In：Ga：Zn=1：β1(0<β12)：β2(0<β23)。當作為氧化物半導體膜508a、508c使用利用In：Ga：Zn=1：3：4[原子數比]的金屬氧化物靶材形成的氧化物半導體膜時，在氧化物半導體膜508a、508c中有時為In：Ga：Zn=1：β3(1β35)：β4(2β46)。當作為氧化物半導體膜508a、508c使用利用In：Ga：Zn=1：3：6[原子數比]的金屬氧化物靶材形成的氧化物半導體膜時，在氧化物半導體膜 508a、508c中有時為In：Ga：Zn=1：β5(1β55)：β6(4β68)。
在圖式中，示出電晶體270所包括的氧化物半導體膜508、電晶體270A及電晶體270B所包括的氧化物半導體膜508c各自的不與導電膜512a、512b重疊的區域變薄，換言之，氧化物半導體膜的一部分具有凹部的形狀。但是，本發明的一個實施方式不侷限於此，氧化物半導體膜的不與導電膜512a、512b重疊的區域也可以沒有凹部。圖25A和圖25B示出這種情況的例子。圖25A和圖25B是示出電晶體的一個例子的剖面圖。注意，圖25A和圖25B示出上述的電晶體270B的氧化物半導體膜508沒有凹部的結構。
另外，如圖25C和圖25D所示，也可以預先將氧化物半導體膜508c的厚度設定為薄於氧化物半導體膜508b的厚度，並且在氧化物半導體膜508c及絕緣膜507上形成絕緣膜519。此時，在絕緣膜519中形成使氧化物半導體膜508c與導電膜512a及導電膜512b接觸的開口。絕緣膜519可以利用與絕緣膜514相同的材料、相同的形成方法形成。
此外，本實施方式的電晶體的結構可以自由地相互組合。
本實施方式可以與其他實施方式適當地組合。
實施方式4
在本實施方式中，參照圖26A至圖30對氧化物半導體進行說明。
〈氧化物半導體的結構〉
以下，對氧化物半導體的結構進行說明。
氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體有CAAC-OS(c-axis-aligned crystalline oxide semiconductor)、多晶氧化物半導體、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半導體等。
從其他觀點看來，氧化物半導體被分為非晶氧化物半導體和結晶氧化物半導體。作為結晶氧化物半導體，有單晶氧化物半導體、CAAC-OS、多晶氧化物半導體以及nc-OS等。
一般而言，非晶結構具有如下特徵：具有各向同性而不具有不均勻結構；處於亞穩態且原子的配置沒有被固定化；鍵角不固定；具有短程有序而不具有長程有序；等。
亦即，不能將穩定的氧化物半導體稱為完全非晶(completely amorphous)氧化物半導體。另外，不能將不具有各向同性(例如，在微小區域中具有週期結構)的氧化物半導體稱為完全非晶氧化物半導體。另一方 面，a-like OS不具有各向同性但卻是具有空洞(void)的不穩定結構。在不穩定這一點上，a-like OS在物性上接近於非晶氧化物半導體。
〈CAAC-OS〉
首先，說明CAAC-OS。
CAAC-OS是包含多個c軸配向的結晶部(也稱為顆粒)的氧化物半導體之一。
說明使用X射線繞射(XRD：X-Ray Diffraction)裝置對CAAC-OS進行分析時的情況。例如，當利用out-of-plane法分析包含分類為空間群R-3m的InGaZnO4結晶的CAAC-OS的結構時，如圖26A所示，在繞射角(2θ)為31°附近出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可確認到在CAAC-OS中結晶具有c軸配向性，並且c軸朝向大致垂直於形成CAAC-OS的膜的面(也稱為被形成面)或頂面的方向。注意，除了2θ為31°附近的峰值以外，有時在2θ為36°附近時也出現峰值。2θ為36°附近的峰值起因於分類為空間群Fd-3m的結晶結構。因此，較佳的是，在CAAC-OS中不出現該峰值。
另一方面，當利用從平行於被形成面的方向使X射線入射到樣本的in-plane法分析CAAC-OS的結構時，在2θ為56°附近出現峰值。該峰值來源於InGaZnO4結晶的(110)面。並且，即使將2θ固定為56°附近並在 以樣本面的法線向量為軸(Φ軸)旋轉樣本的條件下進行分析(Φ掃描)，也如圖26B所示的那樣觀察不到明確的峰值。另一方面，當對單晶InGaZnO4將2θ固定為56°附近來進行Φ掃描時，如圖26C所示，觀察到來源於相等於(110)面的結晶面的六個峰值。因此，由使用XRD的結構分析可以確認到CAAC-OS中的a軸和b軸的配向沒有規律性。
接著，說明利用電子繞射分析的CAAC-OS。例如，當對包含InGaZnO4結晶的CAAC-OS在平行於CAAC-OS的被形成面的方向上入射束徑為300nm的電子束時，有可能出現圖26D所示的繞射圖案(也稱為選區電子繞射圖案)。在該繞射圖案中包含起因於InGaZnO4結晶的(009)面的斑點。因此，電子繞射也示出CAAC-OS所包含的顆粒具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。另一方面，圖26E示出對相同的樣本在垂直於樣本面的方向上入射束徑為300nm的電子束時的繞射圖案。從圖26E觀察到環狀的繞射圖案。因此，使用束徑為300nm的電子束的電子繞射也示出CAAC-OS所包含的顆粒的a軸和b軸不具有配向性。可以認為圖26E中的第一環起因於InGaZnO4結晶的(010)面和(100)面等。另外，可以認為圖26E中的第二環起因於(110)面等。
另外，在利用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)觀察所獲取的CAAC- OS的明視野影像與繞射圖案的複合分析影像(也稱為高解析度TEM影像)中，可以觀察到多個顆粒。然而，即使在高解析度TEM影像中，有時也觀察不到顆粒與顆粒之間的明確的邊界，亦即晶界(grain boundary)。因此，可以說在CAAC-OS中，不容易發生起因於晶界的電子移動率的降低。
圖27A示出從大致平行於樣本面的方向觀察所獲取的CAAC-OS的剖面的高解析度TEM影像。利用球面像差校正(Spherical Aberration Corrector)功能得到高解析度TEM影像。尤其將利用球面像差校正功能獲取的高解析度TEM影像稱為Cs校正高解析度TEM影像。例如可以使用日本電子株式會社製造的原子解析度分析型電子顯微鏡JEM-ARM200F等觀察Cs校正高解析度TEM影像。
從圖27A可確認到其中金屬原子排列為層狀的顆粒。並且可知一個顆粒的尺寸為1nm以上或者3nm以上。因此，也可以將顆粒稱為奈米晶(nc：nanocrystal)。另外，也可以將CAAC-OS稱為具有CANC(C-Axis Aligned nanocrystals：c軸配向奈米晶)的氧化物半導體。顆粒反映CAAC-OS的被形成面或頂面的凸凹並平行於CAAC-OS的被形成面或頂面。
另外，圖27B及圖27C示出從大致垂直於樣本面的方向觀察所獲取的CAAC-OS的平面的Cs校正高解析度TEM影像。圖27D及圖27E是藉由對圖27B及圖 27C進行影像處理得到的影像。下面說明影像處理的方法。首先，藉由對圖27B進行快速傳立葉變換(FFT：Fast Fourier Transform)處理，獲取FFT影像。接著，以保留所獲取的FFT影像中的離原點2.8nm-1至5.0nm-1的範圍的方式進行遮罩處理。接著，對經過遮罩處理的FFT影像進行快速傅立葉逆變換(IFFT：Inverse Fast Fourier Transform)處理而獲取經過處理的影像。將所獲取的影像稱為FFT濾波影像。FFT濾波影像是從Cs校正高解析度TEM影像中提取出週期分量的影像，其示出晶格排列。
在圖27D中，以虛線示出晶格排列被打亂的部分。由虛線圍繞的區域是一個顆粒。並且，以虛線示出的部分是顆粒與顆粒的聯結部。虛線呈現六角形，由此可知顆粒為六角形。注意，顆粒的形狀並不侷限於正六角形，不是正六角形的情況較多。
在圖27E中，以點線示出晶格排列一致的區域與其他晶格排列一致的區域之間的部分。在點線附近也無法確認到明確的晶界。當以點線附近的晶格點為中心周圍的晶格點相接時，可以形成畸變的六角形、五角形或/及七角形等。亦即，可知藉由使晶格排列畸變，可抑制晶界的形成。這可能是由於CAAC-OS可容許因如下原因而發生的畸變：在a-b面方向上的原子排列的低密度或因金屬元素被取代而使原子間的鍵合距離產生變化等。
如上所示，CAAC-OS具有c軸配向性，其多 個顆粒(奈米晶)在a-b面方向上連結而結晶結構具有畸變。因此，也可以將CAAC-OS稱為具有CAA crystal(c-axis-aligned a-b-plane-anchored crystal)的氧化物半導體。
CAAC-OS是結晶性高的氧化物半導體。氧化物半導體的結晶性有時因雜質的混入或缺陷的生成等而降低，因此可以說CAAC-OS是雜質或缺陷(氧缺陷等)少的氧化物半導體。
此外，雜質是指氧化物半導體的主要成分以外的元素，諸如氫、碳、矽和過渡金屬元素等。例如，與氧的鍵合力比構成氧化物半導體的金屬元素強的矽等元素會奪取氧化物半導體中的氧，由此打亂氧化物半導體的原子排列，導致結晶性下降。另外，由於鐵或鎳等重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以會打亂氧化物半導體的原子排列，導致結晶性下降。
當氧化物半導體包含雜質或缺陷時，其特性有時會因光或熱等發生變動。例如，包含於氧化物半導體的雜質有時會成為載子陷阱或載子發生源。例如，氧化物半導體中的氧缺陷有時會成為載子陷阱或因俘獲氫而成為載子發生源。
雜質及氧缺陷少的CAAC-OS是載子密度低的氧化物半導體。明確而言，可以使用載子密度小於8×1011個/cm3，較佳為小於1×1011個/cm3，更佳為小於1×1010個/cm3，且是1×10-9個/cm3以上的氧化物半導體。將這樣的 氧化物半導體稱為高純度本質或實質上高純度本質的氧化物半導體。CAAC-OS的雜質濃度和缺陷能階密度低。亦即，可以說CAAC-OS是具有穩定特性的氧化物半導體。
〈nc-OS〉
接著，對nc-OS進行說明。
說明使用XRD裝置對nc-OS進行分析的情況。例如，當利用out-of-plane法分析nc-OS的結構時，不出現表示配向性的峰值。換言之，nc-OS的結晶不具有配向性。
另外，例如，當使包含InGaZnO4結晶的nc-OS薄片化，並在平行於被形成面的方向上使束徑為50nm的電子束入射到厚度為34nm的區域時，觀察到如圖28A所示的環狀繞射圖案(奈米束電子繞射圖案)。另外，圖28B示出將束徑為1nm的電子束入射到相同的樣本時的繞射圖案(奈米束電子繞射圖案)。從圖28B觀察到環狀區域內的多個斑點。因此，nc-OS在入射束徑為50nm的電子束時觀察不到秩序性，但是在入射束徑為1nm的電子束時確認到秩序性。
另外，當使束徑為1nm的電子束入射到厚度小於10nm的區域時，如圖28C所示，有時觀察到斑點被配置為準正六角形的電子繞射圖案。由此可知，nc-OS在厚度小於10nm的範圍內包含秩序性高的區域，亦即結晶。注意，因為結晶朝向各種各樣的方向，所以也有觀察 不到有規律性的電子繞射圖案的區域。
圖28D示出從大致平行於被形成面的方向觀察到的nc-OS的剖面的Cs校正高解析度TEM影像。在nc-OS的高解析度TEM影像中有如由輔助線所示的部分那樣能夠觀察到結晶部的區域和觀察不到明確的結晶部的區域。nc-OS所包含的結晶部的尺寸為1nm以上且10nm以下，尤其大多為1nm以上且3nm以下。注意，有時將其結晶部的尺寸大於10nm且是100nm以下的氧化物半導體稱為微晶氧化物半導體(microcrystalline oxide semiconductor)。例如，在nc-OS的高解析度TEM影像中，有時無法明確地觀察到晶界。注意，奈米晶的來源有可能與CAAC-OS中的顆粒相同。因此，下面有時將nc-OS的結晶部稱為顆粒。
如此，在nc-OS中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外，nc-OS在不同的顆粒之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS或非晶氧化物半導體沒有差別。
另外，由於在顆粒(奈米晶)之間結晶定向沒有規律性，所以也可以將nc-OS稱為包含RANC(Random Aligned nanocrystals：無規配向奈米晶)的氧化物半導體或包含NANC(Non-Aligned nanocrystals：無配向奈米晶)的氧化物半導體。
nc-OS是規律性比非晶氧化物半導體高的氧化物半導體。因此，nc-OS的缺陷能階密度比a-like OS或非晶氧化物半導體低。但是，在nc-OS中的不同的顆粒之間觀察不到晶體配向的規律性。所以，nc-OS的缺陷能階密度比CAAC-OS高。
〈a-like OS〉
a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。
圖29A和圖29B示出a-like OS的高解析度剖面TEM影像。圖29A示出電子照射開始時的a-like OS的高解析度剖面TEM影像。圖29B示出照射4.3濸108e-/nm2的電子(e-)之後的a-like OS的高解析度剖面TEM影像。由圖29A和圖29B可知，a-like OS從電子照射開始時被觀察到在縱向方向上延伸的條狀明亮區域。另外，可知明亮區域的形狀在照射電子之後變化。明亮區域被估計為空洞或低密度區域。
由於a-like OS包含空洞，所以其結構不穩定。為了證明與CAAC-OS及nc-OS相比a-like OS具有不穩定的結構，下面示出電子照射所導致的結構變化。
作為樣本，準備a-like OS、nc-OS和CAAC-OS。每個樣本都是In-Ga-Zn氧化物。
首先，取得各樣本的高解析度剖面TEM影像。由高解析度剖面TEM影像可知，每個樣本都具有結 晶部。
已知InGaZnO4結晶的單位晶格具有所包括的三個In-O層和六個Ga-Zn-O層共計九個層在c軸方向上以層狀層疊的結構。這些彼此靠近的層之間的間隔與(009)面的晶格表面間隔(也稱為d值)幾乎相等，由結晶結構分析求出其值為0.29nm。由此，以下可以將晶格條紋的間隔為0.28nm以上且0.30nm以下的部分看作InGaZnO4結晶部。晶格條紋對應於InGaZnO4結晶的a-b面。
圖30示出調查了各樣本的結晶部(22至30處)的平均尺寸的例子。注意，結晶部尺寸對應於上述晶格條紋的長度。由圖30可知，在a-like OS中，結晶部根據有關取得TEM影像等的電子的累積照射量逐漸變大。由圖30可知，在利用TEM的觀察初期尺寸為1.2nm左右的結晶部(也稱為初始晶核)在電子(e-)的累積照射量為4.2×108e-/nm2時生長到1.9nm左右。另一方面，可知nc-OS和CAAC-OS在開始電子照射時到電子的累積照射量為4.2×108e-/nm2的範圍內，結晶部的尺寸都沒有變化。由圖30可知，無論電子的累積照射量如何，nc-OS及CAAC-OS的結晶部尺寸分別為1.3nm左右及1.8nm左右。此外，使用日立穿透式電子顯微鏡H-9000NAR進行電子束照射及TEM的觀察。作為電子束照射條件，加速電壓為300kV；電流密度為6.7×105e-/(nm2．s)；照射區域的直徑為230nm。
如此，有時電子照射引起a-like OS中的結晶部的生長。另一方面，在nc-OS和CAAC-OS中，幾乎沒有電子照射所引起的結晶部的生長。也就是說，a-like OS與CAAC-OS及nc-OS相比具有不穩定的結構。
此外，由於a-like OS包含空洞，所以其密度比nc-OS及CAAC-OS低。具體地，a-like OS的密度為具有相同組成的單晶的78.6%以上且小於92.3%。nc-OS的密度及CAAC-OS的密度為具有相同組成的單晶的92.3%以上且小於100%。注意，難以形成其密度小於單晶的密度的78%的氧化物半導體。
例如，在原子數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，具有菱方晶系結構的單晶InGaZnO4的密度為6.357g/cm3。因此，例如，在原子數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，a-like OS的密度為5.0g/cm3以上且小於5.9g/cm3。另外，例如，在原子數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，nc-OS的密度和CAAC-OS的密度為5.9g/cm3以上且小於6.3g/cm3。
注意，當不存在相同組成的單晶時，藉由以任意比例組合組成不同的單晶，可以估計出相當於所希望的組成的單晶的密度。根據組成不同的單晶的組合比例使用加權平均估計出相當於所希望的組成的單晶的密度即可。注意，較佳為儘可能減少所組合的單晶的種類來估計密度。
如上所述，氧化物半導體具有各種結構及各 種特性。注意，氧化物半導體例如可以是包括非晶氧化物半導體、a-like OS、nc-OS和CAAC-OS中的兩種以上的疊層膜。
本實施方式可以與其他實施方式適當地組合。
實施方式5 〈CAC的構成〉
以下，對可用於本發明的一個實施方式的CAC(Cloud Aligned Complementary)-OS的構成進行說明。
CAC例如是指包含在氧化物半導體中的元素不均勻地分佈的構成，其中包含不均勻地分佈的元素的材料的尺寸為0.5nm以上且10nm以下，較佳為1nm以上且2nm以下或近似的尺寸。注意，在下面也將在氧化物半導體中一個或多個金屬元素不均勻地分佈且包含該金屬元素的區域混合的狀態稱為馬賽克(mosaic)狀或補丁(patch)狀，該區域的尺寸為0.5nm以上且10nm以下，較佳為1nm以上且2nm以下或近似的尺寸。
例如，In-Ga-Zn氧化物(以下，也稱為IGZO)中的CAC-IGZO是指材料分成銦氧化物(以下，稱為InOX1(X1為大於0的實數))或銦鋅氧化物(以下，稱為InX2ZnY2OZ2(X2、Y2及Z2為大於0的實數))以及鎵氧化物(以下，稱為GaOX3(X3為大於0的實數))或鎵鋅氧化物(以下，稱為GaX4ZnY4OZ4 (X4、Y4及Z4為大於0的實數))等而成為馬賽克狀，且馬賽克狀的InOX1或InX2ZnY2OZ2均勻地分佈在膜中的構成(以下，也稱為雲狀)。
換言之，CAC-IGZO是具有以GaOX3為主要成分的區域和以InX2ZnY2OZ2或InOX1為主要成分的區域混在一起的構成的複合氧化物半導體。在本說明書中，例如，當第一區域的In對元素M的原子數比大於第二區域的In對元素M的原子數比時，第一區域的In濃度高於第二區域。
注意，IGZO是通稱，有時是指包含In、Ga、Zn及O的化合物。作為典型例子，可以舉出以InGaO3(ZnO)m1(m1為自然數)或In(1+x0)Ga(1-x0)O3(ZnO)m0(-1x01，m0為任意數)表示的結晶性化合物。
上述結晶性化合物具有單晶結構、多晶結構或CAAC結構。CAAC結構是多個IGZO奈米晶具有c軸配向性且在a-b面上以不配向的方式連接的結晶結構。
另一方面，CAC與材料構成有關。CAC是指在包含In、Ga、Zn及O的材料構成中部分地觀察到以Ga為主要成分的奈米粒子的區域和部分地觀察到以In為主要成分的奈米粒子的區域以馬賽克狀無規律地分散的構成。因此，在CAC構成中，結晶結構是次要因素。
CAC不包含組成不同的二種以上的膜的疊層結構。例如，不包含由以In為主要成分的膜與以Ga為主 要成分的膜的兩層構成的結構。
注意，有時觀察不到以GaOX3為主要成分的區域與以InX2ZnY2OZ2或InOX1為主要成分的區域之間的明確的邊界。
〈CAC-IGZO的分析〉
接著，說明使用各種測定方法對在基板上形成的氧化物半導體進行測定的結果。
〈〈樣本的結構及製造方法〉〉
以下，對本發明的一個實施方式的九個樣本進行說明。各樣本在形成氧化物半導體時的基板溫度及氧氣體流量比上不同。各樣本包括基板及基板上的氧化物半導體。
對各樣本的製造方法進行說明。
作為基板使用玻璃基板。使用濺射裝置在玻璃基板上作為氧化物半導體形成厚度為100nm的In-Ga-Zn氧化物。成膜條件為如下：將腔室內的壓力設定為0.6Pa，作為靶材使用氧化物靶材(In：Ga：Zn澚4：2：4.1[原子數比])。另外，對設置在濺射裝置內的氧化物靶材供應2500W的AC功率。
在形成氧化物時採用如下條件來製造九個樣本：將基板溫度設定為不進行意圖性的加熱時的溫度(以下，也稱為R.T.)、130℃或170℃。另外，將氧氣體對Ar和氧的混合氣體的流量比(以下，也稱為氧氣體流量 比)設定為10%、30%或100%。
〈〈X射線繞射分析〉〉
在本節中，說明對九個樣本進行X射線繞射(XRD：X-ray diffraction)測定的結果。作為XRD裝置，使用Bruker公司製造的D8 ADVANCE。條件為如下：利用Out-of-plane法進行θ/2θ掃描，掃描範圍為15deg.至50deg.，步進寬度為0.02deg.，掃描速度為3.0deg./分。
圖36示出利用Out-of-plane法測定XRD譜的結果。在圖36中，最上行示出成膜時的基板溫度為170℃的樣本的測定結果，中間行示出成膜時的基板溫度為130℃的樣本的測定結果，最下行示出成膜時的基板溫度為R.T.的樣本的測定結果。另外，最左列示出氧氣體流量比為10%的樣本的測定結果，中間列示出氧氣體流量比為30%的樣本的測定結果，最右列示出氧氣體流量比為100%的樣本的測定結果。
圖36所示的XRD譜示出成膜時的基板溫度越高或成膜時的氧氣體流量比越高，2θ澚31°附近的峰值強度則越高。另外，已知2θ澚31°附近的峰值來源於在大致垂直於被形成面或頂面的方向上具有c軸配向性的結晶性IGZO化合物(也稱為CAAC(c-axis aligned crystalline)-IGZO)。
另外，如圖36的XRD譜所示，成膜時的基板溫度越低或氧氣體流量比越低，峰值則越不明顯。因 此，可知在成膜時的基板溫度低或氧氣體流量比低的樣本中，觀察不到測定區域的a-b面方向及c軸方向的配向。
〈〈電子顯微鏡分析〉〉
在本節中，說明對在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本利用HAADF-STEM(High-Angle Annular Dark Field Scanning Transmission Electron Microscope：高角度環形暗場-掃描穿透式電子顯微鏡)進行觀察及分析的結果(以下，也將利用HAADF-STEM取得的影像稱為TEM影像)。
說明對利用HAADF-STEM取得的平面影像(以下，也稱為平面TEM影像)及剖面影像(以下，也稱為剖面TEM影像)進行影像分析的結果。利用球面像差校正功能觀察TEM影像。在取得HAADF-STEM影像時，使用日本電子株式會社製造的原子解析度分析電子顯微鏡JEM-ARM200F，將加速電壓設定為200kV，照射束徑大致為0.1nmΦ的電子束。
圖37A為在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的平面TEM影像。圖37B為在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的剖面TEM影像。
〈〈電子繞射圖案的分析〉〉
在本節中，說明藉由對在成膜時的基板溫度為R.T.且 氧氣體流量比為10%的條件下製造的樣本照射束徑為1nm的電子束(也稱為奈米束)，來取得電子繞射圖案的結果。
觀察圖37A所示的在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的平面TEM影像中的黑點a1、黑點a2、黑點a3、黑點a4及黑點a5的電子繞射圖案。電子繞射圖案的觀察以固定速度照射電子束35秒種的方式進行。圖37C示出黑點a1的結果，圖37D示出黑點a2的結果，圖37E示出黑點a3的結果，圖37F示出黑點a4的結果，圖37G示出黑點a5的結果。
在圖37C、圖37D、圖37E、圖37F及圖37G中，觀察到如圓圈那樣的(環狀的)亮度高的區域。另外，在環狀區域內觀察到多個斑點。
觀察圖37B所示的在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的剖面TEM影像中的黑點b1、黑點b2、黑點b3、黑點b4及黑點b5的電子繞射圖案。圖37H示出黑點b1的結果，圖37I示出黑點b2的結果，圖37J示出黑點b3的結果，圖37K示出黑點b4的結果，圖37L示出黑點b5的結果。
在圖37H、圖37I、圖37J、圖37K及圖37L中，觀察到環狀的亮度高的區域。另外，在環狀區域內觀察到多個斑點。
例如，當對包含InGaZnO4結晶的CAAC-OS 在平行於樣本面的方向上入射束徑為300nm的電子束時，獲得了包含起因於InGaZnO4結晶的(009)面的斑點的繞射圖案。換言之，CAAC-OS具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。另一方面，當對相同的樣本在垂直於樣本面的方向上入射束徑為300nm的電子束時，確認到環狀繞射圖案。換言之，CAAC-OS不具有a軸配向性及b軸配向性。
當使用大束徑(例如，50nm以上)的電子束對具有微晶的氧化物半導體(nano crystalline oxide semiconductor。以下稱為nc-OS)進行電子繞射時，觀察到類似光暈圖案的繞射圖案。另外，當使用小束徑(例如，小於50nm)的電子束對nc-OS進行奈米束電子繞射時，觀察到亮點(斑點)。另外，在nc-OS的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，有時在環狀區域內觀察到多個亮點。
在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的電子繞射圖案具有環狀的亮度高的區域且在該環狀區域內出現多個亮點。因此，在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本呈現與nc-OS類似的電子繞射圖案，在平面方向及剖面方向上不具有配向性。
如上所述，成膜時的基板溫度低或氧氣體流量比低的氧化物半導體的性質與非晶結構的氧化物半導體膜及單晶結構的氧化物半導體膜都明顯不同。
〈〈元素分析〉〉
在本節中，說明使用能量色散型X射線性分析法(EDX：Energy Dispersive X-ray spectroscopy)取得EDX面分析影像且進行評價，由此進行在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的元素分析的結果。在EDX測定中，作為元素分析裝置使用日本電子株式會社製造的能量色散型X射線性分析裝置JED-2300T。在檢測從樣本發射的X射線時，使用矽漂移探測器。
在EDX測定中，對樣本的分析物件區域的各點照射電子束，並測定此時發生的樣本的特性X射線的能量及發生次數，獲得對應於各點的EDX譜。在本實施方式中，各點的EDX譜的峰值歸屬於In原子中的向L殼層的電子躍遷、Ga原子中的向K殼層的電子躍遷、Zn原子中的向K殼層的電子躍遷及O原子中的向K殼層的電子躍遷，並算出各點的各原子的比率。藉由在樣本的分析物件區域中進行上述步驟，可以獲得示出各原子的比率分佈的EDX面分析影像。
圖38A至圖38C示出在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的剖面的EDX面分析影像。圖38A示出Ga原子的EDX面分析影像(在所有的原子中Ga原子所占的比率為1.18至18.64[atomic%])。圖38B示出In原子的EDX面分析影 像(在所有的原子中In原子所占的比率為9.28至33.74[atomic%])。圖38C示出Zn原子的EDX面分析影像(在所有的原子中Zn原子所占的比率為6.69至24.99[atomic%])。另外，圖38A、圖38B及圖38C示出在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的剖面中的相同區域。在EDX面分析影像中，由明暗表示元素的比率：該區域內的測定元素越多該區域越亮，測定元素越少該區域就越暗。圖38A至圖38C所示的EDX面分析影像的倍率為720萬倍。
在圖38A、圖38B及圖38C所示的EDX面分析影像中，確認到明暗的相對分佈，在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本中確認到各原子具有分佈。在此，著眼於圖38A、圖38B及圖38C所示的由實線圍繞的區域及由虛線圍繞的區域。
在圖38A中，在由實線圍繞的區域內相對較暗的區域較多，在由虛線圍繞的區域內相對較亮的區域較多。另外，在圖38B中，在由實線圍繞的區域內相對較亮的區域較多，在由虛線圍繞的區域內相對較暗的區域較多。
換言之，由實線圍繞的區域為In原子相對較多的區域，由虛線圍繞的區域為In原子相對較少的區域。在圖38C中，在由實線圍繞的區域內，右側是相對較亮的區域，左側是相對較暗的區域。因此，由實線圍繞的區域為以InX2ZnY2OZ2或InOX1等為主要成分的區域。
另外，由實線圍繞的區域為Ga原子相對較少的區域，由虛線圍繞的區域為Ga原子相對較多的區域。在圖38C中，在由虛線圍繞的區域內，左上方的區域為相對較亮的區域，右下方的區域為相對較暗的區域。因此，由虛線圍繞的區域為以GaOX3或GaX4ZnY4OZ4等為主要成分的區域。
如圖38A、圖38B及圖38C所示，In原子的分佈與Ga原子的分佈相比更均勻，以InOX1為主要成分的區域看起來像是藉由以InX2ZnY2OZ2為主要成分的區域互相連接的。如此，以InX2ZnY2OZ2或InOX1為主要成分的區域以雲狀展開形成。
如此，可以將具有以GaOX3為主要成分的區域及以InX2ZnY2OZ2或InOX1為主要成分的區域不均勻地分佈而混合的構成的In-Ga-Zn氧化物稱為CAC-IGZO。
CAC的結晶結構具有nc結構。在具有nc結構的CAC的電子繞射圖案中，除了起因於包含單晶、多晶或CAAC結構的IGZO的亮點(斑點)以外，還出現多個亮點(斑點)。或者，該結晶結構定義為除了出現多個亮點(斑點)之外，還出現環狀的亮度高的區域。
另外，如圖38A、圖38B及圖38C所示，以GaOX3為主要成分的區域及以InX2ZnY2OZ2或InOX1為主要成分的區域的尺寸為0.5nm以上且10nm以下或者1nm以上且3nm以下。在EDX面分析影像中，以各金屬元素為主要成分的區域的直徑較佳為1nm以上且2nm以下。
如上所述，CAC-IGZO的結構與金屬元素均勻地分佈的IGZO化合物不同，具有與IGZO化合物不同的性質。換言之，CAC-IGZO具有以GaOX3等為主要成分的區域及以InX2ZnY2OZ2或InOX1為主要成分的區域互相分離且以各元素為主要成分的區域為馬賽克狀的構成。因此，當將CAC-IGZO用於半導體元件時，起因於GaOX3等的性質及起因於Inx2ZnY2OZ2或InOX1的性質的互補作用可以實現高通態電流(Ion)及高場效移動率(μ)。
另外，使用CAC-IGZO的半導體元件具有高可靠性。因此，CAC-IGZO適於顯示器等各種半導體裝置。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式6
在本實施方式中，參照圖31至圖33B對包括本發明的一個實施方式的輸入輸出裝置的觸控面板模組及電子裝置進行說明。
圖31所示的觸控面板模組8000在上蓋8001與下蓋8002之間包括連接於FPC8003的觸控面板8004、框架8009、印刷電路板8010及電池8011。
例如可以將本發明的一個實施方式的輸入輸出裝置用於觸控面板8004。
上蓋8001及下蓋8002可以根據觸控面板 8004的尺寸適當地改變形狀或尺寸。
另外，在採用透過型液晶元件的情況下，也可以如圖31所示設置背光8007。背光8007具有光源8008。注意，雖然在圖31中例示出在背光8007上配置光源8008的結構，但是不侷限於此。例如，也可以在背光8007的端部設置光源8008，並使用光擴散板。當使用有機EL元件等自發光型發光元件時，或者當使用反射式面板等時，也可以採用不設置背光8007的結構。
框架8009除了具有保護觸控面板8004的功能以外還具有用來遮斷因印刷電路板8010的工作而產生的電磁波的電磁屏蔽的功能。此外，框架8009也可以具有散熱板的功能。
印刷電路板8010具有電源電路以及用來輸出視訊信號及時脈信號的信號處理電路。作為對電源電路供應電力的電源，既可以採用外部的商業電源，又可以採用另行設置的電池8011的電源。當使用商業電源時，可以省略電池8011。
此外，在觸控面板8004中還可以設置偏光板、相位差板、稜鏡片等構件。
圖32A至圖32H及圖33A及圖33B是示出電子裝置的圖。這些電子裝置可以包括外殼5000、顯示部5001、揚聲器5003、LED燈5004、操作鍵5005(包括電源開關或操作開關)、連接端子5006、感測器5007(該感測器具有測量如下因素的功能：力、位移、位置、速 度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)、麥克風5008等。
圖32A示出移動電腦，該移動電腦除了上述以外還可以包括開關5009、紅外線埠5010等。圖32B示出具備記錄介質的可攜式影像再現裝置(例如DVD再現裝置)，該可攜式影像再現裝置除了上述以外還可以包括第二顯示部5002、記錄介質讀取部5011等。圖32C示出電視機，除了上述以外還可以包括支架5012等。可以藉由利用外殼5000所具備的操作開關或另行提供的遙控器5013進行電視機的操作。藉由利用遙控器5013所具備的操作鍵，可以進行頻道及音量的操作，並可以對顯示在顯示部5001上的影像進行操作。另外，也可以採用在遙控器5013中設置顯示從該遙控器5013輸出的資料的顯示部的結構。圖32D示出可攜式遊戲機，該可攜式遊戲機除了上述以外還可以包括記錄介質讀取部5011等。圖32E示出具有電視接收功能的數位相機，該數位相機除了上述以外還可以包括天線5014、快門按鈕5015、影像接收部5016等。圖32F示出可攜式遊戲機，該可攜式遊戲機除了上述以外還可以包括第二顯示部5002、記錄介質讀取部5011等。圖32G示出可攜式電視接收機，該可攜式電視接收機除了上述以外還可以包括能夠收發信號的充電器5017等。圖32H是手錶型資訊終端，該手錶型資訊除了 上述以外還可以包括錶帶5018、錶帶扣5019等。安裝於兼作框架(bezel)部分的外殼5000中的顯示部5001具有非矩形狀的顯示區域。顯示部5001可以顯示表示時間的圖示5020以及其他圖示5021等。圖33A是數位看板(Digital Signage)。圖33B是設置於圓柱狀上的數位看板。
圖32A至圖32H及圖33A及圖33B所示的電子裝置可以具有各種功能。例如，可以具有如下功能：將各種資訊(靜態影像、動態影像、文本影像等)顯示在顯示部上；觸控面板；顯示日曆、日期或時刻等；藉由利用各種軟體(程式)控制處理；進行無線通訊；藉由利用無線通訊功能來連接到各種電腦網路；藉由利用無線通訊功能，進行各種資料的發送或接收；讀出儲存在記錄介質中的程式或資料來將其顯示在顯示部上等。再者，在具有多個顯示部的電子裝置中，可以具有如下功能：一個顯示部主要顯示影像資訊，而另一個顯示部主要顯示文字資訊；或者，在多個顯示部上顯示考慮到視差的影像來顯示立體影像等。再者，在具有影像接收部的電子裝置中，可以具有如下功能：拍攝靜態影像；拍攝動態影像；對所拍攝的影像進行自動或手動校正；將所拍攝的影像儲存在記錄介質(外部或內置於相機)中；將所拍攝的影像顯示在顯示部等。注意，圖32A至圖32H及圖33A及圖33B所示的電子裝置可具有的功能不侷限於上述功能，而可以具有各種各樣的功能。
本實施方式所示的電子裝置的特徵在於具有用來顯示某些資訊的顯示部。此外，可以將實施方式的一個實施方式的輸入輸出裝置用於該顯示部。
本實施方式可以與其他實施方式適當地組合。
實施例
在本實施例中，對本發明的一個實施方式的輸入輸出裝置進行說明。
首先，對本實施例的輸入輸出裝置的規格進行說明。尺寸為對角線4.3英寸。有效像素數為1080(H)×1920(V)的FHD(Full High Definition：全高清)。像素尺寸為49.5μm(H)×49.5μm(V)。面板外形尺寸為69.76mm(H)×141.4mm(V)。顯示區域及感測區域的尺寸都為53.46mm(H)×95.04mm(V)。解析度為513ppi。作為電晶體，使用在其通道形成區域中包含氧化物半導體的CE(channel-etched：通道蝕刻)型電晶體。
本實施例的輸入輸出裝置可以被用作透過型液晶顯示裝置。作為顯示元件採用FFS模式的液晶元件。作為彩色化的方式採用CF(color filter：濾色片)方式。開口率為48.0%。驅動頻率為60Hz。作為影像信號形式採用類比線路序列(analog line sequential)方式。
此外，內置有閘極驅動器。源極驅動器使用 COF。
另外，作為感測元件，採用投影型電容式(互電容式)。液晶元件的共用電極兼用作感測元件的電極。感測器單元的個數為18(H)×32(V)。明確而言，包括32個圖9A中的導電膜56a以及18個圖9A中的導電膜58。一個感測器單元的尺寸為2.970mm×2.970mm。圖9A中的一個導電膜56b的尺寸相當於30×60個像素的尺寸，一個導電膜56a的尺寸相當於30×1080個像素的尺寸。
圖8E所示的一個圖框期間為16.667ms，寫入期間為8.333ms，兩個感測期間都為4.167ms。
本實施例的輸入輸出裝置的剖面示意圖相當於圖1B，關於詳細內容，可以參照實施方式1的說明。
作為基板211，使用厚度大約為0.7mm的玻璃基板。作為基板261，使用厚度大約為0.1mm、0.2mm或0.3mm的玻璃基板。作為閘極電極221，採用氮化鎢膜和銅膜的疊層結構。作為絕緣膜213，採用氮化矽膜和氧氮化矽膜的疊層結構。作為氧化物半導體膜223，採用CAAC-OS之一的CAAC-IGZO。作為氧化物半導體膜223，採用使用金屬元素的原子數比彼此不同的濺射靶材而形成的兩層結構，兩個層的厚度的總和大約為25nm。氧化物半導體膜223及氧化物導電膜227使用In-Ga-Zn氧化物形成。作為氧化物導電膜227採用單層結構，其厚度大約為100nm。作為源極電極225a及汲極電極225b， 採用鎢膜、鋁膜及鈦膜的疊層結構。作為絕緣膜215，使用氧氮化矽膜。作為絕緣膜217，使用氮化矽膜。作為絕緣膜219，使用丙烯酸樹脂膜。作為導電膜251及導電膜252，使用厚度大約為100nm的包含矽的銦錫氧化物膜。作為絕緣膜253，使用氮化矽膜。作為液晶249，使用負型液晶。另外，在基板261的表面上貼合厚度大約為200μm的偏振薄膜。在本實施例中，製造兩個輸入輸出裝置，亦即作為導電膜255使用厚度大約為100nm的APC的輸入輸出裝置、以及作為導電膜255使用厚度大約為200nm的Ti的輸入輸出裝置。
圖35是示出本實施例的輸入輸出裝置的顯示狀態的照片。圖35中的顯示區域的右側及上側(未圖示)都與FPC連接。在圖35所示的輸入輸出裝置中，作為基板261使用厚度大約為0.3mm的玻璃基板。另外，作為導電膜255，使用厚度大約為100nm的APC。如圖35所示，藉由應用本發明的一個實施方式，可以製造能夠進行良好的顯示的輸入輸出裝置。此外，在圖35所示的輸入輸出裝置中，觸控感測器的檢測靈敏度也良好，並且可以同時進行多點感測。
有時以與導電膜56a的寬度(圖9A中的Y方向的長度)大致相同的間隔確認到條紋形狀的顯示不均勻。於是，以使導電膜56a的寄生電容與導電膜56b的寄生電容一致的方式改變導電膜56a和導電膜56b的寬度。在改變該寬度之後，一個導電膜56b的尺寸相當於21×60 個像素的尺寸，一個導電膜56a的尺寸相當於39×1080個像素的尺寸。由此，導電膜56b的電阻值從1.66kΩ變為1.19kΩ，導電膜56b的容量從534pF變為674pF。導電膜56a的電阻值從0.86kΩ變為1.35kΩ，導電膜56a的容量從930pF變為684pF。藉由使導電膜56a的寄生電容與導電膜56b的寄生電容一致，可以降低顯示不均勻而進行更良好的顯示。另外，與將用於感測觸摸的信號輸入到導電膜56b的情況相比，在將其交替輸入到導電膜56a和導電膜56b的情況下，可以降低顯示不均勻而進行更良好的顯示。
203a‧‧‧電晶體
207a‧‧‧液晶元件
211‧‧‧基板
213‧‧‧絕緣膜
215‧‧‧絕緣膜
217‧‧‧絕緣膜
218‧‧‧絕緣膜
219‧‧‧絕緣膜
221‧‧‧閘極電極
223‧‧‧氧化物半導體膜
225a‧‧‧源極電極
225b‧‧‧汲極電極
241‧‧‧彩色膜
243‧‧‧遮光膜
245‧‧‧絕緣膜
247‧‧‧間隔物
249‧‧‧液晶
251‧‧‧導電膜
252‧‧‧導電膜
253‧‧‧絕緣膜
255‧‧‧導電膜
261‧‧‧基板
265‧‧‧黏合層

Claims (13)

  1. 一種輸入輸出裝置，包括：第一像素電極；第二像素電極；第一共用電極；第二共用電極；液晶；第一絕緣膜；第二絕緣膜；以及電晶體，其中，該第一共用電極被用作感測元件的一個電極，該第二共用電極被用作該感測元件的另一個電極，該電晶體包括第一閘極、該第一閘極上的半導體層以及該半導體層上的第二閘極，該半導體層具有包含氧化物半導體的通道形成區域，該第二閘極包含氧化物導電體，該氧化物導電體包含該氧化物半導體所含有的金屬元素中的一種以上，該第一絕緣膜位於該第二閘極上，該第一像素電極、該第二像素電極、該第一共用電極及該第二共用電極位於該第一絕緣膜上，該第一像素電極與該第一共用電極隔著位於該第一像素電極與該第一共用電極之間的該第二絕緣膜重疊，該第二像素電極與該第二共用電極隔著位於該第二像 素電極與該第二共用電極之間的該第二絕緣膜重疊，該液晶位於該第一像素電極、該第二像素電極、該第一共用電極及該第二共用電極上，該第一像素電極與該第二像素電極彼此分開且位於同一面上，並且，該第一共用電極與該第二共用電極彼此分開且位於同一面上。
  2. 根據申請專利範圍第1項之輸入輸出裝置，還包括第二電晶體，其中該電晶體和該第二電晶體中的一個的源極或汲極與該第一像素電極電連接，並且該電晶體和該第二電晶體中的另一個的源極或汲極與該第二像素電極電連接。
  3. 根據申請專利範圍第1項之輸入輸出裝置，其中該電晶體位於驅動電路部中。
  4. 根據申請專利範圍第1項之輸入輸出裝置，其中該第二閘極與該第一閘極電連接。
  5. 根據申請專利範圍第1項之輸入輸出裝置，其中該第二絕緣膜位於該第一像素電極及該第二像素電極上，並且該第一共用電極及該第二共用電極位於該第二絕緣膜上。
  6. 根據申請專利範圍第1項之輸入輸出裝置，其中該第一像素電極、該第二像素電極、該第一共用電極及該 第二共用電極都包含該氧化物半導體所含有的金屬元素中的一種以上。
  7. 根據申請專利範圍第1項之輸入輸出裝置，其中該氧化物半導體、該氧化物導電體、該第一像素電極、該第二像素電極、該第一共用電極及該第二共用電極都包含含有銦的氧化物。
  8. 根據申請專利範圍第1項之輸入輸出裝置，其中該第一像素電極、該第二像素電極、該第一共用電極及該第二共用電極都具有使可見光透過的功能。
  9. 根據申請專利範圍第1項之輸入輸出裝置，其中該氧化物半導體及該氧化物導電體都包含In-M1-Zn氧化物，並且該M1為Al、Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf。
  10. 根據申請專利範圍第1項之輸入輸出裝置，還包括該第一絕緣膜與該第一共用電極之間的第一導電膜，其中該第一導電膜具有低於該第一共用電極的電阻率，並且該第一導電膜與該第一共用電極電連接。
  11. 根據申請專利範圍第10項之輸入輸出裝置，還包括該第一絕緣膜與該第二共用電極之間的第二導電膜，其中該第二導電膜具有低於該第二共用電極的電阻率，該第二導電膜與該第二共用電極電連接， 並且該第一導電膜與該第二導電膜彼此分開且位於同一面上。
  12. 根據申請專利範圍第11項之輸入輸出裝置，還包括遮光膜，其中該遮光膜與該第一導電膜及該第二導電膜中的一個隔著位於該遮光膜與該第一導電膜及該第二導電膜中的該一個之間的該液晶重疊。
  13. 一種電子裝置，包括：申請專利範圍第1項之輸入輸出裝置；以及天線、電池、外殼、揚聲器、麥克風、操作開關或操作按鈕。
TW105115810A 2015-05-29 2016-05-20 輸入輸出裝置及電子裝置 TWI734687B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-110612 2015-05-29
JP2015110612 2015-05-29

Publications (2)

Publication Number Publication Date
TW201710757A true TW201710757A (zh) 2017-03-16
TWI734687B TWI734687B (zh) 2021-08-01

Family

ID=57399651

Family Applications (2)

Application Number Title Priority Date Filing Date
TW105115332A TW201701332A (zh) 2015-05-29 2016-05-18 輸入輸出裝置及電子裝置
TW105115810A TWI734687B (zh) 2015-05-29 2016-05-20 輸入輸出裝置及電子裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW105115332A TW201701332A (zh) 2015-05-29 2016-05-18 輸入輸出裝置及電子裝置

Country Status (5)

Country Link
US (1) US10139663B2 (zh)
JP (7) JP2016224437A (zh)
KR (3) KR102688345B1 (zh)
TW (2) TW201701332A (zh)
WO (1) WO2016193849A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160114510A (ko) * 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널
KR20180012285A (ko) 2015-05-28 2018-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널
JP2017003976A (ja) 2015-06-15 2017-01-05 株式会社半導体エネルギー研究所 表示装置
KR102377794B1 (ko) * 2015-07-06 2022-03-23 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102527306B1 (ko) 2016-01-18 2023-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물막, 반도체 장치, 및 표시 장치
WO2017149413A1 (en) 2016-03-04 2017-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102721654B1 (ko) 2016-03-11 2024-10-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복합체 및 트랜지스터
US10388738B2 (en) 2016-04-01 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and method for manufacturing the same
JP6668455B2 (ja) 2016-04-01 2020-03-18 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法
US10461197B2 (en) 2016-06-03 2019-10-29 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, oxide semiconductor, oxynitride semiconductor, and transistor
KR102365490B1 (ko) 2016-07-13 2022-02-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 입출력 패널, 입출력 장치, 반도체 장치
CN106293244B (zh) * 2016-08-30 2017-11-17 京东方科技集团股份有限公司 触控显示面板及其驱动方法以及触控显示装置
US10620689B2 (en) 2016-10-21 2020-04-14 Semiconductor Energy Laboratory Co., Ltd. Display device, electronic device, and operation method thereof
CN110301001B (zh) * 2017-02-17 2022-06-03 株式会社半导体能源研究所 显示装置
TWI778959B (zh) * 2017-03-03 2022-10-01 日商半導體能源硏究所股份有限公司 半導體裝置及半導體裝置的製造方法
CN109387964A (zh) * 2017-08-02 2019-02-26 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
CN112005383A (zh) 2018-03-12 2020-11-27 株式会社半导体能源研究所 金属氧化物以及包含金属氧化物的晶体管
US10330991B1 (en) * 2018-05-31 2019-06-25 a.u. Vista Inc. Liquid crystal display devices with electrode stacks and methods for manufacturing such devices
CN110189700B (zh) * 2019-06-25 2020-10-02 上海天马微电子有限公司 一种显示面板及显示装置

Family Cites Families (143)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
DE69332142T2 (de) * 1992-12-25 2003-03-06 Sony Corp., Tokio/Tokyo Substrat mit aktiver Matrix
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6369867B1 (en) * 1998-03-12 2002-04-09 Gl Displays, Inc. Riveted liquid crystal display comprising at least one plastic rivet formed by laser drilling through a pair of plastic plates
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3481509B2 (ja) * 1999-06-16 2003-12-22 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
KR100881357B1 (ko) 1999-09-07 2009-02-02 가부시키가이샤 히타치세이사쿠쇼 액정표시장치
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
KR100886241B1 (ko) * 2002-09-10 2009-02-27 엘지디스플레이 주식회사 액정표시소자의 제조방법
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR20070116888A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP2453481B1 (en) 2004-11-10 2017-01-11 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090115222A (ko) 2005-11-15 2009-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
EP1843194A1 (en) * 2006-04-06 2007-10-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US7920129B2 (en) 2007-01-03 2011-04-05 Apple Inc. Double-sided touch-sensitive panel with shield and drive combined layer
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP4421639B2 (ja) * 2007-08-03 2010-02-24 株式会社 日立ディスプレイズ 液晶表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4816668B2 (ja) 2008-03-28 2011-11-16 ソニー株式会社 タッチセンサ付き表示装置
JP2010008770A (ja) 2008-06-27 2010-01-14 Hitachi Displays Ltd 液晶表示装置
JP5213596B2 (ja) 2008-09-08 2013-06-19 株式会社ジャパンディスプレイウェスト 液晶表示装置
KR101657957B1 (ko) * 2008-09-12 2016-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8749496B2 (en) * 2008-12-05 2014-06-10 Apple Inc. Integrated touch panel for a TFT display
US8217913B2 (en) * 2009-02-02 2012-07-10 Apple Inc. Integrated touch screen
US7995041B2 (en) 2009-02-02 2011-08-09 Apple Inc. Integrated touch screen
SG171987A1 (en) 2009-04-02 2011-07-28 Taiwan Semiconductor Mfg Devices formed from a non-polar plane of a crystalline material and method of making the same
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
JP2011123151A (ja) 2009-12-09 2011-06-23 Seiko Epson Corp 液晶装置および電子機器
KR101290709B1 (ko) * 2009-12-28 2013-07-29 엘지디스플레이 주식회사 터치센서 인셀 타입 액정표시장치용 어레이 기판 및 이의 제조방법
JP2011180259A (ja) 2010-02-26 2011-09-15 Toshiba Mobile Display Co Ltd 液晶表示装置及びその製造方法
JP5548488B2 (ja) * 2010-03-10 2014-07-16 株式会社ジャパンディスプレイ 液晶表示パネル
KR101715948B1 (ko) * 2010-11-19 2017-03-14 엘지디스플레이 주식회사 터치 인식 횡전계형 액정표시장치
CN103403612B (zh) 2011-03-03 2016-01-20 夏普株式会社 液晶显示装置
KR101706242B1 (ko) * 2011-04-27 2017-02-14 엘지디스플레이 주식회사 인셀 터치 패널
WO2013047455A1 (ja) * 2011-09-27 2013-04-04 シャープ株式会社 液晶パネル
JP2013238820A (ja) * 2012-05-17 2013-11-28 Japan Display Inc 液晶表示装置
JP5971708B2 (ja) 2012-08-27 2016-08-17 株式会社ジャパンディスプレイ タッチパネル内蔵型表示装置
TWI485587B (zh) * 2012-09-26 2015-05-21 Innocom Tech Shenzhen Co Ltd 內嵌式觸控顯示器及其電子裝置
JP6037753B2 (ja) 2012-10-02 2016-12-07 株式会社ジャパンディスプレイ 液晶表示装置
TWI681233B (zh) * 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
US9287411B2 (en) * 2012-10-24 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102024782B1 (ko) * 2012-12-27 2019-09-24 엘지디스플레이 주식회사 터치센서 일체형 표시장치
KR102047727B1 (ko) * 2012-12-29 2019-11-22 엘지디스플레이 주식회사 터치센서 인셀 타입 액정표시장치용 어레이 기판
CN103268178B (zh) * 2012-12-31 2017-06-16 上海天马微电子有限公司 水平电场驱动模式的阵列基板及触摸屏
JP6131071B2 (ja) 2013-03-14 2017-05-17 株式会社ジャパンディスプレイ タッチパネル内蔵型表示装置
WO2015008431A1 (ja) * 2013-07-19 2015-01-22 パナソニックＩｐマネジメント株式会社 有機エレクトロルミネッセンス素子及び照明装置
TWI636309B (zh) * 2013-07-25 2018-09-21 日商半導體能源研究所股份有限公司 液晶顯示裝置及電子裝置
US10133419B2 (en) * 2013-08-07 2018-11-20 Synaptics Incorporated Flexible processing module for different integrated touch and display configurations
JP2015049426A (ja) * 2013-09-03 2015-03-16 パナソニック液晶ディスプレイ株式会社 液晶表示装置
JP6383616B2 (ja) * 2013-09-25 2018-08-29 株式会社半導体エネルギー研究所 半導体装置
CN105765498B (zh) 2013-10-22 2018-11-20 夏普株式会社 带触摸传感器的显示装置

Also Published As

Publication number Publication date
JP2023109831A (ja) 2023-08-08
KR102815769B1 (ko) 2025-06-04
TWI734687B (zh) 2021-08-01
US10139663B2 (en) 2018-11-27
KR20160140441A (ko) 2016-12-07
JP2024163238A (ja) 2024-11-21
JP2016224437A (ja) 2016-12-28
US20160349557A1 (en) 2016-12-01
WO2016193849A1 (en) 2016-12-08
JP7757488B2 (ja) 2025-10-21
JP2024036415A (ja) 2024-03-15
KR20240118041A (ko) 2024-08-02
JP7062734B2 (ja) 2022-05-06
KR102688345B1 (ko) 2024-07-26
JP7551015B2 (ja) 2024-09-13
JP7429815B2 (ja) 2024-02-08
TW201701332A (zh) 2017-01-01
JP2021006919A (ja) 2021-01-21
KR20250079115A (ko) 2025-06-04
JP7278455B2 (ja) 2023-05-19
JP2025188161A (ja) 2025-12-25
JP2022109264A (ja) 2022-07-27

Similar Documents

Publication Publication Date Title
KR102815769B1 (ko) 반도체 장치
JP7780480B2 (ja) 液晶表示装置
JP7801379B2 (ja) 液晶表示装置
JP6754763B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees