TW445404B - Fast start-up processor clock generation method and system - Google Patents

Description

A4540 4 A7 B7 五、發明説明 先前申請案參考資料 本申請案已於1997年7月28號向美國政府申請專利，專利 申請案號爲08/901,645，。 發明範圍 本發明總體而言係關於一種以相位鎖定迴路（PLl )爲 基礎的時鐘產生系統，特別是指例如使用於電瓶電源裝置 等中以雙頻寬相位鎖定迴路爲基礎的時鐘產生系統。 發明背景 在低功率電子如手提電話或攜帶式電腦等的應用中，有 一重要的設計目的，即是將功率的消耗—減到最少以增加此 類電子裝置的電池使用壽命。此類以電池爲動力的裝置典 型地是在一低功率的模式下動作，此時裝置也許不動作或 是使用者將其挪作它用以節省電力。在具有以相位鎖定迴 路爲基礎的時鐘產生電路的一攜帶式裝置中，相位鎖定迴 路在低功率模式下—般來説是關掉的。當從低功率模式切 換到動作模式時’才會重新啓動相位鎖定迴路以提供一系 統時鐘予攜帶式裝置。 在重新被啓動或是系統起始之後要再獲得相位鎖定時， 相“鎖疋k路會在曼試獲得已設定好的系統頻率時超過目 標頻率。如果相位鎖定迴路的目標輸出頻率爲系統處理器 的取大特足頻率時，相位鎖定迴路的超頻會造成記憶體存 取失效或是處理ϋ的執行失效。纟先前㈣中要避免這類 問題時是採用-執行控制電路將系統處理器的執行動作延 遲到相位鎖定迴路取回相位鎖定爲止。 本紙狀妓财_ 好满部中央標苹扃兵工消费合作社印 445 40 4 A7 〜---------- B7 五、發明説明（2 ) 一~^ 如接下來所要認識的，一攜帶式裝置在處理器沒有在動 作時也會在此延遲時段中消耗如同動作時的電池動力。因 此，就想到要找到相位鏔定迴路時鐘產生系統，其中處理 益執行時沒有延遲，也没有與超頻相關的失效的危險，如 此可以減少花在全功率模式下的時間。 里_式之簡單説明 圖1顯示一傳統的微處理器系統，其具有—以相位鎖定 迴路爲基礎的時鐘產生電路。 圖2顯7F圖1之系統在啓動期間隨時間而變化之系統時鐘 頻率（系統時鐘）。 圖3馬根據本發明的一具體實施例的一微處理器系統，其 具有一以相位鎖定迴路爲基礎的時鐘產生電路。 圖4説明爲圖3之系統在啓動時的範例中，隨時間變化之 系統時鐘頻率（系統時鐘）。系根據本發明的較佳具體實施 例0 本，明提供雙頻寬相位鎖定迴路電路，使—相關的中央 處理洛（CPU)在獲得相位/頻率鎖定之前可以開始指令的執 行。如接下來所要認識的，本發明確實使得處理器在相位 鎖定迴路的相位/頻率較的相位中動作，而大爲節省攜^ 式電池的電力。其是在處理器動作之前移除等待相位：定 迴路重新鎖定的時間，而增加在低功率省電模式的時間以 減少整體系統的功率。此種方式在必f重覆地由—低 模式切換到一動作模式的應用中特別有用，如 ：： 订動電話， 裝-- (请先閱讀背孖之注奮Ϋ-項再填寫本頁) 訂 ------------ 度適用 (CNS) A4 规格（210x29^y n 4 經淨·部中央樣準局只工消势合作社印^ A7 B7 五、發明説明（3 ) 其週期性地與行動通信系統保持聯絡。 現在參考附圖，特別是囷1，爲一傳統的微處理器系統， 其具有一以相位鎖定迴路爲基礎的時鐘產生電路。一以微 處理器爲主的系統100包含一雙頻寬相位鎖定迴路時鐘產生 電路105。舉例來説，一雙頻寬相位鎖定迴路，是用在需要 快速啓動時間但低相位鎖定迴路輸入參考頻率的系統。一 雙頻寬相位鎖定迴路具有兩種動作模式：1) 一寬頻（高增益） 相位和2) —窄頻（低增益）相位。當用在功率明顯的設計中 ，一低頻率參考時鐘（REF)會輸入到電路1〇5的相位鎖定迴 路110中，其會合成參考時鐘以產生相位鎖定迴路電路輸出 (相位鎖定迴路時鐘），其爲一倍數因子輸入（叫的函數。 在某些系統中，相位鎖定迴路n〇爲用來減低鎖定時間的一 雙頻相位鎖定迴路。相位鎖定迴路⑴會輸出相位鎖定迴路 時鐘到-分頻器13〇並輸出一頻率鎖定訊號到一計數器12〇 。此頻率鎖定訊號指出在相位鎖定料於—寬頻模式下動 作時，相位鎖定迴路的時鐘何時會到達於一選定的頻所雙 定的相位鎖定迴路頻率。然而’相位鎖定迴路仍然必需在 相位鎖定迴路由寬頻模式切換到有頻模式之前到達—相位 鎖定的狀態，要使用一計數器丨2 U彳數—經驗所得的時間 ，如〗〇微秒，以保證相位鎖定迴 码路已將相位鎖定。在數完 10微秒之後，計數器U0會輸出— 卻„„ 相么鎖定訊號予中央處 ^1。40,使中央處理器140在系統時鐘計時之際開始執行 刀頻器13◦由一中央處理器所輸出的暫存器位元(X位元） -6. 本錄尺度適用中關家標孪（CNS «___ ^. 訂 線------I__ (請先閱讀背*之注意事項再填寫本頁) 4 45 40 4 經濟部中央ifi?-局兵工消资合作社印製 A7 五、發明説明（4 ) 〜一" 所控制。分頻器130已設定好將相位鎖定迴路時鐘分爲兩個 目的動作頻率之—，其由輸入Μ所設定並由X位元所選定的 。在先前技藝中，分頻器130典型地會產生一系統時鐘，其 相等於相位鎖定迴路的時鐘的頻率或爲其—半。分頻器可 程式的特性特別有用的應用是在中央處理器14〇將系統時鐘 由一動作頻率轉到另一個的應用。分頻器13〇會避免發生在 頻率轉換時系统時鐘的超頻現象，此現象會造成中央處理 器的錯誤或是記憶體存取失效。 此超頻現象可由圖2中觀查到，其爲圖丨的系統在啓動時 的系統時鐘頻率對時間的示意圖。在時間1〇時，系統ι〇〇由 一低功率模式切換到—動作模式而參考時鐘則輸入到於相 位鎖疋迴路11 〇。在時間ti時，相位鎖定迴路丨〗〇確認參考時 鐘並開始獲得目標頻率。因爲相位鎖定迴路〗i 0開始時是在 寬頻模式下動作，在相位鎖定迴路丨】0快速地嘗試要鎖定參 考時鐘時會發生很大的超頻現象，如圖2所示。分頻器 會將此相位鎖定迴路時鐘除以二以在啓動模式時產生系統 時鐘，但是此時中央處理器尚未開始執行指令。當相位鎖 定迴路110決定其已達到設定的頻率時，頻率鎖定訊號會輸 出到計數器120 ’其會開始以參考時鐘爲準的1〇微秒計數。 在計數結束時，代表相位鎖定壇路轉制窄頻動作模式已 經趨於穩足<在時間時，計數器12〇會將相位鎖定訊號輸 出到中央處理器14〇使中央處理器開始執行指令。相位鎖定 訊號也會被相位鎖定迴路丨1〇所接收（未顯示連線）將位鎖定 迴路11G切換到窄頻動作模式。在時時，中央處理器提 (請先W讀背1$之注#-事項再填寫本頁〕 -----私衣------1T------線_____ - I - -1 f -1 ίί-求‘部中次標T-V-局妇J-消资合作社印ΐ木 Α7 _____ Β7 五、發明説明（5 ) " — 供一X位元訊號以選定分頻器130的零增益分頻器，其會將 系統時鐘切換到相位鎖定遊路時鐘的頻率^如所示，在t 和q的10微秒間，中央處理器140不能執行程式碼因此不動 作。然而，時鐘產生電路100和其他系統中的電路已從低功 率模式切換到動作模式並且不是很有效率地在消耗動力。 本發明提供一方法和系統以減少具有一低頻率參考時鐘 系統的低效率，該訊號使得中央處理器能在相位鎖定期間 在一有用的動作頻率下動作而不會使得系統時鐘超出系統 所指定的最大動作頻率。現在參考途3，爲一微處理器系統 ’其具有一以相位鎖定迴路爲基礎的時鐘產生電路，根據 本發明的一具體實施例。系統300包含中央處理器350和時 鐘產生電路305。一低頻率參考時鐘（REF)輸入到電路3〇5 中的雙頻寬相位鎖定迴路3 10。 相位鎖定迴路310在獲得相位鎖定時於一寬頻模式（高增 益）下動作而在維持相位鎖定時於一窄頻模式（低增益）下動 作。相位鎖定迴路310合成參考時鐘以產生相位鎖定迴路時 鐘，其爲一倍數因子（N)的函數。在參考時鐘爲一 33千赫 茲低頻時鐘的一具體實施例中，N等於512。相位鎖定迴路 3 10將相位鎖定迴路時鐘輸出到一分頻器3 3 0。分頻器3 3 0受 控於一由邏輯乘法器340所輸出的選擇訊號，並被設定將相 位鎖定迴路時鐘除爲兩個目的動作頻率之其由輸入M 所設定並由X位元所選定的。 相位鎖定迴路310也將一頻率鎖定訊號輸出到一計數器 320和一中央處理器350。此頻率鎖定訊號指出相位鎖定迴 -S - 本紙ft尺度適用中囷國家標準（CNS )ϋ格（210乂297公^~5~~ ~ '~~~ ~~~~' ----------裝------訂------線 (請先閱讀背¾.之注t-r項再填寫本頁，一 A7 B7 五、發明説明（6 ) 路時鐘何時達到在一選定得頻寬内所設定好的時鐘產生電 路的輸出頻率°然而，因爲相位鎖定迴路仍然必需達到— 相位鎖定狀態使相位鎖定迴路由一寬頻模式切換到一窄頻 模式並達到一穩定的頻率，計數器32〇會計數並輸出一相位 鎖定訊號，表示鎖定狀態趨於穩定以保證相位鎖定迴路已 將相位鎖定。頻率鎖定訊號會由啓始始得計數器32〇由設定 好的q計數到計數器320會產生相位鎖定訊號並使得中 央處理器350在相位鎖定期間開始動作及進行設定好的工作 。因爲處理器的時鐘爲將系統時鐘除過的時鐘，在相位/頻 率鎖定期間並沒有超過最大指定頻率的危險。 中央處理器350能夠設定爲由讀/寫暫存器中截取乂位元以 在任意時間要求最大動作速度。\位元和相位鎖定訊號輸 入至邏輯乘法閘340。邏輯乘法閘340的選擇輸出訊號控制 分頻器330 ,其中選擇訊號會選擇頻率^爲}或是n。因此， 接下來要涊識的是，選擇訊號會選擇分頻器33〇的除法函數 並當作一選擇的除法因子，直到中央處理器35〇已經藉由χ 位元獲得最大的動作速度以及計數器32〇所計數的穩定時間 已經結束。當產生選擇訊號時，分頻器33〇會切換以在相位 鎖定迴路時鐘滿頻時（或是其幾分之一）產生—系統時鐘。 圖4所顯示的是圖3中的系統在啓動時的系統時鐘頻率對 時間的示意圖。在時間t〇時，攜帶式裝置3〇〇由一低功率模 式切換到一動作模式而參考時鐘則輸入到於相位鎖定迴路 31 0。在時間ti時，相位鎖定迴路3 ^ 〇確認參考時鐘並開始獲 得目標頻率。因爲相位鎖定迴路31 〇開始時是在寬頻模式下 -9 - 本紙ί長尺度適用中國园家榡辛（CNS)六心見格（210x 297公釐） * t 裝— 訂--------線 (請先閲讀背而之注意事項再填寫本頁) 4 45 4-0 4 A7 五、發明説明（" ~ ~~ ~ ~ —-- 動作’在相位鎖定迴路31G快速地嘗試要鎖定參考時鐘時會 發生很大的超頻現象。分頻器330會將此相位鎖定避路時鐘 除以Μ以在啓動模式時產生系統時鐘。當相位鎖定迴路別 決定其已達到預期輸出的平均頻率時，其在、之後很快就 印發生、頻率鎖定訊號會輸出到計數器320，其會啓始以 參考時鐘爲準的微秒計數（例如，！◦微秒需要計數器咖 f數328次）$時，頻率鎖定訊號會使中央處理器⑽在 h時開始動作，而不像先前技藝在t2時動作。這會使攜帶 式系統如仃動電話在系統於h時到達最大動作頻率之前完 成其週期性工作°因爲中央處理器350在相位鎖定迴路310 鎖定相位時以—半的最大動作頻率在動作，並無超出最大 頻率的危險。 在12時，核器320將相位鎖定訊號輸出到邏輯乘法間34〇 ’指出相位較迴路轉換料頻相位已足夠穩定。相位鎖 定訊號也爲相位鎖定迴路31〇所接收（未顯#連線）以便將相 位鎖定迴路31G切換到窄頻動作模式。在t2時或其之前（或 如其他例在其之後），中央處理器350獲得X位元以選擇分 頻器330的零增益分頻器，以便將系統時鐘切換到相位鎖定 迴路時鐘的頻率。在—較佳實施例中，相位鎖定迴路時鐘 的頻率爲系統所指定得最大頻率。如圖4所示，本發明的系 統把夠在【2時到達最大動作頻率，因爲中央處理器已在^到 t2期間以半頻在執行指令，因此其在相位鎖定發生時也能 動作並且能馬上衍生出X位元。因此，如圖4所示，較佳實 施例的系、..充會在^到期間以半頻在動作並在^到h期間以 -10 - ) A4tm (2i〇xl^iy----------- (請先閱请背面之注愈事項再填寫本頁) 裝·

,1T 445404 A7 五、發明説明（s 全頻在動作使系絲+ # # 寸 …几成其工作並更快返回低功率模式。先 則β甚至到了 t3都尚未開始執行程式碼。

請 先I s | I 之I 注I 意 事I 項 I 再 填I 寫奘 本f I 訂 ，因此’現在要遇識的是，本發明提供-以相位鎖定迴路 ί基礎㈣鐘產生電路，其使得處理U夠《統時鐘鎖 疋相么時執仃程式碼。如此確實改善了動力的節省也増加 了處理器的"力能。位鎖定迴路產生-相位鎖定迴路時 ,、’將其輪出到一分頻！I，其再將此相位鎖定迴路時鐘除 局—系統時鐘輸出訊號。相位鎖定迴路會在嘗試獲得一輸 出頻率時輸出-頻率鎖定訊號，其會啓始—計數器並使得 中央處理器以系統時鐘動作。藉此使得中央處理器能夠在 相位鎖定時以—除過的頻率動作而不會有超頻而引起失效 等的危險。當計數器計數結束時，中央處理器會要求最大 的動作頻率，於是產生一選擇訊號將分頻器切換到輸出一 瑕大的動作頻率，藉此使得中央處理器能在相位鎖定迴路 安全地鎖定相位時以最大頻率動作。 線 本發明是以一較佳實施例做説明’但是明顯地，諳熟此 藝者應了解，本發明還可以根據不同的方法和採用除了以 上所特別設計和描述的其他實施例來做修正。因此，附屬 的申請專利範圍即是要函蓋所有在本發明範園之内的修正 事項。 II - 本纸乐尺度適用中囡國家標準（CNS ) Λ4规格（210X29?公t ) A7 經濟部中央標準局員工消費合作杜印製 Λ45Λ0 4 B7 五、發明說明（8a ) 元件符號說明 100 以微處理器為主的系統 105 雙頻寬相位鎖定迴路時鐘產生電路 110 相位鎖定迴路 120 計數器 130 分頻器 140 中央處理器 300 系統 305 時鐘產生電路 310 相位鎖定迴路 320 計數器 330 分頻器 340 邏輯乘法閘 350 中央處理器 -11a， (請先MIS背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 * 297公犮）

Claims (1)

1. d4540 4 經濟部中央標準局Μ工消f合作社印製 A8 B8 C8

   ---------^------' 玎------#. (請先閔讀势面之ii.4^項再填寫本頁) (B) 接收一第二訊號和一第三訊號而產生該選擇訊號；(C) 接收一第一訊號之後產生該第二訊號； •12· 本紙張尺度適用中國國家標準（CNS > A4現格（210X297公釐） 4, 45 4 Ο 4 Α8 Β8 CS , __________ D8 六、申請專利範圍 (D) 在處理器中產生由該第—訊號所啓動的第三訊號； (E) 反應鎖定相位鎖定迴路時鐘的頻率產生該第一訊 號。 (請先閔讀#-面之^意事項再填寫本頁) 3.如申請專利範圍第2項之方法，其中步驟（C)包含： 接收該第一訊號時即啓動一計數器； 隨著時鐘將計數器的値遞増；以及 當計數器遞增到一延遲計數時產生第二訊號。 4 如申請專利範圍第2項之方法，尚包含： 當在寬頻寬模式時，反應一個第一電流位階而產生 相位鎖定迴路時鐘，以及 當在窄頻寬模式時，反應一個第二電流位階而產生 相位鎖定迴路時鐘。 5. 如申蜻專利範圍第2項之方法，其中步骤（E)之中： δ相k鎖足迴路在—預定的頻寬内到達一預期頻率 時產生該第一飢號，以及 忒預期頻率爲一參考時鐘的某一特定倍數。 經濟部中央標準局負工消費合作社印製 -13 - 本紙張尺度賴令國國家鮮（CNS ) A4規格717^；297公楚）