TW513794B - Intermediate base for a semiconductor module, a semiconductor module produced using such an intermediate base, and a method for producing such an intermediate base - Google Patents
Intermediate base for a semiconductor module, a semiconductor module produced using such an intermediate base, and a method for producing such an intermediate base Download PDFInfo
- Publication number
- TW513794B TW513794B TW090127735A TW90127735A TW513794B TW 513794 B TW513794 B TW 513794B TW 090127735 A TW090127735 A TW 090127735A TW 90127735 A TW90127735 A TW 90127735A TW 513794 B TW513794 B TW 513794B
- Authority
- TW
- Taiwan
- Prior art keywords
- patent application
- intermediate substrate
- scope
- base body
- substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
- H10W70/635—Through-vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
513794 五、發明説明(1 ) 本發明係關於一種至少具有一個半導體組件之模組的中 間基底,其包含之平的基底本體,該平的基底本體具有: -上表面,在其上可形成內部接點,用以連接半導體組件 之組件連接元件, -下表面,其具有外部接點,使與電路基底接觸,及 -位在上表面和下表面間之貫穿孔,其牆壁至少要有一部 分被金屬化,而且每一個都要在上表面上的內部接點和 下表面上的對應外部接點之間,製作導電連接。 本發明還關於一種使用這種中間基底而製造之半導體模 組’及關於用以製造追種中間基底之方法。 積體電路的愈來愈小型化,已導致在實際的半導體和電 路基底,也就是說在印刷電路板之間真正的限制空間,必 需要容納最大量的電性組件之問題。但是,半導體晶片之 結構和連接導體之結構愈小,則它們在相關材料因不同膨 脹程度之風險的程度愈大,尤其一面是半導體‘本體,而另 一面則是由塑膠所構成之印刷電路板。 中間基底或插入物在與半導體晶片接觸的製造方面,扮 演一個主要的角色,其允許連接一個或更多的晶片,而此 之後,在電路基底上製作接點以形成模組。 在一種被稱爲BGA(球柵陣歹[〇技術之案例中,中間基底 提供在具有接合柱栓之下表面的區域上,其中該區域允許 表面可放置在印刷電路板上。在此情形下,接合柱栓先被 使用以當作電性接點,其次用以當作間隔物,以補償不同 材料之間的膨脹,也就是中間基底和印刷電路板之間之膨脹。 513794 五、發明説明(2 ) 半導體晶片可放置在中間基底的上表面上,而且,例如, 可以藉由接合線(bonding wires),使其與之接觸。覆晶固 定也已爲人所熟知,其中尙未安置的半導體之連接係直接 連接到在中間基底的上表面之導體軌道。在此情形下,爲 了能在半導體本體和中間基底之間提供膨脹補償,半導體 通常需要不完全塡滿,其中其包含額外的,複雜的和昂貴 的製程步驟之必需性,且也不再允許後續之修補。 在一種被稱爲PSGA(聚合物柱栓柵陣歹[J)技術之案例中 ’使用由電性絕緣聚合物所構成之射出成型的三維基板當 作中間基底,在中間基底的下表面上,有聚合物柱栓排列 在表面上,其係在射出成型製程期間中一體成形(ΕΡ 0 782 765 Β1)。這些聚合物柱栓係具有可以焊接之終端表 面’因此對於排列在基板上之半導體組件,可以形成經由 積體導體連接行進到內部接點之外部接點。對於由印刷電 路板形成之模組,聚合物柱栓係當作間隔物使用,因此能 夠補償在印刷電路板和中間基底之間不同的膨脹程度。在 中間基底的上表面之上,與半導體組件之接觸可經由接合 線而完成;但是接觸製造之形式,只要經由在中間基底的 上表面之上之聚合物柱栓,以類比方式補償熱膨脹係數差 就可以了。 此外,單晶片模組可由WO 89/00346 Α1瞭解,其中由 電性絕緣聚合物所構成之射出成型的三維基板,在其下表 面之上具有一體成形的聚合物柱栓,其係沿著基板周圍排 成一列或排成數列。晶片係被設置在基板的上表面之上, -4- 513794 五、發明説明(3 ) 與其之接觸可經由細的接合線和導體軌道而完成,之後它 們會經由電鍍的貫穿孔連接到形成在下表面柱栓上之外部 接點。在本實施例中,中間基底具有相當大的範圍。 本發明之目的係要提供用於該種上述的半導體模組之中 間基底,及此中間基底和模組之製造方法,其中與半導體 組件之接觸係直接完成,而在中間基底之上根本不需要任 何不完全的塡滿,及與中間基底之接觸係製作在電路基底 上,而不需要任何額外的量測,而且其中所使用之材料的 膨脹係數差並沒有任何明顯不好的影響。在此情形下,與 中間基底在一起之半導體組件打算製造具有非常緊密的物 質形式之模組。 根據本發明,目的的第一部分可以藉由用於至少具有一 個半導體組件之模組的中間基底而完成,其包含之平坦基 底本體,該平坦基底本體具有: -上表面,在其上可形成內部接點,用以連接半導體組件 之組件連接元件, -下表面,其具有外部接點,使與電路基底接觸,及 -位在上表面和下表面間之貫穿孔,其牆壁至少要有一部 分被金屬化,而且每一個都要在上表面上的接觸點和下 表面上的對應外部接點之間,製作導電連接,其中 -藉由環狀凹痕(其係結合鄰近它們周邊),貫穿孔壁至少 含有一部分曝露在基底本體的下表面區域之中,而且會 形成當作外部接點之自立的柱栓(freestanding studs)。 根據本發明,藉由在中間基底的下表面上之凹痕來製造出 513794 五、發明説明(4 ) 柱栓,會致使它們凹陷在下表面的表面之中排列,而不會 突出來,或是只有它們的金屬化層突出在該表面之上。雖 然如此,它們能夠吸附且補償溫度相依之一方面是中間基 底,而另一方面是電路基底之膨脹程度的不同。接觸係藉 由短路程透過己金屬化的孔(其係貫穿行進在聚合物柱栓 中而到達中間基底的上表面)而完成,其中中間基底的上 表面設置有半導體組件,或是一些半導體組件,而且藉由 內部接點來完成接觸。 貫穿孔最好是同心地形成在柱栓之中,使得後者會具有 管狀的或類似煙囱狀之結構。但是,在貫穿孔和柱栓間之 偏心排列也是可行的,使得後者大約具有管狀片段 (tubular segment)之形式。 若根據本發明之中間基底是藉由塑膠材料[其膨脹係數 是大約與半導體組件(一般爲矽)的膨脹係數相同]所構成的 膜而形成時,則可以完成特別緊密的結構。在此情形下, 半導體組件可以與其組件連接元件直接地放在位於貫穿孔 的上表面端之上的內部接點上,而且可以使與其接觸,其 中意味著在中間基底的上表面,一點也不需要以接合線或 導體軌道形成之連接導體。然後基本上只需要補償中間基 底和電路基底間之熱膨脹係數差,而且該補償可經由根據 本發明提供在中間基底的下表面區域之聚合物柱栓提供。 由LCP(液晶聚合物)或具有類似熱膨脹係數特性之材料 所構成的膜,特別適合當作中間基底之材料。例如,在 1998 年 7 月 18 日號之 Advancing Microelectronics 期刊第 -6- 513794 五、發明説明(5 ) 1 5至1 8頁中所說明的該種材料。 在一較優修正例中,內部接點元件係藉由在柱栓外緣上 之金屬層而形成,其中該柱栓係在貫穿孔中之金屬化的延 續之形式。此可以提供額外的接合物層;在柱栓內部之貫 芽孔也可以用接合材料塡滿。 在本發明的一特優修正例中,內部接點各自只是在貫穿 孔內壁上之金屬化的延續(覆蓋住個別的貫穿孔之上表面 開口)之形式。在此情形下,形成內部接點之該金屬化層 ,可以透過貫穿孔(其係從中間基底的下表面),而直接應 用到已接合的半導體組件之組件連接元件。 根據本發明,用於至少一個半導體組件之中間基底的製 造方法,包含有下列步驟: -將半導體組件的連接側固定在平坦基底本體的上表面之 上,使其組件接點會緊靠著基底本體的上表面上; -貫穿孔是從下表面鑽孔且穿過基底本體,直到上表面爲 止,以曝露半導體組件的組件連接元件; -貫穿孔的內壁和半導體組件的曝露接觸表面同時用金屬 層塗佈以做爲至少基底本體部份的下表面,以及 -藉由周圍凹痕,至少曝露部分在基底本體的上表面上之 貫穿孔的邊緣。 藉由雷射製程,宜以和貫穿孔之孔洞的相同方式,製造 出用於曝露孔緣之環形凹痕。在此情形下,可以在基底本 體的下表面之上,同時完成用於導體軌道結構之另一雷射 建構。在此製程步驟期間,移除那些不需要的金屬表面, -7- 513794 五、發明説明(6 ) 而保留下來的金屬表面具有額外的金屬層。爲了製造較厚 的厚度,可以將額外的接合物層(使用錫-鉛)應用到這些用 於接合之金屬結構,使得不需要用於糊狀物印刷之製程。 但是,有些不同的方法順序也是可行的,其中即使在連 接到半導體組件之前,也可以製造出在基底本體下表面上 之柱栓。在此情形下,柱栓可以藉由雷射建構和藉由印貼 在基底本體下表面上而製造。在此情形下,半導體組件被 安置在具有柱栓的基底本體之上,然後從下表面貫穿已預 形成的柱栓,到達基底本體的上表面,完成貫穿孔的穿孔 ,之後再金屬化。 圖式簡單說明 在下面的文章中,將使用實施例並參考圖式而更詳細的 說明本發明,其中: 第1圖到第4圖圖示根據本發明而與半導體組件相關之 中間基底的各製造階段, 第5圖爲對應第4圖之斜切中間基底下表面的立體圖, 及 第6圖圖示根據本發明而放置在印刷電路板上之半導體 模組。 較佳實施例說明 第1圖到第4圖圖示根據本發明之中間基底的製造,其 中在其製造和製程期間,該中間基底已連接到半導體組件 ,並使與其接觸。中間基底1具有一基底本體1 0,其係由 具有半導體組件同樣低之膨脹係數的LCP膜所形成。眾所 513794 五、發明説明(7 ) 周知,LCP的熱膨脹係數和矽的熱膨脹係數相類似’使得 當受到熱負載的影響時,則基底本體可以直接連接到半導 體,而沒有任何膨脹差的風險。如第1圖所示,基底本體 1 0經由中間黏著層3而連接到半導體晶片2,半導體晶片 2的組件連接元件(以金屬墊2 1之形式)會面對基底本體1 〇 。該黏著層3可具有,例如,25到5 0 // m之厚度’而形 成基底本體1〇之LCP膜可具有例如,1〇〇到200 // m之厚 度。在層之間也可以提供導體軌道結構之情形下’也可以 使用多層膜。 如第2圖所示,在另一製程步驟中,從基底本體的下表 面1 〇a到基底本體1 0的上表面準確地鑽穿貫穿孔Π,使 得它們各自會遇到平伸的組件連接元件21的其中之一。 因此這些連接元件會被曝露出來。鑽孔製程係使用具有雷 射束(其係被設定),使得組件連接元件2 1不會被移除之雷 射鑽孔法所完成的。 在下一製程步驟中,貫穿孔1 1的內壁全部或至少部分 被提供金屬層1 2,而沒有任何中斷,其中此金屬層也會沈 積在曝露的組件連接元件21之上。因此使得半導體晶片2 可以直接與中間基底接觸。金屬化12的應用也允許基底 本體1 0的下表面1 〇a之其他區域,全部或部分被金屬層 覆蓋。 再如第4圖所示,在各個製造凹陷排列在基底本體1 0 中之類似煙囱狀柱栓1 5的情形下,環形凹痕1 4現在環繞 加入各個貫穿孔11,使得它們不會突出超出下表面l〇a。 -9- 513794 五、發明説明(8 ) 前面金屬化製程的結果,使柱栓的邊緣已被金屬層1 2覆 蓋,因此可以直接使用當作外部接點,用以在印刷電路板 上造成接觸。要是具有,第一,位在其上之半導體晶片2 和,第二,印刷電路板之中間基底1的熱膨脹差,有產生 負載,因爲這些柱栓1 5現在可以吸收和補償,所以凹痕 1 4的深度可以由需要的熱負載容量支配。
理想上,凹痕1 4係相對於貫穿孔1 1而同心地排列,使 得柱栓具有對稱的管形。但是,基於特殊理由或尺寸差異 的結果,相關於對應貫穿孔Π之偏心設置的凹痕16(第4 圖)也是可行的,因此會造成以環形片段形式而在一邊上 被切斷之柱栓1 7。
在加入凹痕1 4的同時,在相同的製程步驟期間,也可 以藉由雷射製程,在基底本體1 〇的下表面上,製造出想 要的導電結構。在此情形下,可以下移除那些不需要的金 屬表面,而保留下來的金屬表面可以具有額外购金屬塗佈 。尤其,爲了要達成較厚的金屬厚度,可以將接合物材料 應用到柱栓的邊緣,用以當作外部接點1 8。 第6圖圖示根據本發明之模組,如何以個別藉由由錫_ 鉛所構成的接合物層1 9補強之外部接點1 8,使中間基底 1和半導體晶片2接觸在印刷電路板4之上。第6圖也圖 示錫-鉛合金1 9也有塡滿貫穿孔1 1的其中之一。 符號之說明 中間基底 半導體晶片 -10- 2 513794 五、發明説明(9 ) 3 中間黏著層 10 基底本體 10a 下表面 Π 貫穿孔 12 金屬層 14 凹痕 15 柱栓 16 凹痕 17 柱栓 18 外部接點 19 接合物層/接合物材料 21 組件連接元件 22 內部接點 -11-
Claims (1)
- 513794 燦請委眞_示,本盘修正後是否變更原實質内容 i>a 月7曰5 i ___六、申請專利範圍 第901 27735號「半導體模組之中間基底,利用此一中間基底 所製is之半導體模組’及此一中間基底之製造方法」專利案 (91年3月修正) 六、申請專利範圍 1· 一種至少具有一個半導體組件(2)之模組的中間基底,其 包括有平坦基底本體(10),該平坦基底本體(1〇)具有: -上表面,在其上可形成內部接點(22),用以連接半導體 組件(2)之組件連接元件(21), -下表面(10a),其具有外部接點(18),使與電路基底(4) 接觸,及 -位在上表面和下表面間之貫穿孔(11 ),其牆壁(1 2)至少 要有一部分被金屬化,而且每一個都要在上表面上的 內部接點(22)和下表面上的對應外部接點(1 8)之間,製 作出導電連接, 其中藉由結合鄰近它們的周邊之環形凹痕(14; 16), 貫穿孔(11)的牆壁至少會有一部分曝露在基底本體(1〇) 的下表面(10 a)區域之中,而且會形成自立的柱栓(15;17) 以當作外部接點(18)。 2. 如申請專利範圍第1項之中間基底,其中柱栓(1 5)係藉由 同心的環形凹痕(14)而被設計成管狀。 3. 如申請專利範圍第1項之中間基底,其中柱栓(1 7)係藉由 偏心的,大致上爲環形的凹痕(16),而被設計成大致上爲 管狀片段的形式。 4. 如申請專利範圍第1項之中間基底,其中由塑膠材料所 513794 六、申請專利範圍 構成之膜是當作基底本體,而且該塑膠材料的膨脹係數 大致上與半導體組件(2)的膨脹係數相同。 5.如申請專利範圍第2項之中間基底,其中由塑膠材料所 構成之膜是當作基底本體,而且該塑膠材料的膨脹係數 大致上與半導體組件(2)的膨脹係數相同。 6·如申請專利範圍第3項之中間基底,其中由塑膠材料所 構成之膜是當作基底本體,而且該塑膠材料的膨脹係數 大致上與半導體組件(2)的膨脹係數相同。 7.如申請專利範圍第4項之中間基底,其中使用LCP(液晶 聚合物)所構成之膜以當作基底本體(10)。 δ·如申請專利範圍第5項之中間基底,其中使用LCP(液晶 聚合物)所構成之膜以當作基底本體(10)。 9·如申請專利範圍第6項之中間基底,其中使用LCP(液晶 聚合物)所構成之膜以當作基底本體(10)。 10·如申請專利範圍第1項之中間基底,其中外部接點(1 8)係 以金屬層之形式而是在柱栓(15;1 7)的外緣之上。 U·如申請專利範圍第10項之中間基底,其中外部連接元件 具有額外的接合物層(19)。 如申請專利範圍第10項之中間基底,其中貫穿孔(11)至 少有一部分會被接合物材料(1 9)所塡滿。 迟如申請專利範圍第1丨項之中間基底,其中貫穿孔(1丨)至 少有一部分會被接合物材料(19)所塡滿。 地如申請專利範圍第1項至第13項中任一項之中間基底, 其中在基底本體(10)的上表面上之內部接點(22),係藉由 513794 六、申請專利範圍 在連接到此表面之半導體組件的組件連接元件(21)上之金 屬層(12)所形成的,其中該金屬層(12)係連續覆蓋貫穿孔 的內壁,和面對貫穿孔之組件連接元件(21)的接觸表面。 15. —種半導體模組,其係藉由連接到申請專利範圍第1項 至第14項中任一項之中間基底之半導體晶片所形成的。 16. —種用於至少一個半導體組件之如申請專利範圍第1項 至第14項中任一項之中間基底之製造方法,包含下列步 驟: 將半導體組件(2)的連接側固定在平坦基底本體(10)的 上表面之上,使其連接接點元件放在基底本體(10)的上表 面之上; 貫穿孔(11)從下表面(l〇a)鑽孔穿過基底本體(10),直到 上表面爲止,以曝露半導體組件(2)的組件連接元件(21); 用金屬層(12)塗佈貫穿孔(11)的內壁和組件連接元件 (21)所曝露的表面;及 藉由周圍凹痕(14;1 6),在各種情形下,都要曝露在基 底本體(10)的上表面上之貫穿孔(11)的邊緣。 17·如申請專利範圍第16項之方法,其中用以曝露孔洞邊緣 之凹痕(14; 16)係藉由雷射製程而製造。 18.如申請專利範圍第16項之方法,其中藉由戳印基底本體 (10) 的下表面,以製造凹痕,然後將半導體組件(2)放在 基底本體(10)的上表面上,之後從下表面鑽穿貫穿孔 (11) ,最後,使用金屬層(12)塗佈貫穿孔的內壁和半導體 組件所曝露的組件連接元件。 513794 六、申請專利範圍 19. 如申請專利範圍第1 6項至第1 8項中任一項之方法,其 中應用到基底本體(10)的下表面之金屬層(12)可以藉由雷 射製程移除一部分,以製造導體軌道結構。 20. 如申請專利範圍第1 6項至第1 8項中任一項之方法,其 中至少柱栓(15)的邊緣具有接合物金屬化。 21. 如申請專利範圍第19項之方法,其中至少柱栓(15)的邊 緣具有接合物金屬化。-4-
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10059176A DE10059176C2 (de) | 2000-11-29 | 2000-11-29 | Zwischenträger für ein Halbleitermodul, unter Verwendung eines derartigen Zwischenträgers hergestelltes Halbleitermodul sowie Verfahren zur Herstellung eines derartigen Halbleitermoduls |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW513794B true TW513794B (en) | 2002-12-11 |
Family
ID=7665048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW090127735A TW513794B (en) | 2000-11-29 | 2001-11-08 | Intermediate base for a semiconductor module, a semiconductor module produced using such an intermediate base, and a method for producing such an intermediate base |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6781215B2 (zh) |
| EP (1) | EP1340255A2 (zh) |
| JP (1) | JP2004515077A (zh) |
| KR (1) | KR20040014425A (zh) |
| CN (1) | CN1488169A (zh) |
| DE (1) | DE10059176C2 (zh) |
| TW (1) | TW513794B (zh) |
| WO (1) | WO2002045162A2 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI726463B (zh) * | 2018-10-30 | 2021-05-01 | 精材科技股份有限公司 | 晶片封裝體與電源模組 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10223203B4 (de) * | 2002-05-24 | 2004-04-01 | Siemens Dematic Ag | Elektronisches Bauelement-Modul und Verfahren zu dessen Herstellung |
| DE10225431A1 (de) * | 2002-06-07 | 2004-01-08 | Siemens Dematic Ag | Verfahren zur Anschlußkontaktierung von elektronischen Bauelementen auf einem isolierenden Substrat und nach dem Verfahren hergestelltes Bauelement-Modul |
| US6910907B2 (en) * | 2003-11-18 | 2005-06-28 | Agere Systems Inc. | Contact for use in an integrated circuit and a method of manufacture therefor |
| KR100555706B1 (ko) * | 2003-12-18 | 2006-03-03 | 삼성전자주식회사 | 미세 솔더볼 구현을 위한 ubm 및 이를 이용한 플립칩패키지 방법 |
| CN100392852C (zh) * | 2006-04-12 | 2008-06-04 | 江苏长电科技股份有限公司 | 电子元器件平面凸点式超薄封装基板及其制作方法 |
| CN100392851C (zh) * | 2006-04-12 | 2008-06-04 | 江苏长电科技股份有限公司 | 半导体元器件平面凸点式超薄封装基板及其制作方法 |
| US8390107B2 (en) | 2007-09-28 | 2013-03-05 | Intel Mobile Communications GmbH | Semiconductor device and methods of manufacturing semiconductor devices |
| TWI505428B (zh) * | 2010-03-11 | 2015-10-21 | 精材科技股份有限公司 | 晶片封裝體及其形成方法 |
| US8963335B2 (en) | 2012-09-13 | 2015-02-24 | Invensas Corporation | Tunable composite interposer |
| CN106356353A (zh) * | 2015-07-14 | 2017-01-25 | 苏州旭创科技有限公司 | 基板及应用该基板的焊接结构和焊接方法 |
| CN109687100B (zh) | 2017-10-18 | 2020-11-06 | 康普技术有限责任公司 | 其中有具有减少的无源互调失真的馈电板的基站天线组件 |
| US12171064B2 (en) * | 2021-03-04 | 2024-12-17 | Raytheon Company | Interconnect and method for manufacturing the same |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8412674D0 (en) * | 1984-05-18 | 1984-06-27 | British Telecomm | Integrated circuit chip carrier |
| WO1989000346A1 (en) * | 1987-07-01 | 1989-01-12 | Western Digital Corporation | Plated plastic castellated interconnect for electrical components |
| US5069626A (en) | 1987-07-01 | 1991-12-03 | Western Digital Corporation | Plated plastic castellated interconnect for electrical components |
| JPH04133472A (ja) * | 1990-09-26 | 1992-05-07 | Toshiba Corp | 化合物半導体装置及びその製造方法 |
| US5229647A (en) * | 1991-03-27 | 1993-07-20 | Micron Technology, Inc. | High density data storage using stacked wafers |
| ES2148564T3 (es) * | 1994-09-23 | 2000-10-16 | Siemens Nv | Bloque de matriz con proyecciones de polimero. |
| US6249048B1 (en) | 1997-03-21 | 2001-06-19 | Siemens N.V. | Polymer stud grid array |
| JP2643098B2 (ja) * | 1994-12-07 | 1997-08-20 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 液晶表示装置及びその製造方法並びに画像形成方法 |
| JP3294740B2 (ja) * | 1995-07-31 | 2002-06-24 | 富士通株式会社 | 半導体装置 |
| US5841193A (en) * | 1996-05-20 | 1998-11-24 | Epic Technologies, Inc. | Single chip modules, repairable multichip modules, and methods of fabrication thereof |
| US5998875A (en) * | 1996-12-19 | 1999-12-07 | Telefonaktiebolaget Lm Ericsson | Flip-chip type connection with elastic contacts |
| JPH10303327A (ja) * | 1997-04-23 | 1998-11-13 | Yamaichi Electron Co Ltd | 半導体チップの接点変換構造と該接点変換構造を有する半導体チップの製造法 |
| CN1289376A (zh) * | 1998-01-30 | 2001-03-28 | 纳慕尔杜邦公司 | 金属镀液晶聚合物的方法和与其相关的组合物 |
| TW420853B (en) * | 1998-07-10 | 2001-02-01 | Siemens Ag | Method of manufacturing the wiring with electric conducting interconnect between the over-side and the underside of the substrate and the wiring with such interconnect |
| JP3201353B2 (ja) * | 1998-08-04 | 2001-08-20 | 日本電気株式会社 | 半導体装置とその製造方法 |
| US6341071B1 (en) * | 1999-03-19 | 2002-01-22 | International Business Machines Corporation | Stress relieved ball grid array package |
-
2000
- 2000-11-29 DE DE10059176A patent/DE10059176C2/de not_active Expired - Fee Related
-
2001
- 2001-11-08 TW TW090127735A patent/TW513794B/zh not_active IP Right Cessation
- 2001-11-15 WO PCT/DE2001/004287 patent/WO2002045162A2/de not_active Ceased
- 2001-11-15 CN CNA018223788A patent/CN1488169A/zh active Pending
- 2001-11-15 KR KR10-2003-7007182A patent/KR20040014425A/ko not_active Withdrawn
- 2001-11-15 EP EP01999000A patent/EP1340255A2/de not_active Withdrawn
- 2001-11-15 JP JP2002547226A patent/JP2004515077A/ja not_active Withdrawn
- 2001-11-29 US US09/997,345 patent/US6781215B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI726463B (zh) * | 2018-10-30 | 2021-05-01 | 精材科技股份有限公司 | 晶片封裝體與電源模組 |
| US11310904B2 (en) | 2018-10-30 | 2022-04-19 | Xintec Inc. | Chip package and power module |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004515077A (ja) | 2004-05-20 |
| DE10059176A1 (de) | 2002-06-13 |
| DE10059176C2 (de) | 2002-10-24 |
| US20020070437A1 (en) | 2002-06-13 |
| KR20040014425A (ko) | 2004-02-14 |
| US6781215B2 (en) | 2004-08-24 |
| WO2002045162A3 (de) | 2003-03-20 |
| CN1488169A (zh) | 2004-04-07 |
| EP1340255A2 (de) | 2003-09-03 |
| WO2002045162A2 (de) | 2002-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU713920B2 (en) | High-density mounting method and structure for electronic circuit board | |
| JP3898891B2 (ja) | バイアプラグアダプター | |
| JP3330114B2 (ja) | ポリマースタッドグリッドアレイのための基板の製造のための方法 | |
| TW513794B (en) | Intermediate base for a semiconductor module, a semiconductor module produced using such an intermediate base, and a method for producing such an intermediate base | |
| CN100403565C (zh) | Led器件 | |
| TWI647790B (zh) | 以聚合物部件爲主的互連體 | |
| KR100212607B1 (ko) | 반도체 칩 팩키지 | |
| CN108257945B (zh) | 半导体器件 | |
| US20040135243A1 (en) | Semiconductor device, its manufacturing method and electronic device | |
| KR19980070254A (ko) | 수지밀봉형 반도체 장치 | |
| JPH081936B2 (ja) | チップ・キャリア及びその製造方法 | |
| TW201250957A (en) | Reinforced fan-out wafer-level package | |
| KR19990029590A (ko) | 리드 프레임을 기초로 한 수직 상호접속 팩키지및 그 제조방법 | |
| CN112802757A (zh) | 基板制备方法及基板结构、芯片封装方法及芯片封装结构 | |
| KR20090012664A (ko) | 금속 베이스 패키지 기판과 이를 이용한 3차원 다층 패키지모듈 및 그 제조방법 | |
| JPH10163406A (ja) | 半導体パッケージングのためのカラム・グリッド・アレーおよび方法 | |
| TWI800104B (zh) | 晶片封裝結構及其製作方法 | |
| KR20030070040A (ko) | 반도체 모듈 생산방법 및 상기 방법에 의해 생산된 모듈 | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| RU2492549C1 (ru) | Способ сборки трехмерного электронного модуля | |
| TW200826254A (en) | Method of manufacturing hybrid structure of multi-layer substrates and hybrid structure thereof | |
| JP3529915B2 (ja) | リードフレーム部材及びその製造方法 | |
| US20040036158A1 (en) | Tab tape, method of making same and semiconductor device | |
| CN1429419A (zh) | 弹性电气接插件 | |
| KR100199286B1 (ko) | 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |