TW518655B - Patterning method in semiconductor device fabricating process - Google Patents
Patterning method in semiconductor device fabricating process Download PDFInfo
- Publication number
- TW518655B TW518655B TW088108695A TW88108695A TW518655B TW 518655 B TW518655 B TW 518655B TW 088108695 A TW088108695 A TW 088108695A TW 88108695 A TW88108695 A TW 88108695A TW 518655 B TW518655 B TW 518655B
- Authority
- TW
- Taiwan
- Prior art keywords
- chemically
- film
- enhanced photoresist
- pattern
- photoresist layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
- H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
- H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
- H10P76/4085—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes characterised by the processes involved to create the masks
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Materials For Photolithography (AREA)
- Weting (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
518655 五、發明說明(1) 發明之領域 本發明係關於一種半導體裝置製程中之圖案形成方 法,特別是關於一種藉由濕蝕刻,而使半導體基板上之膜 形成圖案之方法。 相關技術之描述 於半導體 電性膜之連結 往係使用酚醛 化,對於絕緣 裝置之製程中,於將上層導電性膜及下層導 用之開口部,形成於絕緣膜上之製程中,以 系光阻。然而,為了達成高產出化及微細 膜之圖案形成,有必要使用化學增強系光 阻。 特開平7 -光阻之圖案形 光阻之顯影方 案時,產生所 成於選擇曝光 故於對被選擇 使用含有可提 之第1顯影液 使用因不含活 成顯影。如此 圖案。若使用 1 2 0 9 3 4號公報中,揭示一種使用化學增強系 成方法。此習知例中,提出一種化學增強系 法,其可防止於使用正型光阻使導體形成圖 謂T形頂部。因為T形頂部產生原因主在於形 之正型化學增強系光阻層表面之難溶化層, 曝光之正型化學增強系光阻層進行顯影時, 高對化學增強系光阻材料之親和性之活性劑 ,進行顯影直至難溶化層溶解為止,其後, 性劑而為高選擇溶解性之第2顯影液,以完 ,可形成所期望形狀之正型化學增強系光阻 此正型化學增強系光阻圖案,對其下之導體
第5頁 518655 五、發明說明(2) 層(被蝕刻材料層)進行圖案化,則不會產生正型化學增強 系光阻圖案之線寬(T形頂部之寬度)與實際所蝕刻之導體 層之線寬之差異(所謂變換差),而得到圖案化成所期望線 寬之導體層。 本發明欲解決之課題 連結用開口 以習知之酚 強系光阻之 將金屬膜 系光阻膜之. 所期望之導 通孔之内 〇 以化學增強 。如上述特 ,化學增強 用於藉由曝 另一方面, 為是強酸, 面產生酸觸 增強系光阻 然而,與將導體圖案化之情形不同,於將 部形成為絕緣膜時,會產生如下問題。若依照 醛系光阻所進行之製程順序,進行使用化學增 微影製程時,則於以CV D或濺鍍機等其他機構, 形成於圖案化之絕緣膜上之製程前,化學增強 開口部之形狀會變形,而無法於絕緣膜上形成 通孔。而因為金屬膜無法如所期望地成膜於導 部,故上層導電性膜與下層導電性膜無法導通 此化學增強系光阻變形,一般認為係因為 系光阻做為遮罩,而對絕緣膜進行濕蝕刻所致 開平7 - 1 2 0 9 3 4號公報之段落0 0 0 6及0 0 0 7所詳述 系光阻係為高解像度、高感度之光阻,其係利 光線源而曝光之部分所產生之酸的觸媒反應。 於使絕緣膜形成圖案時所使用之濕蝕刻液,因 故若化學增強系光阻與其接觸時,則易自接觸 媒反應。因此,於微影製程中形成圖案之化學 膜之開口圖案,於其後之濕蝕刻時會變形。
第6頁 518655 五、發明說明(3) 特別是若為了平坦化,而絕緣膜形成為2層時,先對 上層絕緣膜進行濕蝕刻,其次再對下層絕緣膜進行乾蝕刻 時,於濕蝕刻後之烘烤時,因熱而加速酸擴散,產生嚴重 之圖案變形,而使形成於化學增強系光阻之開口部被埋 住,或常常造成於2層絕緣膜中之下層絕緣膜無法形成導 通孔,而使上層導電性膜及下層導電性膜完全無法連結。 本發明之目的在於提供一種使用化學增強系光阻做為 遮罩之圖案形成方法,其可解決半導體裝置製程中之問題 點0 鲁 解決問題之方法 本發明可提供一種半導體裝置製程中之圖案形成方 法,其為於半導體基板上之膜上,形成化學增強系光阻 層,使此化學增強系光阻層形成圖案,以形成有圖案之化 學增強系光阻層做為遮罩,對半導體基板上之膜,進行濕 蝕刻,上述圖案形成方法之特徵為:進行該、濕蝕刻前,對 該形成有圖案之化學增強系光阻層,進行表面處理,以加 強化學增強系光阻之濕蝕刻耐性。 所謂加強該化學增強系光阻之濕蝕刻耐性之光阻表面 處理,係為如對濕蝕刻液形成不溶性或難溶性之保護膜, 可採用如於光阻表面形成不溶化層之方法、以強鹼液體進 行表面處理之方法、將該化學增強系光阻表面暴露於電漿 之方法、照射與曝光線源不同之線源之光或放射線之方法
第7頁 518655 五、發明說明(4) 等。 [作用] 如 罩,對 化學增 難溶性 後,再 述之化 之膜上 「不溶 濕I虫刻 質,本 因為如 害之效 上所 半導 強系 之保 進行 學增 ,得 性」 液為 發明 此即 果0 示, 體基 光阻 護膜 濕餘 強系 到所 ,係 「難 中, 可發 以形 板上 層表 ,以 刻。 光阻 期望 指幾 溶性 若於 揮保 成有 之膜 面上 加強 藉此 膜之 之圖 乎無 j 5 進行 護化 圖案 進行 ,形 化學 ,可 圖案 案。 法以 則係 濕蝕 學增 之化學 濕蝕刻 成如對 增強系 防止因 變形, 在此, 濕蝕刻 指不易 刻時只 強系光 增強 時, 濕蝕 光阻 濕I虫 而可 所謂 液溶 以濕 要未 阻膜 系光 先於 刻液 之濕 刻所 於半 對濕 解之 蝕刻 完全 不受 阻層 形成 為不 蝕刻 引起 導體 钱刻 性質 液溶 溶解 濕蝕 做為遮 圖案之 溶性或 耐性 之如上 基板上 液為, ;而對 解之性 即可, 刻液侵 圖式之簡單說明 ' 本發明之上述及其他自的、優點和特色由以下較佳實 施例之詳細說明中並參考圖式當可更加明白,其中: 圖1 :本發明之半導體裝置製程中之圖案形成方法 中,圖解第1實施例之半導體裝置之概略斷面圖。 圖2 ··本發明之半導體裝置製程中之圖案形成方法
第8頁 518655 五、發明說明(5) 中,圖解第1實施例之製程(續圖1 )之半導體裝置之概略斷 面圖。 圖3 :本發明之半導體裝置製程中之圖案形成方法 中,說明第1實施例之製程(續圖2 )之半導體裝置之概略斷 面圖。 圖4 :本發明之半導體裝置製程中之圖案形成方法 中,說明第1實施例之之製程(續圖3 )之半導體裝置之概略 斷面圖。 圖5 :本發明之半導體裝置製程中之圖案形成方法 中,說明第1實施例之之製程(續圖4 )之半導體裝置之概略 斷面圖。 圖6 :本發明之半導體裝置製程中之圖案形成方法 中,說明第1實施例之之製程(續圖5 )之半導體裝置之概略 斷面圖。 圖7 ··本發明之半導體裝置製程中之圖案形成方法 中,圖解其他實施例(對應圖2 )之半導體裝置之概略斷面 圖。 符號說明 1半導體基板 2第1金屬膜 3 第1層絕緣膜 4 第2層絕緣膜
第9頁 518655
5化學增強系光阻膜 6形成於化學增強系光阻膜之開 6A形成於絕緣膜之導通孔 7 不溶化層 8 洗淨液 9第2金屬膜 較佳實施例之詳細 參考附加圖式,說明半 結下層圖案及上層圖宰之制$旦衷置製程中,以金屬膜連 如圖!所示,於升Λ 做為本發明之實施例。 必,化成有所期望之圖荦口戈槿、生少下展FI 案(基板1 )之表面上,形# I |^構仏之下層圖 μ 成做為與上層圖案之配绩用之令 屬膜2。此金屬膜2如為Α】胳时廿广u禾 < 配綠用之至 ^A1膜,將其厚度設為約70 0nm。A 次,如形成氧化矽膜,以傲糸八阻^θ 2 MUUnm -n l ® ^ ^ 做為刀^下層圖案(基板1+金屬 、)及上層圖木之絕緣膜。此絕緣膜形成為2層重疊。為 了確保充分絕緣效果,形成5〇〇nm〜8〇()nm左右之緻密之氧 化膜,做為第1層絕緣膜3。接著,為了平坦化,藉由旋轉 塗佈,形成30 Onm〜5 〇〇nm左右之非緻密之氧化矽膜(如有 機二氧化矽膜),做為第2層絕緣膜4。 將連結上層導電性膜及下層導電性膜之導通孔,形成 於絕緣膜上。 、 此導通孔於微影製程中開口,使其可貫通絕緣膜,而 達到下層圖案之金屬膜2。因此,如圖1所示,於2層絕緣
第10頁 518655 五、發明說明(7) 膜(3 + 4 )上,旋轉塗佈化學增強系光阻,形成化學增強系 光阻膜5。 其次,藉由紫外線或準分子雷射光、電子線、及其他 光阻感光機構等,進行曝光及顯影,使化學增強系光阻膜 5形成圖案,而如圖2所示,於化學增強系光阻膜5上,形 成對應導通孔之開口部6。 此外,於如上形成圖案之化學增強系光阻膜5表面 上,旋轉塗佈表面處理劑,如圖2所示,於化學增強系光 阻膜5之表面上,形成不溶化層。可使用溶解數%〜數十% 之酚醛系樹脂於溶劑中所成之溶液,做為表面處理劑。其 次,以洗淨液8,洗淨入侵開口部6之表面處理劑。可使用 鹼系溶液或有機溶劑做為洗淨液8。 其次,如圖3所示,將如上形成圖案且表面處理過之 化學增強系光阻膜5,做為遮罩,以氫氟酸(HF )等,對第2 層絕緣膜4之氧化矽膜,進行濕蝕刻。此時,有時會於開 始以HF進行濕蝕刻前,先以界面活性劑進行處理。接著, 為了蒸發水分,於濕蝕刻後,以1 〇 0 °C以上之溫度,進行 烘烤。 其次,如圖4所示,以使用電漿等之乾蝕刻,對第1層 絕緣膜3進行加工。其後,如圖5所示,藉由剝除機構,剝 除化學增強系光阻膜5。如以上所述,將以微影製程所貫 通之導通孔6 A,形成於2層絕緣膜上。 接著,使用C V D或濺鍍機等機構,如圖6所示,於絕緣 膜上形成第2金屬膜9。此時,因第2金屬膜9亦成膜於導通
第11頁 518655 五、發明說明(8) 孔6A之内部,故通過此導通孔6A,可導通下層之金屬膜2 及上層之第2金屬膜9。
如此,藉由使用本實施例,可將半導體裝置之下層圖 案(基板1)之金屬膜2與上層圖案(第2金屬膜9),可通過導 通孔6 A而連結。於形成必要圖案或構造之下層圖案(基板 1)之表面上,形成與上層圖案配線用之金屬膜,而無必要 連結之部分,則以絕緣膜(如氧化矽膜)加以分離。 此絕緣膜,為了吸收底層圖案之段差,故必須足夠 厚。於本實施例之半導體裝置中,將厚度設為8 0 0 nm〜 1 3 OOnm。此厚度因元件構造或品種而異。因為此厚氧化矽 膜不易一次形成,故形成為2層。如上所述,形成500nm〜 8 0 Onm左右之,做為第1層絕緣膜3,而以旋轉塗佈,形成 3 OOnm〜5 OOnm左右之非緻密之氧化矽膜(如有機二氧化矽 -膜),做為第2層絕緣膜4。接著,挖開導通孔6 A,其可貫 通2層絕緣膜,而到達下層金屬膜2。 此導通孔6 A係於微影製程中挖開。於2層絕緣膜上, 旋轉塗佈化學增強系光阻膜,而形成化學增強系光阻膜。 其次,藉由紫外線或準分子雷射光、電子線等其他光阻感 光機構,對化學增強系光阻膜進行曝光及顯影,於化學增 ;舍系光阻膜上,形成開口部6。接著,於化學增強系光阻 膜之表面上,旋轉塗佈不溶化膜7。不溶化膜7係將溶解數 %〜數十%之酚醛系樹脂於溶劑中所成之溶液(表面處理 劑),旋轉塗佈而形成。 其次,以洗淨液8,洗淨入侵開口部6之表面處理劑。
518655 五、發明說明(9) 可使用鹼系溶液或有機溶劑做為洗淨液8。該化學增強系 光阻因於其表面與表面處理劑產生化學性結合,而使表面 狀態改變(不溶化層),故無法以洗淨液溶解之。另一方 , 面,因入侵導通孔6 A内之表面處理劑與氧化膜之結合為弱 的物理性結合,故可以洗淨液8輕易地清洗之。 其次、,以化學增強系光阻膜做為遮罩,以氫氟酸(HF) 等,對第2層絕緣膜4之氧化矽膜進行濕餘刻。此時,有J寺 於開始以HF進行濕蝕刻前,先以界面活性.劑進行處理。此 係因濕蝕刻溶液(HF )易入侵開口部。於此濕蝕刻中,化學 增強系光阻膜因可藉由不溶化層保護,而不受濕蝕刻液損 害,故不會產生酸觸媒反應。因此,化學增強系光阻膜之 開口不會產生變形。 接著,為了蒸發水分,於濕蝕刻後,以1 0 0 °C以上之 溫度,進行烘烤。於烘烤中,因化學增強系光阻膜可藉由 不溶化層保護,而不受濕蝕刻液損害,故酸不會接觸到化 學增強系光阻膜,且不會因熱而促進酸擴散。因此,不會 摻生酸觸媒反應,故化學增強系光阻膜之開口不會產生變 形。 水分蒸發至某種程度後,再次以化學增強系光阻膜做 為遮罩,以電漿等對第1層絕緣膜3進行乾蝕刻。因為化學 增強系光阻膜之開口不會產生變形,故於2層絕緣膜上, 可形成與化學增強系光阻膜之開口相同之導通孔6 A。其 後,藉由剝除機構,將化學增強系光阻剝除。 如上所述,於微影製程中,挖開將導通孔6 A。接著,
518655 五、發明說明(ίο) 使用CVD或濺鍍機等機構,於絕緣膜上形成第2金屬膜9。 此時,因第2金屬膜9亦成膜於導通孔6 A之内部,故通過此 導通孔6A,可導通下層之金屬膜2。 於上述之實施例中,於半導體基板1上,形成下層金 屬膜2,做為下層圖案。然而,若於設有導通孔6A之半導 體基板1之表面區域,可直接與上層金屬膜9接觸時,當然 可省略下層之金屬膜2。又,下層之金屬膜2亦可不與半導 體基板1相接觸,而形成於層間絕緣膜上亦可。 又,本發明之其他實施例,如為改變化學增強系光阻 膜之表面性質之方法,其係為以如顯影液之強鹼溶液進行 表面處理之方法。藉由強鹼之表面處理,先溶解易溶於化 學增強系光阻膜表面之鹼溶液之低分子量成分,而使低溶 解性之高分子量成分,多數殘留於表面上,結果,如圖7 所示,因於於化學增強系光阻膜之表面上形成難溶化層 7 0,故濕蝕刻液不易入侵。圖7中,與圖2相同構成要素之 構成要素,以相同符號表示而省略其說明。 又,其他可改變化學增強系光阻膜表面性質之方法, 如將化學增強系光阻膜之表面,暴露於電漿之方法。暴露 於電漿之化學增強系光阻膜表面,不會因電漿之熱量、離 子或氣體等而產生變質,故濕蝕刻液不易入侵,結果,如 圖7所示,於化學增強系光阻膜之表面上,形成難溶化層 70 ° 又,其他方法如為:以與曝光線源不同線源之光或放 射線,加以照射,而改變化學增強系光阻膜表面之性質,
第14頁 518655 五、發明說明(11) 結果,如圖7所示,於化學增強系光阻膜之表面上,形成 難溶化層7 0。 發明效果 若使用本發明,則可於形成連結上層導電性膜與下層 導電性膜之開口部之製程中,使用,化學增強系光阻。因 此,可高產出地形成微細圖案。此係因為以化學增強系光 阻做為遮罩,即使進行濕蝕刻,依然不會使該化學增強系 光阻膜之圖案產生變形。因此,可得到所希望之良好開口 圖案,而可提升半導體裝置之良率及產能。其係由於於該 化學增強系光阻膜之表面上,形成與一般光阻不同狀態之 膜(對濕蝕刻為不溶性或難溶性之表面保護膜),而可抑制 濕蝕刻及化學增強系光阻之反應。 如上所述,化學增強系光阻係為高解,像度、高感度之 光阻,其係利用於藉由曝光線源而曝光之部分所產生之酸 觸媒反應。濕蝕刻液因為是強酸,故若化學增強系光阻與 其接觸,則會於接觸面上,引起酸觸媒反應,而使得所形 成之光阻圖案產生變形。特別是若於濕蝕刻後進行烘烤, 則因為濕蝕刻液之酸入侵至化學增強系光阻而頻繁活動 (因擴散作用),有時會產生嚴重之圖案變形,而埋入開口 部,或有時使上層及下層圖案完全無法連結。藉由本發 明,可解決此等問題。
Claims (1)
- 518655 附件一 案號 88108695 六、申請專利範圍修正 讀 委 員 明 本 衆 正 後 η 疋 ?7 變 更 療 寶 質 内 1. 一種圖案形成方法,其為於半導體基板上之膜 上,形成化學增強系光阻層,使此化學增強系光阻層形成 圖案,以形成圖案之化學增強系光阻層做為遮罩,對半導 體基板上之膜,進行濕蝕刻,該半導體裝置製程中之圖案 形成方法之特徵為:進行該濕蝕刻前,對該形成圖案之化 學增強系光阻層,進行表面處理,於化學增強系光阻層之 表面上,形成對酸為不溶性或難溶性之保護膜。 2. 如申請專利範圍第1項之圖案形成方法,其中,該 保護膜之形成係藉由:將溶解數%〜數十%之酚醛系樹脂於 溶劑中所成之溶液,塗佈於化學增強系光阻層之表面上, 再以洗淨液洗淨而形成。 3. 如申請專利範圍第1項之圖案形成方法,其中,該 化學增強系光阻層之該表面處理,係為··以強鹼溶液進行 表面處理。 4. 如申請專利範圍第1項之圖案形成方法,其中,該 化學增強系光阻層之該表面處理,係為:將該化學增強系 光阻表面,暴露於電漿中。 5. 如申請專利範圍第1項之圖案形成方法,其中,該 化學增強系光阻層之該表面處理,係為:於該化學增強系 光阻表面,照射與曝光線源不同之線源之光或放射線。第16頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10142970A JP3087726B2 (ja) | 1998-05-25 | 1998-05-25 | 半導体装置の製造プロセスにおけるパターニング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW518655B true TW518655B (en) | 2003-01-21 |
Family
ID=15327905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW088108695A TW518655B (en) | 1998-05-25 | 1999-05-25 | Patterning method in semiconductor device fabricating process |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6376155B2 (zh) |
| JP (1) | JP3087726B2 (zh) |
| KR (1) | KR100312049B1 (zh) |
| CN (1) | CN1236973A (zh) |
| GB (1) | GB2337826B (zh) |
| TW (1) | TW518655B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6989603B2 (en) * | 2001-10-02 | 2006-01-24 | Guobiao Zhang | nF-Opening Aiv Structures |
| JP2003140362A (ja) * | 2001-11-02 | 2003-05-14 | Mitsubishi Electric Corp | レジストパターンの強化方法 |
| CN100383664C (zh) * | 2002-03-20 | 2008-04-23 | 张国飙 | 低成本光刻技术 |
| KR100634387B1 (ko) | 2004-07-22 | 2006-10-16 | 삼성전자주식회사 | 위상 쉬프트 마스크의 수리 방법 |
| US7972957B2 (en) * | 2006-02-27 | 2011-07-05 | Taiwan Semiconductor Manufacturing Company | Method of making openings in a layer of a semiconductor device |
| US8003537B2 (en) * | 2006-07-18 | 2011-08-23 | Imec | Method for the production of planar structures |
| JP2009194207A (ja) * | 2008-02-15 | 2009-08-27 | Tokyo Electron Ltd | パターン形成方法、半導体装置の製造方法及び半導体装置の製造装置 |
| JP5698923B2 (ja) * | 2009-06-26 | 2015-04-08 | ローム・アンド・ハース・エレクトロニック・マテリアルズ,エル.エル.シー. | 自己整合型スペーサー多重パターニング方法 |
| US10748757B2 (en) | 2017-09-21 | 2020-08-18 | Honeywell International, Inc. | Thermally removable fill materials for anti-stiction applications |
| US10727044B2 (en) | 2017-09-21 | 2020-07-28 | Honeywell International Inc. | Fill material to mitigate pattern collapse |
| US12347727B2 (en) * | 2021-07-30 | 2025-07-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Treatment of spin on organic material to improve wet resistance |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH467473A (de) * | 1965-06-10 | 1969-01-15 | Powers Chemco Inc | Verfahren zum Herstellen von Abdeckschichten und lichtempfindlichen organischen Filmschichtbildnern zu seiner Durchführung |
| GB1225754A (zh) * | 1967-06-09 | 1971-03-24 | ||
| GB1422698A (en) * | 1973-04-06 | 1976-01-28 | Norland Products Inc | Photo resist composition and process |
| ATE47631T1 (de) * | 1985-03-11 | 1989-11-15 | Hoechst Celanese Corp | Verfahren zum herstellen von photoresiststrukturen. |
| EP0247153A4 (en) * | 1985-11-27 | 1988-05-19 | Macdermid Inc | THERMALLY STABILIZED, LIGHT-RESISTANT IMAGES. |
| GB2221767A (en) * | 1988-08-09 | 1990-02-14 | Plessey Co Plc | Bi-level resist etch process |
| JPH02156244A (ja) | 1988-12-08 | 1990-06-15 | Oki Electric Ind Co Ltd | パターン形成方法 |
| JPH05181281A (ja) | 1991-11-01 | 1993-07-23 | Fuji Photo Film Co Ltd | フオトレジスト組成物及びエツチング方法 |
| JPH065565A (ja) * | 1992-06-17 | 1994-01-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH06214402A (ja) | 1992-10-30 | 1994-08-05 | Matsushita Electric Ind Co Ltd | 微細パターン形成方法 |
| JP2887878B2 (ja) * | 1993-02-16 | 1999-05-10 | 沖電気工業株式会社 | レジストパターンの保護膜の形成方法 |
| KR970007438B1 (en) * | 1993-08-19 | 1997-05-08 | Lg Semicon Co Ltd | Photoresist pattern formation process |
| JPH07120934A (ja) | 1993-10-25 | 1995-05-12 | Sony Corp | 現像方法 |
| KR970002427B1 (en) * | 1994-01-14 | 1997-03-05 | Lg Semicon Co Ltd | Fine patterning method of photoresist film |
| JPH0883763A (ja) | 1994-09-13 | 1996-03-26 | Dainippon Printing Co Ltd | 微細パターン形成方法および透明導電膜パターン形成基板 |
| JPH0936011A (ja) * | 1995-07-19 | 1997-02-07 | Hitachi Ltd | パターン形成方法 |
| JPH104084A (ja) * | 1996-06-18 | 1998-01-06 | Sony Corp | 金属系膜のエッチング方法 |
| JP2867964B2 (ja) * | 1996-06-27 | 1999-03-10 | 日本電気株式会社 | レジスト膜パターンの形成方法 |
| JPH10163093A (ja) * | 1996-12-03 | 1998-06-19 | Oki Electric Ind Co Ltd | レジストパターン形成方法 |
| JP3028076B2 (ja) * | 1997-05-16 | 2000-04-04 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1998
- 1998-05-25 JP JP10142970A patent/JP3087726B2/ja not_active Expired - Fee Related
-
1999
- 1999-05-25 GB GB9912175A patent/GB2337826B/en not_active Expired - Fee Related
- 1999-05-25 US US09/317,855 patent/US6376155B2/en not_active Expired - Fee Related
- 1999-05-25 KR KR1019990018870A patent/KR100312049B1/ko not_active Expired - Fee Related
- 1999-05-25 TW TW088108695A patent/TW518655B/zh not_active IP Right Cessation
- 1999-05-25 CN CN99107590A patent/CN1236973A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| GB2337826A (en) | 1999-12-01 |
| GB2337826B (en) | 2002-10-09 |
| KR19990088538A (ko) | 1999-12-27 |
| US6376155B2 (en) | 2002-04-23 |
| CN1236973A (zh) | 1999-12-01 |
| US20010031425A1 (en) | 2001-10-18 |
| JP3087726B2 (ja) | 2000-09-11 |
| KR100312049B1 (ko) | 2001-11-03 |
| GB9912175D0 (en) | 1999-07-28 |
| JPH11340117A (ja) | 1999-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW518655B (en) | Patterning method in semiconductor device fabricating process | |
| US7144673B2 (en) | Effective photoresist stripping process for high dosage and high energy ion implantation | |
| TWI220774B (en) | Method for patterning low dielectric constant film and method for manufacturing dual damascene structure | |
| JP2011238795A (ja) | パターン形成方法 | |
| US7064075B2 (en) | Method for manufacturing semiconductor electronics devices | |
| JP3271518B2 (ja) | 半導体装置の製造方法 | |
| KR100255665B1 (ko) | 단일 반도체 기판에 상이한 두께의 게이트 산화막 구조를 갖는 반도체 장치의 제조방법 | |
| US5874200A (en) | Method for forming a pattern preventing water mark formation | |
| JP2008066587A (ja) | パターン形成方法 | |
| JP3704030B2 (ja) | 半導体装置の製造方法 | |
| US20030194619A1 (en) | Method for manufacturing resist pattern | |
| JP4822239B2 (ja) | マスクブランク及びその製造方法、並びにマスクの製造方法 | |
| TWI883535B (zh) | 基板處理方法 | |
| JP2001257156A (ja) | 半導体装置の製造方法 | |
| KR100318454B1 (ko) | 반도체소자제조방법 | |
| US6458508B1 (en) | Method of protecting acid-catalyzed photoresist from chip-generated basic contaminants | |
| KR100468824B1 (ko) | 단일전자소자제작을위한감광막제거방법 | |
| US20030059718A1 (en) | Method for forming a contact window in a semiconductor device | |
| KR100284311B1 (ko) | 비아 콘택 저항의 개선을 위한 반도체소자 제조방법 | |
| US7226718B2 (en) | Non-outgassing low activation energy resist | |
| JP2002151394A (ja) | 基板の処理方法および半導体装置の製造方法 | |
| JPH07326672A (ja) | ビアホール内の配線形成方法 | |
| KR100734695B1 (ko) | 반도체 소자의 콘택홀 제조방법 | |
| KR20010061546A (ko) | 강유전체 메모리 소자의 콘택식각 방법 | |
| JPH0481323B2 (zh) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |