TWI470330B - 液晶顯示裝置及電子設備 - Google Patents

液晶顯示裝置及電子設備 Download PDF

Info

Publication number
TWI470330B
TWI470330B TW97127967A TW97127967A TWI470330B TW I470330 B TWI470330 B TW I470330B TW 97127967 A TW97127967 A TW 97127967A TW 97127967 A TW97127967 A TW 97127967A TW I470330 B TWI470330 B TW I470330B
Authority
TW
Taiwan
Prior art keywords
transistor
layer
liquid crystal
display device
semiconductor layer
Prior art date
Application number
TW97127967A
Other languages
English (en)
Other versions
TW200921231A (en
Inventor
Yoshiyuki Kurokawa
Takayuki Ikeda
Takeshi Osada
Takayuki Inoue
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200921231A publication Critical patent/TW200921231A/zh
Application granted granted Critical
Publication of TWI470330B publication Critical patent/TWI470330B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6746—Amorphous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

液晶顯示裝置及電子設備
本發明涉及液晶顯示裝置及電子設備。
近年來，在具有絕緣表面的基板上形成半導體薄膜，並且藉由使用該半導體薄膜製造半導體裝置的技術被廣泛研究。使用上述的半導體薄膜的半導體裝置可以使用於各種各樣的領域，尤其是多用作圖像顯示裝置的開闢元件。
作為上述圖像顯示裝置的開關元件，使用非晶半導體或多晶半導體。當使用非晶半導體時，有如下優點，即可以排除晶化等所需要的程序而將程序數抑制到最小限度，因此可以以廉價製造開闢元件。另外，當使用多晶半導體時，有可以製造高性能的開關元件的優點。
作為使用開關元件的圖像顯示裝置的責例，可以舉出液晶顯示裝置或電致發光顯示裝置等。液晶顯示裝置是藉由在像素電極和相對電極之間發生電位差，使液晶分子的取向變化來進行顯示的裝置。一般而言，像素設置有儲存電容，以便一定時間保持顯示時所需要的電位差。電致發光顯示裝置是藉由對設置在電極之間的發光材料供給電荷，並且誘導載流子的發光複合來進行顯示的裝置。
在液晶顯示裝置中，像素的開口率是決定顯示品質的重要條件之一。由於開口率的提高，亮度也提高，因此可以實現高對比度的顯示。另外，由於開口率的提高，可以減少背光燈的輸出。作為提高開口率的方法，例如有藉由使用遮光膜形成儲存電容的方法(例如參照專利文件1)。
作為半導體材料，除了非晶半導體或多晶半導體之外，還存在有微晶半導體。例如，微晶矽是與非晶矽相同，從前公知的材料。使用微晶矽的場效應電晶體，在1980年代已存在(例如，參照專利文件2)。然而，直到現在，與使用非晶矽的電晶體和使用多晶矽的電晶體相比，使用微晶矽的電晶體的實用化晚遲，只在學會等中散見其報告(例如，參照非專利文件1)。
專利文件1日本專利申請公開Hei 10-170961號公報
專利文件2美國專利第5,591,987號
非專利文件1 Toshiaki Arai和其他，SID 07 DIGEST，2007,p. 1370-1373
在液晶顯示裝置中，像素部的電晶體(下面也稱為“像素電晶體”)被要求高電流驅動能力和低漏電流特。被要求高電流驅動能力的原因是，需要迅速地進行儲存電容的充電及放電的緣故。被要求低漏電流特性是因為防止放掉存儲在儲存電容內的電荷的緣故。
當將非晶半導體使用於像素電晶體時，有如上所示那樣可以以廉價製造的優點。另一方面，由於在非晶半導體中載流子的遷移率低，使用非晶半導體的電晶體的電流驅動能力也低。雖然藉由將電晶體的通道寬度變大，可以提高電流驅動能力，然而在此情況下電晶體的尺寸也變大，因此導致像素的開口率降低的問題。
當將電晶體的尺寸變大時，導致其他問題。例如，在電晶體的源極區域或汲極區域和閘佈線(也稱為閘電極)之間形成的電容(下面稱為耦合電容)變大的問題。如圖23所示那樣，在電路圖中，示出耦合電容2301和存儲電容器2302在閘佈線2303和液晶元件2304之間串聯連接的狀態。換言之，若閘佈線2303的電位變動，則存儲電容器2302的電位也變動。為了將圖像品質保持為一定，需要使存儲電容器2302的電位變動十分小，並且提高相對於耦合電容2301的存儲電容器2302的比率，然而若使存儲電容器2302變大，則開口率降低。另外，當電晶體的尺寸變大時，耦合電容2305也變大，因此源信號的鈍化等也成為問題。
如上所述，當將非晶半導體使用於像素電晶體時，保持著所希望的性能提高開口率是非常困難的。
另一方面，當將多晶半導體使用於像素電晶體時，解決上述低的遷移率帶來的問題。然而，製造液晶顯示裝置時使用的曝光裝置的解析度為幾μm左右，因此不十分有效地利用多晶半導體的特性。而且，起因於其通道寬度大於最適的尺寸，發生漏電流變大的問題。當漏電流大時，因為需要增大存儲電容器，導致開口率的降低。另外，為了減小漏電流，有時改變設法，即將幾個電晶體串聯連接等，但是在此情況下開口率也降低。注意，與LSI等相比其解析度低的原因在於使用於液晶顯示裝置的基板(代表為玻璃基板)有幾十μm左右的彎曲。因此，在曝光大面積整體的情況下，必須將曝光裝置的聚焦深度設定為深。
再者，在使用多晶半導體的情況下，存在有製造程序變複雜，而生產性降低的問題。
鑒於上述問題，本發明的目的在於提供一種開口率提高的液晶顯示裝置及電子設備。
在本發明中，藉由利用具有微晶結構的半導體(下面也稱為“微晶半導體”)和非晶半導體的疊層結構製造電晶體。更具體而言，製造具有作為通道形成區域使用微晶半導體，在該微晶半導體上層疊非晶半導體的結構的底閘型薄膜電晶體。由此，可以提供電流驅動能力高且漏電流特性低的電晶體。就是，藉由將上述電晶體用作開關元件，可以提供開口率提高的液晶顯示裝置。
本發明的液晶顯示裝置之一，包括：具有絕緣表面的基板；形成在基板上的電晶體；以及電連接到電晶體的像素電極，其中上述電晶體具有閘電極；閘電極上的閘極絕緣層；閘極絕緣層上的具有微晶結構的半導體層；以及具有微晶結構的半導體層上的緩衝層，上述電晶體的通道寬度W和上述電晶體的通道長度L滿足0.1W/L1.7的關係，並且該閘電極的長度在該通道長度方向上比該半導體層的長度大。
本發明的液晶顯示裝置之另一，包括：具有絕緣表面 的基板；形成在基板上的電晶體；以及電連接到電晶體的像素電極，其中上述電晶體具有閘電極；閘電極上的閘極絕緣層；閘極絕緣層上的具有微晶結構的半導體層；以及具有微晶結構的半導體層上的緩衝層，上述電晶體的通道寬度W為等於或大於1μm且等於或小於10μm(最好為等於或大於1μm且等於或小於5μm)，並且該閘電極的長度在該通道長度方向上比該半導體層的長度大。
另外，本發明的液晶顯示裝置之另一，包括：具有絕緣表面的基板；形成在基板上的電晶體；以及電連接到電晶體的像素電極，其中上述電晶體具有閘電極；閘電極上的閘極絕緣層；閘極絕緣層上的具有微晶結構的半導體層；以及具有微晶結構的半導體層上的緩衝層，並且對於電晶體的最小加工尺寸d和藉由使用非晶半導體且製造為具有相等的電流驅動能力的電晶體的通道寬度Wa ，上述電晶體的通道寬度W滿足dWWa 的關係。注意，在上述結構中，通道寬度Wa 之外的條件與本發明的電晶體相等。
另外，本發明的液晶顯示裝置之另一，包括：具有絕緣表面的基板；形成在基板上的電晶體；以及電連接到電晶體的像素電極，其中上述電晶體具有閘電極；閘電極上的閘極絕緣層；閘極絕緣層上的具有微晶結構的半導體層；以及具有微晶結構的半導體層上的緩衝層，並且上述電晶體的通道寬度W和上述電晶體的通道長度L滿足0.1W/L1.7的關係，至少在成為電晶體的通道形成區域的具有微晶結構的半導體層上殘留緩衝層，並且該閘電極的長度在該通道長度方向上比該半導體層的長度大。
本發明的液晶顯示裝置之另一，包括：具有絕緣表面的基板；形成在基板上的電晶體；以及電連接到電晶體的像素電極，其中上述電晶體具有閘電極；閘電極上的閘極絕緣層；閘極絕緣層上的具有微晶結構的半導體層；以及具有微晶結構的半導體層上的緩衝層，並且上述電晶體的通道寬度W為等於或大於1μm且等於或小於10μm(最好為等於或大於1μm且等於或小於5μm)，至少在成為電晶體的通道形成區域的具有微晶結構的半導體層上殘留緩衝層，並且該閘電極的長度在該通道長度方向上比該半導體層的長度大。
另外，本發明的液晶顯示裝置之另一，包括：具有絕緣表面的基板；形成在基板上的電晶體；以及電連接到電晶體的像素電極，其中上述電晶體具有閘電極；閘電極上的閘極絕緣層；閘極絕緣層上的具有微晶結構的半導體層；以及具有微晶結構的半導體層上的緩衝層，並且對於電晶體的最小加工尺寸d和藉由使用非晶半導體且製造為具有相等的電流驅動能力的電晶體的通道寬度Wa ，上述電晶體的通道寬度W滿足dWWa 的關係，並且至少在成為電晶體的通道形成區域的具有微晶結構的半導體層上殘留緩衝層。注意，在上述結構中，通道寬度Wa 之外的條件與本發明的電晶體相等。
另外，在上述結構中，緩衝層藉由使用非晶半導體而形成。在成為電晶體的通道形成區域的具有微晶結構的半導體層上，槽部形成在緩衝層中。
另外，藉由應用上述液晶顯示裝置，可以提供各種各樣的電子設備。
注意，在本說明書中沒有特別的說明時，微晶半導體是指具有微晶結構的半導體。換言之，作為微晶半導體的結構要素也可以包含微晶結構以外。例如，根據成膜條件等，有時包含非晶結構。
注意，在本說明書中，“連接”包括“電連接”的意思。
另外，本說明書中的顯示裝置包括圖像顯示設備等的顯示設備、照明裝置等的光源等。另外，顯示裝置還包括配備有連接器諸如FPC(軟性印刷電路)、TAB(載帶自動鍵合)膠帶、TCP(載帶封裝)的模組；在TAB膠帶或TCP的端部設置有印刷線路板的模組；以及以COG(玻璃上晶片)方式將IC(積體電路)直接安裝到顯示元件的模組等。
根據本發明，可以提供開口率提高的液晶顯示裝置。另外，藉由應用該液晶顯示裝置，可以提供高品質的電子設備。
下面，將參照附圖說明本發明的實施方式。但是，本發明不局限於以下說明，所屬技術領域的普通人員可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的宗旨及其範圍下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。另外，在以下說明的本發明的結構中，在不同附圖中共同使用相同附圖標記來表示相同部分。
實施方式1
在本實施方式中，對本發明的液晶顯示裝置的製造程序，尤其是薄膜電晶體的製造程序，使用圖1A至6B進行說明。圓1A至3C是在製造程序中的截面圖，圖4A至5D是在一個像素中的薄膜電晶體及像素電極的連接區域的平面圖。圖6A和6B是完成了的液晶顯示裝置的截面圖及平面圖。
注意，雖然作為平面圓的結構可以舉出各種各樣的結構，但是在本實施方式中代表示出直線狀地佈置通道形成區域、源極區域、汲極區域的結構的情況(參照圖4A至4D)，以及通道形成區域，源極區域或汲極區域的其中之一為U字型的結構的情況(參照圖5A至5D)。當然本發明不局限於此。藉由選擇如圖5A至5D那樣的結構，不使開口率降低而可以確保一定的通道寬度，因此這是最好的。另外，在本發明中，因為可以使通道寬度十分小，所以藉由使用如圖4A至4D那樣的直線狀的結構，可以製造開口率極高的液晶顯示裝置。注意，圖1A至3C的截面圖對應於圖4A至5D中的線A-B。
在使用微晶半導體的薄膜電晶體中，n通道型的電流驅動能力比p通道型的高。因此，n通道型適合於像素部的電晶體，但本發明不局限於此。在本實施方式中，使用n通道型的薄膜電晶體進行說明。
首先，在基板100上形成閘電極102(參照圖1A、4A、5A)。基板100可以使用無鹼玻璃基板例如鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋁矽酸鹽玻璃等、或陶瓷基板等。若其具有耐熱性，也可以使用塑膠基板等。此外，還可以使用在不銹鋼合金等金屬基板表面上設置絕緣層的基板。基板100的尺寸沒有特別的限定，可以適當地採用320mm×400mm、370mm×470mm、550mm×650mm、600mm×720mm、680mm×880mm、730mm×920mm、1000mm×1200mm、1100mm×1250mm、1150mm×1300mm、1500mm×1800mm、1900mm×2200mm、2160mm×2460mm、2400mm×2800mm、或者2850mm×3050mm等的基板。
使用鈦、鉬、鉻、鉭、鎢、鋁等金屬材料或它們的合金材料來形成閘電極102。藉由濺射法或真空沉積法形成導電層，並且使用光罩蝕刻該導電層來形成閘電極102。另外，也可以使用金、銀、銅等導電奈米膏藉由噴墨法噴出並焙燒來形成閘電極102。注意，也可以在基板100和閘電極102之間設置上述金屬材料的氮化物層。由此，可以提高閘電極102的緊密性。另外，也可以防止該金屬材料擴散到半導體層。
注意，最好的是，將閘電極102加工為其端部具有錐形狀。由此，可以防止當在閘電極102上形成半導體層或佈線等時發生的斷開。另外，在與形成閘電極102相同的程序中，也可以形成其他佈線。注意，雖然在本實施方式中閘電極102採用單層結構，但是也可以採用兩層以上的疊層結構。例如，既可以採用鋁和鉬的疊層結構，又可以採用銅和鉬的疊層結構。另外，也可以使用氮化鈦或氮化鉭而代替鉬。在採用疊層結構時，如上述那樣藉由採用以阻擋金屬覆蓋低電阻材料的結構，可以防止成為污染源的金屬元素擴散到半導體層中。
接下來，在閘電極102上形成閘極絕緣層104a、閘極絕緣層104b(參照圖1B)。作為閘極絕緣層104a、閘極絕緣層104b使用藉由利用CVD法或濺射法等形成的氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜等即可。在本實施方式中，示出作為閘極絕緣層104a使用氮化矽或氮氧化矽，作為閘極絕緣層104b使用氧化矽或氧氮化矽的結構。注意，雖然在此閘極絕緣層採用兩層結構，但是本發明不局限於此。既可以採用單層結構，又可以採用三層以上的疊層結構。
在此，氧氮化矽膜是指如下膜：在組成方面氧的含量(原子數)比氮的含量多，例如包含50原子%以上且70原子%以下的氧、0.5原子%以上且15原子%以下的氮、25原子%以上且35原子%以下的矽、0.1原子%以上且10原子%以下的氫。另外，氮氧化矽膜是指如下膜：在組成方面氮的含量(原子數)比氧的含量多，例如包含5原子%以上且30原子%以下的氧、20原子%以上且55原子%以下的氮、25原子%以上且35原子%以下的矽、10原子%以上且25原子%以下的氫。注意，上述範圍是藉由使用盧瑟福背散射光譜學法(RBS：Rutherford Backscattering Spectrometry)或氫前方散射法(HFS：Hydrogen Forward Scattering)測量的。另外，構成元素的含有比率為其總計不超過100原子%的值。
注意，也可以在形成閘極絕緣層104b時進行氫電漿處理。藉由對閘極絕緣層進行氫電漿處理，可以促進微晶半導體層的結晶成長。這是因為氫電漿處理可以終止在閘極絕緣層中存在的懸空鍵的緣故。如此，藉由在形成閘極絕緣層104b時進行電漿處理，可以提高所獲得的微晶半導體層的特性。
之後，在閘極絕緣層104b上，按順序形成微晶半導體層106、緩衝層108、添加有賦予一導電型的雜質元素的半導體層110(參照圓1C)。
微晶半導體層106是包括非晶和結晶(包括單晶、多晶)之間的中間結構的半導體的膜。其晶粒大約為等於或大於2nm且等於或小於100nm。在微晶半導體的典型例子的微晶矽中，其拉曼光譜的峰值轉移到比示出非晶矽的521cm-1 低的頻率一側。即，微晶矽的拉曼光譜的峰值位於示出單晶矽的521cm-1 和示出半晶矽的480cm-1 之間。此外，也可以包含有至少1原子%或更多的氫或鹵素，以便終止懸空鍵。再者，可以藉由將氦、氬、氪、氖等的稀有氣體元素包含在微晶半導體膜中而促進晶格畸變來獲得穩定性提高的優質微晶半導體。
例如，藉由使用頻率為幾十MHz至幾百MHz的高頻率電漿CVD、頻率為1GHz以上的微波電漿CVD形成上述微晶半導體層106。可以將使用氫稀釋以SiH4 、Si2 H6 、SiH2 Cl2 、SiHCl3 、SiCl4 、SiF4 等為代表的矽化合物的氣體用作原料氣體。另外，也可以對上述矽化合物和氫添加選自氦、氬、氪、氖中的一種或多種稀有氣體元素。注意，微晶半導體層106的厚度為等於或大於2nm且等於或小於50nm，最好為等於或大於10nm且等於或小於30nm。
注意，由於當示意性地不添加雜質元素時，微晶半導體層106呈現弱n型導電性。因此，也可以藉由添加賦予p型的雜質元素，來控制臨限值。在作為賦予p型的雜質元素使用硼的情況下，該硼的濃度例如最好為等於或大於1×1014 atoms/cm3 且等於或小於6×1016 atoms/cm3 。
緩衝層108是包括非晶半導體的層，它可以藉由使用SiH4 、Si2 H6 、SiH2 Cl2 、SiHCl3 、SiCl4 、SiF4 等的矽化合物的氣體並採用電漿CVD法來形成。另外，也可以利用選自氦、氬、氪、氖中的一種或多種的稀有氣體元素稀釋上述矽化合物的氣體而使用。而且，既可以藉由添加氫形成包含氫的非晶半導體層，又可以藉由添加氮或氨形成包含氮的非晶半導體層。或者也可以使用包含氟、氯、溴、或碘的氣體(F2 、Cl2 、Br2 、I2 、HF、HCl、HBr、HI等)，來形成包含氟、氯、溴、或碘的非晶半導體層。
另外，也可以藉由使用將非晶半導體用作靶子的濺射法來形成緩衝層108。作為濺射時的氣氛最好為氫氣氛、或稀有氣體氣氛，但是不局限於此。而且，也可以藉由添加氨、氮、或N2 O形成包含氮的非晶半導體層。另外，也可以藉由添加包含氟、氯、溴、或碘的氣體(F2 、Cl2 、Br2 、I2 、HF、HCl、HBr、HI等)形成包含氟、氯、溴、或碘的非晶半導體層。
也可以作為緩衝層108在微晶半導體層106的表面形成非晶半導體層之後，對該非晶半導體層的表面使用氫電漿、氮電漿、或鹵電漿等進行處理，以使非晶半導體層的表面氫化、氮化、或鹵化。
緩衝層108的厚度為等於或大於100nm且等於或小於500nm，最好為等於或大於150nm且等於或小於400nm，更最好為等於或大於200nm且等於或小於300nm。緩衝層108形成為較厚，以便在之後的源極區域及汲極區域的形成程序(蝕刻)中，使該緩衝層108的一部分殘留。藉由使緩衝層108殘留，可以減小薄膜電晶體的漏電流(也稱為“截止電流”)。另外，藉由將緩衝層殘留在微晶半導體層上，可以防止其一部分用作通道形成區域的微半導體層106的氧化，而獲得良好特性。注意，重疊於微晶半導體層利源極區域或汲極區域的區域的緩衝層具有上述膜厚(等於或大於100nm且等於或小於500nm，最好為等於或大於150nm且等於或小於400nm，更最好為等於或大於200nm且等於或小於300nm)，並且影響到絕緣耐壓的提高。
注意，為了十分得到截止電流減小的效果，需要在緩衝層108中形成磷等賦予n型的雜質元素和硼等賦予p型的雜質元素同時不存在的區域。這是因為在這種雜質元素同時存在的情況下，形成複合中心而發生漏電流的緣故。尤其是，在形成n通道型的薄膜電晶體的情況下，會有如下情況，即在緩衝層108上形成添加有賦予n型的雜質元素的半導體層110，且在微晶半導體層106中為了控制臨限值電壓而添加有賦予p型的雜質元素。因此例如需要示意性地形成雜質元素不存在的區域。
在形成n通道型的薄膜電晶體的情況下，作為對添加有賦予一導電型的雜質元素的半導體層110添加的雜質元素，例如可以使用磷。另外，在形成p通道型的薄膜電晶體的情況下，作為雜質元素，例如可以使用硼。添加有賦予一導電型的雜質元素的半導體層110最好形成為具有等於或大於2nm且等於或小於50nm(最好為等於或大於10nm且等於或小於30nm)左右的膜厚。作為製造方法可以利用對原料氣體添加含有雜質元素的氣體(如PH3 或B2 H6)的電漿CVD法等。
接下來，在添加有賦予一導電型的雜質元素的半導體層110上形成光罩112(參照圖1D)。注意，既可以連續地形成閘極絕緣層104a、閘極絕緣層104b、微晶半導體層106、以及緩衝層108，又可以連續地形成閘極絕緣層104a、閘極絕緣層104b、微晶半導體層106、緩衝層108、以及添加有賦予一導電型的雜質元素的半導體層110。藉由不接觸於大氣且連續地形成至少閘極絕緣層104a、閘極絕緣層104b、微晶半導體層106、以及緩衝層108，可以將各介面保持為清潔的狀態。注意，可以藉由光刻法或噴墨法形成光罩112。
接下來，藉由使用光罩112蝕刻微晶半導體層106、緩衝層108、添加有賦予一導電型的雜質元素的半導體層110，來形成微晶半導體層114、緩衝層116、添加有賦予一導電型的雜質元素的半導體層118(參照圖1E)。注意，圖1B相當於圖4B或圖5B的線A-B的截面圖，如圖1E中示出，閘電極的長度在通道長度方向上比微晶半導體層114的長度大。
在此，藉由將微晶半導體層114、緩衝層116、以及添加有賦予一導電型的雜質元素的半導體層118的端部蝕刻為錐形狀，可以防止添加有賦予一導電型的雜質元素的半導體層118和微晶半導體層114的接觸。在本發明中，當添加有賦予一導電型的雜質元素的半導體層118和微晶半導體層114接觸時，緩衝層116的效果不大。由此，如上所述那樣的對策是非常有效的。注意，上述錐形狀的錐角為等於或大於30°且等於或小於90°，最好為等於或大於45°且等於或小於80°。
接下來，在添加有賦予一導電型的雜質元素的半導體層118及閘極絕緣層104b上按順序層疊形成導電層120a、導電層120b、導電層120c(參照圖2A)。注意，在本實施方式中形成三層結構的導電層，但是本發明不局限於此。既可以採用單層結構或兩層結構，又可以採用四層以上的疊層結構。
作為可以使用於導電層120a、導電層120b、導電層120c的材料，可以舉出選自鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、金(Au)、銀(Ag)、銅(Cu)、鉻(Cr)、釹(Nd)中的元素、或以上述元素為主要成分的合金材料或化合物材料等。也可以使用以摻雜有磷等雜質元素的多晶矽為代表的半導體材料或AgPdCu合金等。作為製造方法，可以舉出濺射法、真空沉積法、電漿CVD法等。在本實施方式中示出將鉬用於導電層120a、導電層120c，將鋁用於導電層120b的情況，也可以採用其他結構。例如，可以採用導電層120a、將鈦用於導電層120c、將鋁用於導電層120b的結構。
注意，也可以藉由使用導電奈米膏的絲網印刷法或噴墨法等形成導電層120a、導電層120b、導電層120c。
之後，在導電層120a、導電層120b、導電層120c上形成光罩122。光罩122可以與光罩112同樣地形成。
接下來，藉由使用光罩122蝕刻導電層120a、導電層120b、導電層120c形成用作源電極或汲電極的導電層124a、導電層124b、導電層124c以及用作源電極或汲電極的導電層126a、導電層126b、導電層126c(參照圖2B)。在本實施方式中，藉由濕蝕刻形成導電層124a、導電層124b、導電層124c、導電層126a、導電層126b、導電層126c。與乾蝕刻相比，濕蝕刻是各向同性的蝕刻，因此光罩122的端部128a與導電層124a、導電層124b、導電層124c的端部128b不相互對準，並且光罩122的端部130a與導電層126a、導電層126b、導電層126c的端部130b不相互對準。
接下來，藉由使用光罩122蝕刻添加有賦予一導電型的雜質元素的半導體層118以及緩衝層116，形成源極區域或汲極區域132、源極區域或汲極區域134、緩衝層136(參照圖2C)。之後，去除光罩122。注意，緩衝層136是緩衝層116的一部分被蝕刻的，並且它覆蓋微晶半導體層114的表面。
藉由蝕刻形成的的緩衝層136具有槽部，該槽部的端部形成與源極區域或汲極區域132的端部大致連續的面。另外，上述槽部形成在與光罩122的開口部大致相互對準的區域。
如上所述那樣，藉由具有緩衝層136，可以減小薄膜電晶體的漏電流(也稱為“截止電流”)。這是因為在截止時，載流子的路徑(path)的主要部分形成在緩衝層136中的緣故。注意，在導通時，只有微晶半導體層用作通道，而在緩衝層136中不形成載流子的路徑。注意，藉由在緩衝層136上設置槽部，與不設置槽部的情況相比，可以減小漏電流。這是因為形成槽部時，洩漏路徑與此對應地變長。另外，藉由完全去除添加有賦予一導電型的雜質元素的半導體層118，可以減小由於殘渣所包含的雜質元素等的漏電流。另外，由於在緩衝層的槽部分中存在的氫、氟等，可以防止氧等的雜質元素侵入到微晶半導體層。另外，藉由使緩衝層136存在於微晶半導體層114上，可以防止用作通道形成區域的微晶半導體層114的氧化而獲得良好特性。
緩衝層136也具有防止寄生通道的效果。另外，緩衝層136也用作當蝕刻添加有賦予一導電型的雜質元素的半導體層118時的停止層。注意，當不設置緩衝層136時，由於蝕刻時的自由基反應，微晶半導體層114氧化而導致遷移率的降低、次臨限值(S值)的增大等。當為了防止氧化採用緩衝層136時，最好使用氫化的非晶半導體材料，尤其是a-Si:H(氫化非晶矽)。這是因為以氫終止表面，所以可以抑制氧化的緣故。
另外，源極區域或汲極區域132的端部138與導電層124a、導電層124b、導電層124c的端部128b不相互對準，並且源極區域或汲極區域134的端部140與導電層126a、導電層126b、導電層126c的端部130b不相互對準。端部128b及端部130b的內側存在端部138及端部140。
注意，圓2C相當於圖4C或圖5C的線A-B的截面圖。從圖4C或圖5C也可知，端部128b及端部130b位於端部138及端部140的外側。另外，源電極或汲電極中的其中之一也用作源極佈線或汲極佈線。
藉由上述程序，可以形成作為通道形成區域具有微晶半導體層114，並且在該微晶半導體層114上具有緩衝層136的薄膜電晶體142。
接下來，覆蓋薄膜電晶體142地形成絕緣層144(參照圖3A)。絕緣層144可以與閘極絕緣層104a或閘極絕緣層104b同樣地形成。注意，絕緣層144是防止懸浮於大氣中的有機物或金屬、水等的雜質的侵入的，因此最好為緻密的膜。
接下來，在絕緣層144中形成接觸孔，並且形成在該接觸孔中接觸於導電層124c的像素電極146(參照圓3B)。注意，圓3B相當於圖4D或圓5D的線A-B的截面圖。
像素電極146可以使用具有透光性的導電材料如含有氧化鎢的銦氧化物、含有氧化鎢的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物、銦錫氧化物(下面稱為“ITO”)、銦鋅氧化物、或添加了氧化矽的銦錫氧化物等。
此外，也可以使用包含導電高分子(也稱為“導電聚合體”)的導電組成物形成像素電極146。導電組成物的在薄膜中的薄層電阻最好為10000Ω/sq.以下。另外，在作為具有透光性的像素電極層形成薄膜的情況下，當波長為550nm時的透光率最好為70%以上。另外，所包含的導電高分子的電阻率最好為0.1Ω‧cm以下。
作為上述導電高分子，可以使用所謂的π電子共軛體系導電高分子。例如，可以舉出聚苯胺及其衍生物、聚吡咯及其衍生物、聚噻吩及其衍生物、或者這些的共聚體等。
雖然在本實施方式中製造具有端部128b與端部138以及端部130b與端部140不相互對準的結構的電晶體，然而也可以採用這些端部相互對準的結構。在圖3C中示出具有這些端部相互對準的形狀的薄膜電晶體的截面圖。為了如圖3C那樣將端部的形狀為相互對準，利用各向異性強的乾蝕刻即可。藉由以用作源電極或汲電極的導電層124a、導電層124b、導電層124c以及用作源電極或汲電極的導電層126a、導電層126b、導電層126c為光罩而利用並且蝕刻添加有賦予一導電型的雜質元素的半導體層，也可以實現端部相互對準的形狀，如在圖3C中示出，閘電極的長度在該通道長度方向上比半導體層的長度大。
在設置取向膜等之後，藉由進行相對基板的貼合、液晶的封裝、各種驅動電路的安裝等，來完成液晶顯示裝置(參照圖6A和6B)。圖6A是液晶顯示裝置的平面圖，圖6B是圖6A的沿線C-D的截面圖。注意，在圖6A和6B中，為了方便起見，省略電晶體的疊層結構的一部分。
在圖6A和6B所示的液晶顯示裝置中，以圍繞在基板600上的像素部602和掃描線驅動電路604的方式設置有密封材料606。另外，在像素部602和掃描線驅動電路604上設置有相對基板608。換言之，由基板600、密封材料606、以及相對基板608密封像素部602、掃描線驅動電路604、以及液晶610。另外，在基板600上的與由密封材料606圍繞的區域中不同的區域安裝有另行準備的由單晶半導體或多晶半導體形成的信號線驅動電路612。在圖6B中例示包括於信號線驅動電路612中的電晶體614。
在基板600上的像素部602和掃描線驅動電路604具有多個薄膜電晶體。在圖6B中例示包括於像素部602中的薄膜電晶體616。薄膜電晶體616相當於使用微晶半導體的薄膜電晶體，可以藉由上述程序製造。
另外，為了控制像素電極618和相對電極620之間的間隙(單元間隙)，設置有球狀的間隔物622。也可以採用藉由選擇性地蝕刻絕緣層獲得的間隔物而代替球狀的間隔物。
供給給掃描線驅動電路604和信號線驅動電路612的各種信號藉由引導佈線624和引導佈線625從FPC628供給。另外，在引導佈線626上形成連接端子630，並且FPC628與連接端子630藉由各向異性導電材料632電連接。注意，雖然在本實施方式中，連接端子630由與像素電極618相同的導電層形成，並且引導佈線624和引導佈線626由與佈線634相同的導電層形成，但是本發明不局限於此。
注意，雖然在圖6A和6B中未圖示，但是本發明的液晶顯示裝置具有取向膜和偏振片，而且也可以具有顏色濾光片(下面，也稱為著色膜)或遮光膜等。
注意，雖然圖6A和6B示出另行形成信號線驅動電路612且安裝到基板600的實例，但是本發明不局限於此。根據電晶體的特性也可以集體形成信號線驅動電路。當然，也可以採用另行形成掃描線驅動電路的結構。另外，也可以採用另行形成並安裝信號線驅動電路的一部分或掃描線驅動電路的一部分的結構。
如上所述，根據本發明提供以微晶半導體為像素電晶體的通道形成區域而利用的液晶顯示裝置。注意，上述電晶體和液晶顯示裝置的結構只不過是一個實例，本發明不局限於此。
注意，使用於本發明的液晶顯示裝置的電晶體的通道寬度W為最小加工尺寸d以上。在此，最小加工尺寸d是指在電晶體中的接觸部分的寬度、通道長度、佈線寬度等之中最小的尺寸。換言之，使用於本發明的液晶顯示裝置的電晶體被形成為滿足的關係。這是因為使用微晶半導體的電晶體的通道寬度不受到由於曝光裝置的解析度的限制的緣故。
另外，通道寬度W的上限可以參照在藉由使用非晶半導體形成的具有相等的電流驅動能力的電晶體的通道寬度Wa 。就是說，通道寬度W使用通道寬度Wa 規定為。這是因為如下緣故：在微晶半導體中的載流子的遷移率比在非晶半導體中的載流子的遷移率高，並且與使用非晶半導體的情況相比，在將電晶體製造為具有相等的電流驅動能力的情況下，其通道寬度小。在此，需要注意如下一點，就是關於作為比較物件的使用非晶半導體的電晶體的通道寬度Wa 以外的條件，設定為與本發明的電晶體相同。
另外，在使用於本發明的液晶顯示裝置的電晶體中，其通道寬度W和通道長度L滿足(或)，最好為，更最好為的關係。在此，在將使用非晶半導體的電晶體用於液晶顯示裝置的像素的情況下，通道寬度Wa 和通道長度La 成為(單位都是μm)左右。就是說，左右。另一方面，在將使用本發明的微晶半導體的電晶體用於液晶顯示裝置的像素的情況下，(單位都是μm)左右。換言之，左右。
注意，在將使用多晶半導體的電晶體使用於液晶顯示裝置的像素的情況下，由於曝光裝置的解析度，通道寬度Wp 受到的限制大。換言之，製造十分發揮多晶半導體的性能的像素電晶體是很困難的。當考慮遷移率等時，雖然在使用多經半導體的電晶體的通道長度Lp 和使用非晶半導體的電晶體的通道長度為相等()的條件下，是適當的條件且滿足，但是如此算出來的Wp /Lp 的值是不現實性的且沒有大的意義。
另外，在使用於本發明的液晶顯示裝置的電晶體中，若更具體地規定通道寬度W，設為等於或大於1μm且等於或小於10μm(更最好為等於或大於1μm且等於或小於5μm)即可。也可以以曝光裝置的解析度的極限為下限，並且以‘曝光裝置的解析度的極限+5μm’左右為上限而規定通道寬度。
一般來說，在將使用非晶半導體的電晶體採用於液晶顯示裝置的情況下，以其通道寬度為等於或大於20μm且等於或小於100μm的方式製造電晶體。這樣將通道寬度設定為大是因為非晶半導體的載流子的遷移率低的緣故。然而，在採用大通道寬度的情況下，電晶體的尺寸也變大，並且耦合電容也變大，所以如上所述發生開口率降低的問題。在這點上，因為在本發明中，藉由使用與非晶半導體相比載流子的遷移率高的微晶半導體來製造電晶體，所以與使用非晶半導體的情況相比，可以將通道寬度變得十分小。就是說，可以解決耦合電容的問題，並且提高開口率。
另外，與使用微晶半導體的電晶體相比，在使用多晶半導體的電晶體中載流子的遷移率高，所以在理論上可以將通道寬度變小於微晶半導體。然而，當製造液晶顯示裝置時使用的曝光裝置的解析度為幾μm左右(例如3μm)，因此，實際上不能採用小於解析度的通道寬度。從而，採用多晶半導體作為液晶顯示裝置的像素電晶體的優點少。相反地，因為多晶半導體的導電率高，所以使用多晶半導體的電晶體在關斷時的漏電流多。因此，為了預定的時間保持當顯示時必要的電荷，需要將存儲電容變大。換言之，當使用多晶半導體時開口率也降低。另外，在為了降低漏電流將電晶體串聯連接的情況下，開口率也降低。
從這一點來看，在使用微晶半導體的電晶體中，對於液晶顯示裝置，被要求的電流和通道寬度的關係最合適，而可以提供具有最大的開口率的液晶顯示裝置。
另外，使用本發明的微晶半導體的電晶體在通道形成區域的微晶半導體層上層疊緩衝層(非晶半導體層)。因此，主要的滲漏路徑(leak path)形成在導電率低的緩衝層(非晶半導體層)一側，而可以進一步降低漏電流。換言之，可以將存儲電容進一步變小，因此可以提高開口率。
緩衝層也有其他多個效果。作為一個實例，可以舉出防止通道形成區域的微晶半導體的氧化的效果。作為另一個實例，可以舉出防止雜質元素侵入到微晶半導體中的效果。由於這些效果，可以減低每個電晶體的特性的不均勻性，所以當製造液晶顯示裝置時不一定必須考慮電晶體的不均勻性。就是說，沒必要為了防止電晶體的不均勻性導致的影響而設置從容的設計。在電荷保持的觀點來看，在從容地確保存儲電容的現有情況下，該裕度也不用了。因此，可以將存儲電容變小，從而可以提高開口率。
另外，在降低電晶體的不均勻性的方面上，微晶半導體所具有的特性非常優越。因為多晶半導體的每個晶粒的尺寸不同，而且藉由使用多晶半導體製造的電晶體的通道形成區域由少數的晶粒形成，所以每個電晶體的特性的不均勻性容易變大。另一方面，因為微晶半導體的晶粒的尺寸相似，而且電晶體的通道形成區域由多數的晶粒形成，所以可以降低電晶體的特性的不均勻性。
[實施方式2]
在本實施方式中，製造對藉由將雷射光束照射到微晶半導體層改善結晶性的電晶體的方法，使用圖7A至7D進行說明。
首先與實施方式1同樣，在基板上形成閘電極。其次，以覆蓋閘電極的方式形成閘極絕緣層(未圖示)。然後，在閘極絕緣層700上形成微晶半導體層(參照圖7A)。
如上所述，當在閘極絕緣層700上利用電漿CVD法等形成微晶半導體層時，有時在閘極絕緣層700和形成的半導體層702的介面近旁形成包含較多的非晶成分的區域(在此稱為“介面區域704”)。另外，在藉由使用電漿CVD法等形成厚度為10nm以下的極薄的微晶半導體層的情況下，獲得其晶粒均勻的半導體層是困難的。在此情況下，下面所示的照射雷射光束的處理很有效。
在形成半導體層702之後，從半導體層702的上方(與介面區域704相反面的方向)照射半導體層702不熔融的程度的能量密度的雷射光束(參照圖7B)。該雷射處理(Laser Procss；下面也稱為“LP”)不藉由輻射加熱熔融半導體層702而進行固相結晶成長。換言之，該處理是利用沉積了的半導體層702不成為液相的臨界區域的結晶成長法，在該方面的意義上，也可以稱為“臨界成長”。
圓7C示出照射雷射光束之後的截面。作為雷射光束最好使用400nm以下的波長的受激準分子雷射光束、YAG雷射或YVO4 雷射的二次諧波(波長為532nm)至四
次諧波(波長為266nm)。雖然可以使用其波長為相同程度的其他雷射光束，但是為了提高生產率最好使用如上所述的高輸出雷射。將該雷射光束使用光學系統聚光為線狀或點狀，而調節為半導體層702不熔融的能量密度並照射。因為雷射光束聚光到半導體層702不熔融的能量密度(就是低能量密度)，所以可以擴大雷射光束的照射面積。換言之，即使大面積的基板，也可以短時間內進行處理。
雷射光束可以作用到介面區域704。因此，以存在於半導體層702的表面近旁(在附圖中的上方的面)的結晶為晶核，從該表面向介面區域704進行固相結晶成長而成長大致柱狀的結晶。可以說，由LP處理的固相結晶成長不是用於擴大晶粒的，而是用於改善在半導體層的厚度方向的結晶性且調整晶粒的。
在此情況下，藉由將照射的雷射光束的形狀設為特長矩形(線狀)，例如可以以一次的掃描處理730mm×920mm的玻璃基板上的半導體層。在使用受激準分子雷射等的脈衝雷射的情況下，將重疊線狀雷射光束的比率(重疊比率)設定為等於或大於0%且等於或小於90%(最好為等於或大於0%且等於或小於67%)而進行掃描。由此，可以縮短每一個基板的處理時間而在生產率方面有利。雷射光束的形狀不局限於線狀，藉由採用面狀也可以進行相同的處理。另外，本實施方式的LP處理不局限於上述玻璃基板的尺寸，可以應用於各種尺寸的玻璃基板。
上述臨界成長的特徵在於不形成在藉由使用現有的雷射處理形成的多晶半導體(所謂的低溫多晶矽)中呈現的表面上的凹凸(稱為脊(ridge)的突出狀體)，而在LP處理之前及之後半導體表面的平滑性仍然良好。如本實施方式所示那樣藉由對成膜之後的微晶半導體層照射雷射光束來獲得的結晶半導體層706的膜質不同於藉由成膜獲得的微晶半導體層的膜質。另外，其成長機理和膜質與藉由進行導電加熱來改善其品質的微晶半導體不同。
在本說明書中，在對成膜之後的微晶半導體層進行LP處理來獲得的結晶性半導體之中，特別使用矽的情況稱為LPSAS(Laser Process Semi Amorphous Silicon)。注意，雖然與已知的微晶矽相比，LPSAS是具有更良好的特性的半導體，但是LPSAS仍然也是微晶矽之一種。因此，在本說明書中，“微晶矽”是指現有的微晶矽和LPSAS兩者，僅在特別需要區別的情況下分別使用“現有的微晶矽”和“LPSAS”。與此相同，“微晶半導體”包括已知的微晶半導體和進行LP處理的結晶性半導體兩者。
接著，在結晶半導體層706上形成緩衝層708。注意，在作為緩衝層708形成a-Si:H(氫化非晶矽)的情況下，因為氫供給給結晶半導體層706，所以可以獲得與將結晶半導體層706晶化的情況相同的效果。換言之，藉由在結晶半導體層706上形成a-Si:H層，可以將氫擴散到結晶半導體層706而終止懸空鍵。另外，a-Si:H層利用電漿CVD法且以等於或大於300℃且400℃等於或小於的溫度形成即可。
之後的程序與實施方式1相同，因而在此省略。
藉由使用在本實施方式中形成的進行LP處理的半導體如LPSAS等可以進一步提高電晶體的電特性。
本實施方式可以與實施方式1適當地組合而使用。
[實施方式3]
在本實施方式中，對具有實施方式1及實施方式2所示的薄膜電晶體(以下，也稱為“TFT”)的液晶顯示裝置的詳細結構，使用圓8至圖21進行說明。使用於圖8至圖21的液晶顯示裝置的薄膜電晶體可以與實施方式1及實施方式2所示的薄膜電晶體相同地製造。
首先，對VA(Vertical Alignment；垂直對準)方式的液晶顯示裝置進行說明。VA方式是一種控制液晶顯示面板的液晶分子的排列的方式。VA方式的液晶顯示裝置是當不被施加電壓時液晶分子的長軸排列為垂直於面板表面的方式。在本實施方式中，尤其設法將像素(pixel)分割為幾個區域(子像素：subpixel)，並且當施加電壓時使分子在多個不同的方向上排列。上述方法稱為多疇(multi-domain)化或多疇設計。下面，對多疇化了的VA方式的液晶顯示裝置進行說明。
在圖8至圖10中示出多疇化了的VA方式的液晶顯示裝置的一個實例。圖8是截面圖，圖9是形成有像素電極的基板一側的平面圖，並且圖10是形成有相對電極的基板一側的平面圖。注意，圖8對應於沿著圖9的線E-F的截面。在下面說明中，參照這些附圖進行說明。
圖8示出將形成有TFT828、連接到它的像素電極824、以及儲存電容部830的基板800與形成有相對電極840等的相對基板801重疊並注入有液晶的狀態。
在相對基板801中的形成隔離物842的位置上形成有遮光膜832、第一著色膜834、第二著色膜836、第三著色膜838、以及相對電極840。藉由該結構，使用來控制液晶的對準的突起844的高度和隔離物842的高度不同。在像素電極824上形成取向膜848，與此相同地，在相對電極840上也形成取向膜846。在該取向膜之間形成有液晶層850。
雖然在此作為隔離物842示出柱狀隔離物，但是也可以散佈球狀的珠狀隔離物。再者，也可以在形成在基板800上的像素電極824上形成隔離物842。
在基板800上形成有TFT828、連接到它的像素電極824、以及儲存電容部830。像素電極824藉由接觸孔823與佈線818連接，該接觸孔823分別貫通第一絕緣膜820和第二絕緣膜822。可以適當地使用實施方式1或實施方式2所示的薄膜電晶體作為TFT828。儲存電容部830由電容佈線804、閘極絕緣膜806、以及電容電極817構成，該電容佈線804與TFT828的閘極佈線802相同地形成，並且該電容電極817與佈線816、818相同地形成。
藉由像素電極824、液晶層850、以及相對電極840彼此重疊形成液晶元件。
圖9示出基板800上的結構。藉由使用實施方式1所示的材料可以形成像素電極824。在像素電極824中設置槽縫825。槽縫825用來控制液晶的對準。
圖9所示的TFT829、連接到它的像素電極826、以及儲存電容部831分別可以與TFT828、連接到它的像素電極824、以及儲存電容部830相同地形成。TFT828和TFT829都與佈線816電連接。該液晶顯示裝置的像素(pixel)由像素電極824和像素電極826構成。像素電極824和像素電極826是子像素(subpixel)。
圓10示出相對基板一側的結構。在遮光膜832上形成有相對電極840。相對電極840最好使用與像素電極824相同的材料形成。在相對電極840上形成有控制液晶的對準的突起844。另外，根據遮光膜832的位置形成有隔離物842。
圖11示出該像素結構的等效電路。TFT828和TFT829都與閘極佈線802、佈線816連接。在此情況下，藉由使電容佈線804和電容佈線805的電位不同，可以使液晶元件851和液晶元件852的工作不同。換言之，藉由分別控制電容佈線804和電容佈線805的電位，可以精密地控制液晶的對準來擴大視角。
當對設置有槽縫825的像素電極824施加電壓時，在槽縫825的近旁產生電場應變(傾斜電場)。藉由該槽縫825和相對基板801一側的突起844以彼此咬合的方式配置並產生傾斜電場，來使每個部分中的液晶對準的方向不同。由此，可以擴大液晶顯示面板的視角。
接下來，對與上述不同的VA方式的液晶顯示裝置，使用圖12至圖15進行說明。
圖12和圓13示出VA方式的液晶顯示裝置的一個實例。圖12是截面圖，圖13是形成有像素電極的基板一側的平面圓，另外，圖14是形成有相對電極的基板一側的平面圖。注意，圖12對應於圖13的線G-H的截面。在下面說明中，參照上述兩個附圖進行說明。
在此說明的液晶顯示裝置具有在一個像素中存在多個像素電極，且TFT連接到各個像素電極的結構。每個TFT構成為由不同的閘極信號驅動。換言之，具有在多疇化了的像素中獨立地控制施加到每個像素電極的信號的結構。
接著，說明基板1200上的結構。像素電極1224藉由接觸孔1223與TFT1228的佈線1218連接。另外，像素電極1226在接觸孔1227中與TFT1229的佈線1219連接。在像素電極1224及像素電極1226上形成有取向膜1248。TFT1228的閘極佈線1202和TFT1229的閘極佈線1203彼此分離，以便可以應用不同的閘極信號。另一方面，在TFT1228和TFT1229中共同使用用作資料線的佈線1216。可以適當地使用實施方式1或實施方式2所示的薄膜電晶體作為TFT1228和TFT1229。另外，在與閘極佈線1202和閘極佈線1203相同的層中形成有電容佈線1290。
像素電極1224和像素電極1226的形狀不同，並且由槽縫分離。以圍繞放大為V字形的像素電極1224的外側的方式形成像素電極1226。藉由根據TFT1228和TFT1229使施加到像素電極1224和像素電極1226的電壓的時序不同，控制液晶的對準。
圓15示出該像素結構的等效電路。TFT1228與閘極佈線1202連接，而TFT1229與閘極佈線1203連接。藉由將不同的閘極信號提供到閘極佈線1202和閘極佈線1203，可以使TFT1228和TFT1229的工作時序不同。
相對基板1201形成有遮光膜1232、著色膜1236、相對電極1240和取向膜1246。另外，在著色膜1236和相對電極1240之間形成有平坦化膜1237，以防止液晶的對準無序。相對電極1240是在不同的像素之間共通使用的電極，並形成有槽縫1241。藉由將像素電極1224、液晶層1250、以及相對電極1240彼此重疊形成液晶元件。另外，藉由將像素電極1226、液晶層1250、以及相對電極1240彼此重疊形成液晶元件。
藉由將槽縫1241、像素電極1224與像素1226一側的槽縫以彼此咬合的方式配置並產生傾斜電場，來使每個部分中的液晶對準的方向不同(參照圖14)。因此，可以擴大液晶顯示面板的視角。
接下來，進行說明橫向電場方式的液晶顯示裝置。橫向電場方式是藉由對液晶分子施加水準方向的電場來驅動液晶，且顯示灰度的方式。根據該方式，可以將視角擴大到大約180度。關於採用橫向電場方式的液晶顯示裝置進行以下說明。
圖16示出將形成有TFT1628和連接到它的第二像素電極1624的基板1600與相對基板1601彼此重疊，且注入液晶的狀態。相對基板1601形成有遮光膜1632、著色膜1636、平坦化膜1637、以及取向膜1660。因為第一像素電極1607及第二像素電極1624設置在基板1600一側，所以並不需要特別在相對基板1601一側設置電極。在第二像素電極1624上形成有取向膜1661。在基板1600和相對基板1601之間形成有液晶層1650。
在基板1600上形成第一像素電極1607、連接到第一像素電極1607的電容佈線1604和TFT1628。作為第一像素電極1607可以使用與實施方式1所示的像素電極相同的材料。另外，第一像素電極1607形成為大致適合像素的形狀的形狀。注意，在第一像素電極1607及電容佈線1604上形成閘極絕緣膜1606。
在閘極絕緣膜1606上形成TFT1628的佈線1616、佈線1618。佈線1616是在液晶顯示面板中傳達視頻信號的資料線，在用作佈線的同時，與源極區域1610連接，成為源電極和汲電極中的其中之一。佈線1618成為源電極和汲電極中的其中另一，也用作使TFT1628與第二像素電極1624連接的佈線。
在佈線1616、佈線1618上形成有絕緣膜1620。另外，在絕緣膜1620上形成有藉由形成在絕緣膜1620中的接觸孔連接到佈線1618的第二像素電極1624。作為第二像素電極1624可以使用與實施方式1所示的像素電極相同的材料。
如上所述，在基板1600上形成TFT1628和連接到它的第二像素電極1624。注意，存儲電容器由第一像素電極1607、第二像素電極1624、閘極絕緣膜1606和絕緣膜1620形成。
圖17是示出像素電極等的結構的平面圖。另外，圖16是圓17的沿著線I-J的截面圖。第二像素電極1624設置有槽縫1625。槽縫1625用於控制液晶的對準。在此情況下，電場發生在第一像素電極1607和第二像素電極1624之間。雖然在第一像素電極1607和第二像素電極1624之間形成有閘極絕緣膜1606等，但是閘極絕緣膜1606等與液晶層的閘極絕緣膜等相比十分薄，所以實際上在與基板1600平行的方向(水準方向)上發生電場。藉由利用該電場使液晶分子在水準方向上旋轉。在此情況下，因為液晶分子在水準方向上排列，所以根據視看角度對比度降低等的問題少，因此視角擴大。另外，第一像素電極1607和第二像素電極1624都是具有透光性的電極，因此可以提高開口率。
接下來，進行說明橫向電場方式的液晶顯示裝置的其他例子。
圖18及圖19是橫向電場方式的液晶顯示裝置的另一結構。圖18是截面圖，圖19是平面圖。注意，圖18對應於圖19的沿著I-J的截面。參照該兩個附圖來進行以下說明。
圖18示出將形成有TFT1828和連接到它的第二像素電極1824的基板1800與相對基板1801彼此重疊，且注入液晶的狀態。相對基板1801設置有遮光膜1832、著色膜1836、平坦化膜1837、以及取向膜1860。因為第一像素電極(共同電位線1809)及第二像素電極1824設置在基板1800一側，所以並不需要特別在相對基板1801一側設置電極。在第二像素電極1824上形成有取向膜1861。在基板1800和相對基板1801之間形成有液晶層1850。
在基板1800上形成有共同電位線1809及TFT1828。共同電位線1809可以與TFT1828的閘佈線1802同時形成。在此，第一像素電極被定義為共同電位線1809。因此，共同電位線1809在像素部形成為大致適合像素的形狀的形狀。
在閘極絕緣膜1806上形成有TFT1828的佈線1816、佈線1818。佈線1816是在液晶顯示裝置中傳達視頻信號的資料線，在用作佈線的同時，與源極區域或汲極區域連接，成為源電極和汲電極中的其中之一。佈線1818成為源電極和汲電極中的其中另一，且是與第二像素電極1824連接的佈線。
在佈線1816、佈線1818上形成有絕緣膜1820。另外，在絕緣膜1820上形成有第二像素電極1824。佈線1818藉由形成在絕緣膜1820中的接觸孔1823與第二像素電極1824連接。作為第二像素電極1824可以使用與實施方式1所示的像素電極相同的材料。注意，如圖19所示，以在第一像素電極(共同電位線1809)和第二像素電極1824之間發生橫向電場的方式，形成第一像素電極(共同電位線1809)及第二電極。另外，也以第二像素電極1824的槽縫部分與第一像素電極(共同電位線1809)的電極部分彼此咬合的方式形成。
當在第一像素電極(共同電位線1809)和第二像素電極1824之間發生電位差時，在第一像素電極(共同電位線1809)和第二像素電極1824之間發生電場。藉由利用該電場，使液晶分子在水準方向上旋轉。在此情況下，因為液晶分子在水準方向上排列，所以根據視看角度對比度降低等的問題少，因此視角擴大。
另外，藉由在第一像素電極(共同電位線1809)和電容電極1815之間設置閘極絕緣膜1806來形成存儲電容器。電容電極1815與第二像素電極1824藉由接觸孔1833連接。
接著，將說明TN方式的液晶顯示裝置。
圖20和圓21示出TN方式的液晶顯示裝置的像素結構。圖20是截面圓，圖21是平面圖。注意，圖20是沿著圖21的線M-N的截面圖。在下面的說明中，參照上述兩個附圖進行說明。
像素電極2024藉由接觸孔2023利用佈線2018與TFT628連接。用作資料線的佈線2016與TFT2028連接。作為TFT2028，可以應用量施方式1或實施方式2所示的TFT。
作為像素電極2024可以使用與實施方式1所示的像素電極相同的材料。
在相對基板2001上形成有遮光膜2032、著色膜2036、相對電極2040、以及取向膜2060。此外，在著色膜2036和相對電極2040之間形成平坦化膜2037，以防止液晶的對準無序。液晶層2050設置在像素電極2024上的取向膜2061和在相對電極2040上的取向膜2060之間。
此外，也可以在基板2000或相對基板2001上也可以形成有著色膜、用來防止旋錯(disclination)的遮罩膜(黑矩陣)等。此外，在與基板2000的形成有TFT2028的面相反的面上貼附偏振片，而且在與相對基板2001的形成有相對電極2040的面相反的面上貼附偏振片。相對電極2040可以適當地使用與實施方式1所示的像素電極相同的材料。
注意，存儲電容器由形成在與閘電極2002相同的層上的電容佈線2004、閘極絕緣膜2006、以及電容電極2015形成。電容電極2015和像素電極2024藉由接觸孔2033連接。
如上所述，可以提供將微晶半導體使用於像素電晶體的通道形成區域的各種方式的液晶顯示裝置。
本發明的液晶顯示裝置因為使用截止電流小且不均勻性少的薄膜電晶體，所以可以提高開口率。因此，提高亮度而可以顯示優越的影像。另外，由於可以降低背光燈的亮度，所以帶來延長背光燈的使用期限的效果。
注意，本實施方式可以與實施方式1或實施方式2適當地組合而使用。
[實施方式4]
在本實施方式中，將參照圖22A至22H對使用本發明的液晶顯示裝置的電子設備進行說明。
作為藉由使用本發明的半導體裝置製造的電子設備，可以舉出攝像機、數位照相機、護目鏡型顯示器(頭盔顯示器)、導航系統、聲音再現裝置(汽車音響元件等)、電腦、遊戲機、可擕式資訊終端(移動電腦、可擕式電話機、可擕式遊戲機或電子書籍等)、以及配備記錄媒體的圖像再現裝置(具體地舉出，再生數位通用光碟(DVD)等的記錄媒體而且配備可以顯示其圖像的顯示器的裝置)等。
圖22A為電視接收機或個人電腦的監視器。其包括框體2201、支撐台2202、顯示部2203、揚聲器部2204、視頻輸入端子2205等。在顯示部2203中利用本發明的液晶顯示裝置。根據本發明，可以提供開口率提高且亮度改善的電視接收機或個人電腦的監視器。
圖22B為數位照相機。在主體2211的正面部分設置有圖像接收部2213，並在主體2211的上表面部分設置有快門按鈕2216。另外，在主體2211的背面部分設置有顯示部2212、操作鍵2214、以及外部連接埠2215。在顯示部2212中利用本發明的液晶顯示裝置。根據本發明，可以提供開口率提高且亮度改善的數位照相機。
圖22C為筆記型個人電腦。主體2221設置有鍵盤2224、外部連接埠2225、以及指向設備2226。另外，主體2221安裝有具有顯示部2223的框體2222。在顯示部2223中利用本發明的液晶顯示裝置。根據本發明，可以提供開口率提高且亮度改善的筆記型個人電腦。
圖22D為移動電腦，其包括主體2231、顯示部2232、開關2233、操作鍵2234、紅外線埠2235等。在顯示部2232中設置有主動矩陣顯示裝置。在顯示部2232中利用本發明的液晶顯示裝置。根據本發明，可以提供開口率提高且亮度改善的移動電腦。
圖22E為圖像再現裝置。主體2241設置有顯示部B2244、記錄媒體讀取部2245、以及操作鍵2246。另外，主體2241安裝有具有揚聲器部2247及顯示部A2243的框體2242。在顯示部A2243及顯示部B2244中分別利用本發明的液晶顯示裝置。根據本發明，可以提供開口率提高且亮度改善的圖像再現裝置。
圓22F為電子書籍。在主體2251中設置有操作鍵2253。另外，主體2251安裝有多個顯示部2252。在顯示部2252中利用本發明的液晶顯示裝置。根據本發明，可以提供提供開口率提高且亮度改善的電子書籍。
圖22G為攝像機，在主體2261中設置有外部連接埠2264、遙控接收部2265、圖像接收部2266、電池2267、聲音輸入部2268、操作鍵2269。另外，主體2261安裝有具有顯示部2262的框體2263。在顯示部2262中利用本發明的液晶顯示裝置。根據本發明，可以提供開口率提高且亮度改善的攝像機。
圖22H為可擕式電話機，其包括主體2271、框體2272、顯示部2273、聲音輸入部2274、聲音輸出部2275、操作鍵2276、外部連接埠2277、天線2278等。在顯示部2273中利用本發明的液晶顯示裝置。根據本發明，可以提供開口率提高且亮度改善的可擕式電話機。
如上所示，本發明的應用範圍非常廣泛，可以使用於各種各樣的領域的電子設備。再者，本實施方式可以與實施方式1至實施方式3適當地組合而使用。
本申請基於2007年7月27日在日本專利局申請的日本專利申請序列號2007-196489，在此引用其全部內容作為參考。
100．．．基板
102．．．閘電極
104a．．．閘極絕緣層
104b．．．閘極絕緣層
106．．．微晶半導體層
108．．．緩衝層
110．．．添加有雜質元素的半導體層
112．．．光罩
114．．．微晶半導體層
116．．．緩衝層
118．．．添加有雜質元素的半導體層
120a．．．導電層
120b．．．導電層
120c．．．導電層
122．．．光罩
124a．．．導電層
124b．．．導電層
124c．．．導電層
126a．．．導電層
126b．．．導電層
126c．．．導電層
128a．．．端部
128b．．．端部
130a．．．端部
130b．．．端部
132．．．源極區域或汲極區域
134．．．源極區域或汲極區域
136．．．緩衝層
138．．．端部
140．．．端部
142．．．薄膜電晶體
144．．．絕緣層
146．．．像素電極
600．．．基板
602．．．像素部
604．．．掃描線驅動電路
606．．．密封材料
608．．．相對基板
610．．．液晶
612．．．信號線驅動電路
614．．．電晶體
616．．．薄膜電晶體
618．．．像素電極
620．．．相對電極
622．．．間隔物
624．．．佈線
626．．．佈線
628．．．FPC
630．．．連接端子
632．．．各向異性導電材料
634．．．佈線
640．．．相對電極
700．．．閘極絕緣層
702．．．半導體層
704．．．介面區域
706．．．結晶半導體層
708．．．緩衝層
800．．．基板
801．．．相對基板
802．．．閘極佈線
804．．．電容佈線
805．．．電容佈線
806．．．閘極絕緣膜
816．．．佈線
817．．．電容電極
818．．．佈線
820．．．絕緣膜
822．．．絕緣膜
823．．．接觸孔
824．．．像素電極
825．．．槽縫
826．．．像素電極
828．．．TFT
829．．．TFT
830．．．儲存電容部
831．．．儲存電容部
832．．．遮光膜
834．．．著色膜
836．．．著色膜
838．．．著色膜
840．．．相對電極
842．．．隔離物
844．．．突起
846．．．取向膜
848．．．取向膜
850．．．液晶層
851．．．液晶元件
852．．．液晶元件
1200．．．基板
1201．．．相對基板
1202．．．閘極佈線
1203．．．閘極佈線
1216．．．佈線
1218．．．佈線
1219．．．佈線
1223．．．接觸孔
1224．．．像素電極
1226．．．像素電極
1227．．．接觸孔
1228．．．TFT
1229．．．TFT
1232．．．遮光膜
1236．．．著色膜
1237．．．平坦化膜
1240．．．相對電極
1241．．．槽縫
1246．．．取向膜
1248．．．取向膜
1250．．．液晶層
1290．．．電容佈線
1600．．．基板
1601．．．相對基板
1604．．．電容佈線
1606．．．閘極絕緣膜
1607．．．像素電極
1616．．．佈線
1618．．．佈線
1620．．．絕緣膜
1624．．．像素電極
1625．．．槽縫
1628．．．TFT
1632．．．遮光膜
1636．．．著色膜
1637．．．平坦化膜
1650．．．液晶層
1660．．．取向膜
1661．．．取向膜
1800．．．基板
1801．．．相對基板
1802．．．閘極佈線
1806．．．閘極絕緣膜
1809．．．共同電位線
1815．．．電容電極
1816．．．佈線
1818．．．佈線
1820．．．絕緣膜
1823．．．接觸孔
1824．．．像素電極
1828．．．TFT
1832．．．遮光膜
1833．．．接觸孔
1836．．．著色膜
1837．．．平坦化膜
1850．．．液晶層
1860．．．取向膜
1861．．．取向膜
2000．．．基板
2001．．．相對基板
2002．．．閘電極
2004．．．電容佈線
2006．．．閘極絕緣膜
2015．．．電容電極
2016．．．佈線
2018．．．佈線
2023．．．接觸孔
2024．．．像素電極
2028．．．TFT
2032．．．遮光膜
2033．．．接觸孔
2036．．．著色膜
2037．．．平坦化膜
2040．．．相對電極
2050．．．液晶層
2060．．．取向膜
2061．．．取向膜
2201．．．框體
2202．．．支撐台
2203．．．顯示部
2204．．．揚聲器部
2205．．．視頻輸入端子
2211．．．主體
2212．．．顯示部
2213．．．圖像接收部
2214．．．操作鍵
2215．．．外部連接埠
2216．．．快門按鈕
2221．．．主體
2222．．．框體
2223．．．顯示部
2224．．．鍵盤
2225．．．外部連接埠
2226．．．指向設備
2231．．．主體
2232．．．顯示部
2233．．．開關
2234．．．操作鍵
2235．．．紅外線埠
2241．．．主體
2242．．．框體
2243．．．顯示部A
2244．．．顯示部B
2245．．．記錄媒體讀取部
2246．．．操作鍵
2247．．．揚聲器部
2251．．．主體
2252．．．顯示部
2253．．．操作鍵
2261．．．主體
2262．．．顯示部
2263．．．框體
2264．．．外部連接埠
2265．．．遙控接收部
2266．．．圖像接收部
2267．．．電池
2268．．．聲音輸入部
2269．．．操作鍵
2271．．．主體
2272．．．框體
2273．．．顯示部
2274．．．聲音輸入部
2275．．．聲音輸出部
2276．．．操作鍵
2277．．．外部連接埠
2278．．．天線
2301．．．耦合電容
2302．．．存儲電容器
2303．．．閘佈線
2304．．．液晶元件
2305．．．耦合電容
圖1A至1E是表示本發明的顯示裝置的製造程序的圖；
圖2A至2C是表示本發明的顯示裝置的製造程序的圖；
圖3A至3C是表示本發明的顯示裝置的製造程序的圖；
圖4A至4D是本發明的顯示裝置的平面圖；
圖5A至5D是本發明的顯示裝置的平面圖；
圖6A和6B是表示本發明的顯示裝置的實例的圖；
圖7A至7D是表示本發明的顯示裝置的製造程序的圖；
圖8是本發明的顯示裝置的截面圖；
圓9是本發明的顯示裝置的平面圖；
圖10是本發明的顯示裝置的平面圖；
圖11是本發明的顯示裝置的電路圖；
圖12是本發明的顯示裝置的截面圖；
圖13是本發明的顯示裝置的平面圖；
圖14是本發明的顯示裝置的平面圖；
圖15是本發明的顯示裝置的電路圖；
圖16是本發明的顯示裝置的截面圖；
圖17是本發明的顯示裝置的平面圓；
圖18是本發明的顯示裝置的截面圖；
圖19是本發明的顯示裝置的平面圖；
圖20是本發明的顯示裝置的截面圖；
圓21是本發明的顯示裝置的平面圓；
圖22A至22H是表示應用本發明的顯示裝置的電子設備的圖；
圖23是現有的顯示裝置的電路圖。
600．．．基板
602．．．像素部
606．．．密封材料
608．．．相對基板
610．．．液晶
612．．．信號線驅動電路
614．．．電晶體
616．．．薄膜電晶體
618．．．像素電極
620．．．相對電極
622．．．間隔物
624．．．佈線
626．．．佈線
628．．．FPC
630．．．連接端子
632．．．各向異性導電材料
634．．．佈線

Claims (12)

  1. 一種液晶顯示裝置，包括：具有絕緣表面的基板；形成在該基板上的電晶體；以及電連接到該電晶體的像素電極，其中該電晶體包含：閘電極；該閘電極上的閘極絕緣層；該閘極絕緣層上的具有微晶結構的半導體層；以及該具有微晶結構的半導體層上的緩衝層，其中該半導體層包含通道形成區域，其中該電晶體的通道寬度W和該電晶體的通道長度L滿足0.1W/L1.7的關係，並且其中該閘電極的長度在該通道長度方向上比該半導體層的長度大。
  2. 一種液晶顯示裝置，包括：具有絕緣表面的基板；形成在該基板上的電晶體；以及電連接到該電晶體的像素電極，其中該電晶體包含：閘電極；該閘電極上的閘極絕緣層；該閘極絕緣層上的具有微晶結構的半導體層；以 及該具有微晶結構的半導體層上的緩衝層，其中該電晶體的通道寬度W為等於或大於1μm且等於或小於5μm，並且其中該閘電極的長度在該通道長度方向上比該半導體層的長度大。
  3. 一種液晶顯示裝置，包括：具有絕緣表面的基板；形成在該基板上的電晶體；以及電連接到該電晶體的像素電極，其中該電晶體包含：閘電極；該閘電極上的閘極絕緣層；該閘極絕緣層上的具有微晶結構的半導體層；以及該具有微晶結構的半導體層上的緩衝層，其中該半導體層包含通道形成區域，其中該電晶體的通道寬度W和該電晶體的通道長度L滿足0.1W/L1.7的關係，其中該緩衝層至少設置在該通道形成區域上，並且其中該閘電極的長度在該通道長度方向上比該半導體層的長度大。
  4. 一種液晶顯示裝置，包括：具有絕緣表面的基板； 形成在該基板上的電晶體；以及電連接到該電晶體的像素電極，其中該電晶體包含：閘電極；該閘電極上的閘極絕緣層；該閘極絕緣層上的具有微晶結構的半導體層；以及該具有微晶結構的半導體層上的緩衝層，其中該電晶體的通道寬度W為等於或大於1μm且等於或小於5μm，其中該緩衝層至少設置在該成為該電晶體的通道形成區域的具有微晶結構的半導體層上，並且其中該閘電極的長度在該通道長度方向上比該半導體層的長度大。
  5. 根據申請專利範圍第1、2、3及4項中任一項之液晶顯示裝置，其中該緩衝層包括非晶半導體。
  6. 根據申請專利範圍第1、2、3及4項中任一項之液晶顯示裝置，其中該緩衝層具有槽部。
  7. 根據申請專利範圍第1、2、3及4項中任一項之液晶顯示裝置，其中該半導體層設置於該閘電極上，該閘極絕緣層夾置於其間。
  8. 根據申請專利範圍第1、2、3及4項中任一項之液晶顯示裝置，其中該閘極絕緣層之端部為錐形。
  9. 根據申請專利範圍第1、2、3及4項中任一項之液晶顯示裝置，其中該電晶體進一步包含添加有賦予一導電型的雜質元素的半導體層，並且其中添加有賦予一導電型的該雜質元素的該半導體層設置於該緩衝層上。
  10. 根據申請專利範圍第1、2、3及4項中任一項之液晶顯示裝置，其中該電晶體進一步包含：該緩衝層上之源極區域及汲極區域；該源極區域上之第一導電層；以及該汲極區域上之第二導電層，其中該源極區域之端部位於該第一導電層之端部的內側，並且其中該汲極區域之端部位於該第二導電層之端部的內側。
  11. 根據申請專利範圍第1、2、3及4項中任一項之液晶顯示裝置，其中該閘極絕緣層具有疊層結構。
  12. 一種電子設備，包括根據申請專利範圍第1、2、3及4項中任一項之液晶顯示裝置。
TW97127967A 2007-07-27 2008-07-23 液晶顯示裝置及電子設備 TWI470330B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007196489 2007-07-27

Publications (2)

Publication Number Publication Date
TW200921231A TW200921231A (en) 2009-05-16
TWI470330B true TWI470330B (zh) 2015-01-21

Family

ID=40294995

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97127967A TWI470330B (zh) 2007-07-27 2008-07-23 液晶顯示裝置及電子設備

Country Status (5)

Country Link
US (1) US8330887B2 (zh)
JP (11) JP2009055008A (zh)
KR (1) KR101568121B1 (zh)
CN (1) CN101354511B (zh)
TW (1) TWI470330B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009071289A (ja) 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US8101444B2 (en) 2007-08-17 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI521712B (zh) * 2007-12-03 2016-02-11 半導體能源研究所股份有限公司 薄膜電晶體，包括該薄膜電晶體的顯示裝置，和其製造方法
JP5376826B2 (ja) * 2008-04-04 2013-12-25 富士フイルム株式会社 半導体装置，半導体装置の製造方法及び表示装置
CN101866082B (zh) * 2009-04-15 2012-05-23 瀚宇彩晶股份有限公司 液晶显示器的像素结构及其形成方法
KR101860692B1 (ko) 2009-05-02 2018-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 패널
CN102511082B (zh) * 2009-09-16 2016-04-27 株式会社半导体能源研究所 半导体器件及其制造方法
WO2011048945A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
JP5601821B2 (ja) * 2009-11-11 2014-10-08 三菱電機株式会社 薄膜トランジスタおよびその製造方法
WO2011089844A1 (en) 2010-01-24 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8879010B2 (en) * 2010-01-24 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101774470B1 (ko) * 2010-02-18 2017-09-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 장치
KR101084273B1 (ko) * 2010-03-03 2011-11-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2011253921A (ja) * 2010-06-02 2011-12-15 Mitsubishi Electric Corp アクティブマトリックス基板及び液晶装置
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5564473B2 (ja) 2011-08-05 2014-07-30 株式会社ジャパンディスプレイ 液晶表示装置
US8860022B2 (en) 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP6199583B2 (ja) 2012-04-27 2017-09-20 株式会社半導体エネルギー研究所 半導体装置
US8907385B2 (en) * 2012-12-27 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Surface treatment for BSI image sensors
CN103760721A (zh) * 2014-01-08 2014-04-30 北京京东方光电科技有限公司 薄膜晶体管阵列基板及其制备方法、显示装置
CN103969875B (zh) 2014-05-04 2016-06-29 京东方科技集团股份有限公司 显示基板及其制作方法、掩膜板、掩膜板组
WO2015181679A1 (en) * 2014-05-27 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN104091810A (zh) 2014-06-30 2014-10-08 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104241345B (zh) * 2014-07-31 2017-11-28 京东方科技集团股份有限公司 铝电极、形成铝电极的方法及其电子设备
JP6393937B2 (ja) * 2014-09-05 2018-09-26 Dic株式会社 薄膜トランジスタの製造方法、薄膜トランジスタ及びトランジスタアレイ
TWI608599B (zh) * 2016-03-02 2017-12-11 Innolux Corp 顯示面板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888397A (ja) * 1994-09-16 1996-04-02 Casio Comput Co Ltd 光電変換素子
US20020047568A1 (en) * 2000-07-27 2002-04-25 Semiconductor Energy Laboratory Co., Ltd. Method of driving display device
TW586237B (en) * 2003-05-09 2004-05-01 Au Optronics Corp Structure of a low temperature polysilicon thin film transistor
TW200504933A (en) * 2003-07-18 2005-02-01 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
TW200524169A (en) * 2003-11-28 2005-07-16 Tadahiro Ohmi Thin film transistor integrated circuit device, active matrix display device and methods of producing the devices
TWI255399B (en) * 2004-06-18 2006-05-21 Integrated Circuit Solution In Input buffer circuit for transforming TTL into CMOS and for reducing the consumed powe
CN1873933A (zh) * 2005-06-02 2006-12-06 株式会社半导体能源研究所 半导体器件及其制造方法
TW200743213A (en) * 2006-05-05 2007-11-16 Prime View Int Co Ltd Muti-channel thin film transistor

Family Cites Families (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
US5091334A (en) * 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS6098680A (ja) 1983-11-04 1985-06-01 Seiko Instr & Electronics Ltd 電界効果型薄膜トランジスタ
JPS6187371A (ja) 1984-10-05 1986-05-02 Hitachi Ltd 薄膜半導体装置
JPS61138285A (ja) * 1984-12-10 1986-06-25 ホシデン株式会社 液晶表示素子
US5084777A (en) * 1989-11-14 1992-01-28 Greyhawk Systems, Inc. Light addressed liquid crystal light valve incorporating electrically insulating light blocking material of a-SiGe:H
JPH03278480A (ja) * 1990-03-27 1991-12-10 Canon Inc 薄膜半導体装置
JPH0480722A (ja) * 1990-07-23 1992-03-13 Hitachi Ltd アクテイブマトリックス液晶表示装置
EP0473988A1 (en) 1990-08-29 1992-03-11 International Business Machines Corporation Method of fabricating a thin film transistor having amorphous/polycrystalline semiconductor channel region
US7115902B1 (en) * 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
US7098479B1 (en) * 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7576360B2 (en) * 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
EP0499979A3 (en) * 1991-02-16 1993-06-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
TW222345B (en) * 1992-02-25 1994-04-11 Semicondustor Energy Res Co Ltd Semiconductor and its manufacturing method
JPH06326314A (ja) * 1993-05-12 1994-11-25 Hitachi Ltd 薄膜トランジスタおよびその製造方法
JPH07142405A (ja) * 1993-11-19 1995-06-02 Sanyo Electric Co Ltd 多結晶半導体膜およびその成膜方法
JPH08201853A (ja) * 1994-11-24 1996-08-09 Toshiba Electron Eng Corp 電極基板および平面表示装置
TW303526B (zh) * 1994-12-27 1997-04-21 Matsushita Electric Industrial Co Ltd
JP2661594B2 (ja) * 1995-05-25 1997-10-08 日本電気株式会社 薄膜トランジスタおよびその製造方法
JPH0982978A (ja) * 1995-09-20 1997-03-28 Hitachi Ltd 半導体装置及びこれを用いた液晶表示装置
JP2762968B2 (ja) * 1995-09-28 1998-06-11 日本電気株式会社 電界効果型薄膜トランジスタの製造方法
KR100386203B1 (ko) * 1996-02-29 2003-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전기광학장치및그제조방법
JP3904646B2 (ja) 1996-02-29 2007-04-11 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JPH112836A (ja) * 1997-06-10 1999-01-06 Hitachi Ltd アクティブマトリクス液晶表示装置
KR100257158B1 (ko) 1997-06-30 2000-05-15 김영환 박막 트랜지스터 및 그의 제조 방법
KR100477130B1 (ko) * 1997-09-25 2005-08-29 삼성전자주식회사 평면구동방식액정표시장치의박막트랜지스터기판및제조방법
WO1999028784A1 (en) 1997-11-28 1999-06-10 Matsushita Electric Industrial Co., Ltd. Reflection-type display device and image device using reflection-type display device
US6486933B1 (en) * 1998-03-12 2002-11-26 Samsung Electronics Co., Ltd. Liquid crystal display with preventing vertical cross-talk having overlapping data lines
DE19836269C1 (de) * 1998-08-11 1999-08-26 Abg Allg Baumaschinen Gmbh Straßenfertiger
US6573161B1 (en) * 1999-03-05 2003-06-03 Seiko Epson Corporation Thin film semiconductor device fabrication process
JP2001077366A (ja) * 1999-08-20 2001-03-23 Internatl Business Mach Corp <Ibm> 薄膜トランジスタ、液晶表示装置、及び薄膜トランジスタの製造方法
JP2001092379A (ja) 1999-09-27 2001-04-06 Nec Corp アクティブマトリックス基板及びその製造方法
JP3819651B2 (ja) * 1999-10-20 2006-09-13 株式会社日立製作所 アクティブ・マトリクス型液晶表示装置
JP3538088B2 (ja) 1999-10-25 2004-06-14 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタおよびその製造方法
KR100493869B1 (ko) * 1999-12-16 2005-06-10 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그 제조방법
JP3687452B2 (ja) * 1999-12-27 2005-08-24 株式会社日立製作所 液晶表示装置
JP2001318627A (ja) * 2000-02-29 2001-11-16 Semiconductor Energy Lab Co Ltd 発光装置
JP2001311963A (ja) * 2000-04-27 2001-11-09 Toshiba Corp 液晶表示装置および液晶表示装置の製造方法
KR100709704B1 (ko) * 2000-05-12 2007-04-19 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JP2001343669A (ja) 2000-06-02 2001-12-14 Hitachi Ltd 液晶表示装置
JP4290349B2 (ja) * 2000-06-12 2009-07-01 セイコーエプソン株式会社 半導体装置の製造方法
JP3554977B2 (ja) 2000-09-27 2004-08-18 松下電器産業株式会社 液晶表示装置
JP3914753B2 (ja) 2000-11-30 2007-05-16 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス型液晶表示装置およびスイッチング素子
JP2002246605A (ja) 2001-02-20 2002-08-30 Matsushita Electric Ind Co Ltd 液晶表示用薄膜トランジスタの製造方法
TW541584B (en) * 2001-06-01 2003-07-11 Semiconductor Energy Lab Semiconductor film, semiconductor device and method for manufacturing same
JP5072157B2 (ja) * 2001-09-27 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003243668A (ja) * 2001-12-12 2003-08-29 Seiko Epson Corp 電気光学装置、液晶装置ならびに投射型表示装置
JP4004835B2 (ja) * 2002-04-02 2007-11-07 株式会社アドバンスト・ディスプレイ 薄膜トランジスタアレイ基板の製造方法
KR100872494B1 (ko) * 2002-12-31 2008-12-05 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판의 제조 방법
TW577176B (en) * 2003-03-31 2004-02-21 Ind Tech Res Inst Structure of thin-film transistor, and the manufacturing method thereof
KR101085150B1 (ko) * 2003-06-28 2011-11-18 엘지디스플레이 주식회사 횡전계 방식의 액정표시장치 및 그의 제조방법
US8319219B2 (en) * 2003-07-14 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
JP4554292B2 (ja) * 2003-07-18 2010-09-29 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP4507540B2 (ja) * 2003-09-12 2010-07-21 カシオ計算機株式会社 薄膜トランジスタ
JP2005167051A (ja) 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
KR101004508B1 (ko) * 2003-12-23 2010-12-31 엘지디스플레이 주식회사 횡전계방식 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR100982122B1 (ko) * 2003-12-30 2010-09-14 엘지디스플레이 주식회사 수평 전계 인가형 박막 트랜지스터 기판의 불량 화소암점화 방법
JP2005286320A (ja) * 2004-03-04 2005-10-13 Semiconductor Energy Lab Co Ltd パターン形成方法、薄膜トランジスタ、表示装置及びそれらの作製方法、並びにテレビジョン装置
TWI252587B (en) * 2004-12-14 2006-04-01 Quanta Display Inc Method for manufacturing a pixel electrode contact of a thin-film transistors liquid crystal display
KR20060124998A (ko) 2005-06-01 2006-12-06 엘지.필립스 엘시디 주식회사 횡전계 방식 액정표시장치
JP4577114B2 (ja) 2005-06-23 2010-11-10 ソニー株式会社 薄膜トランジスタの製造方法および表示装置の製造方法
KR101137840B1 (ko) 2005-06-23 2012-04-20 엘지디스플레이 주식회사 횡전계방식 액정표시소자
KR101147118B1 (ko) * 2005-06-30 2012-05-25 엘지디스플레이 주식회사 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치의 제조 방법
JP2007035964A (ja) 2005-07-27 2007-02-08 Sony Corp 薄膜トランジスタとその製造方法、及び表示装置
KR101157954B1 (ko) 2005-09-28 2012-06-22 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
US8212953B2 (en) * 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101180718B1 (ko) 2005-12-29 2012-09-07 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법
KR101184068B1 (ko) * 2005-12-30 2012-09-19 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
US8629490B2 (en) * 2006-03-31 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor storage device with floating gate electrode and control gate electrode
US8974918B2 (en) * 2006-07-04 2015-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
TWI311337B (en) * 2006-10-02 2009-06-21 Au Optronics Corporatio Multi-domain vertical alignment pixel structure and fabrication method thereof
US8022466B2 (en) * 2006-10-27 2011-09-20 Macronix International Co., Ltd. Non-volatile memory cells having a polysilicon-containing, multi-layer insulating structure, memory arrays including the same and methods of operating the same
JP4420032B2 (ja) * 2007-01-31 2010-02-24 ソニー株式会社 薄膜半導体装置の製造方法
JP5364293B2 (ja) * 2007-06-01 2013-12-11 株式会社半導体エネルギー研究所 表示装置の作製方法およびプラズマｃｖｄ装置
JP5331389B2 (ja) * 2007-06-15 2013-10-30 株式会社半導体エネルギー研究所 表示装置の作製方法
US9176353B2 (en) * 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8921858B2 (en) 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US7998800B2 (en) * 2007-07-06 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8334537B2 (en) * 2007-07-06 2012-12-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
TWI464510B (zh) * 2007-07-20 2014-12-11 Semiconductor Energy Lab 液晶顯示裝置
TWI456663B (zh) * 2007-07-20 2014-10-11 Semiconductor Energy Lab 顯示裝置之製造方法
JP2009049384A (ja) * 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
US7897971B2 (en) * 2007-07-26 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888397A (ja) * 1994-09-16 1996-04-02 Casio Comput Co Ltd 光電変換素子
US20020047568A1 (en) * 2000-07-27 2002-04-25 Semiconductor Energy Laboratory Co., Ltd. Method of driving display device
TW586237B (en) * 2003-05-09 2004-05-01 Au Optronics Corp Structure of a low temperature polysilicon thin film transistor
TW200504933A (en) * 2003-07-18 2005-02-01 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
TW200524169A (en) * 2003-11-28 2005-07-16 Tadahiro Ohmi Thin film transistor integrated circuit device, active matrix display device and methods of producing the devices
TWI255399B (en) * 2004-06-18 2006-05-21 Integrated Circuit Solution In Input buffer circuit for transforming TTL into CMOS and for reducing the consumed powe
CN1873933A (zh) * 2005-06-02 2006-12-06 株式会社半导体能源研究所 半导体器件及其制造方法
TW200743213A (en) * 2006-05-05 2007-11-16 Prime View Int Co Ltd Muti-channel thin film transistor

Also Published As

Publication number Publication date
JP6734945B2 (ja) 2020-08-05
JP2022140472A (ja) 2022-09-26
JP2009055008A (ja) 2009-03-12
KR20090012156A (ko) 2009-02-02
US8330887B2 (en) 2012-12-11
JP2019061287A (ja) 2019-04-18
JP2020079956A (ja) 2020-05-28
JP6754019B2 (ja) 2020-09-09
CN101354511A (zh) 2009-01-28
JP5840723B2 (ja) 2016-01-06
JP2023075087A (ja) 2023-05-30
JP2021140178A (ja) 2021-09-16
US20090027580A1 (en) 2009-01-29
JP2020201504A (ja) 2020-12-17
TW200921231A (en) 2009-05-16
JP7105341B2 (ja) 2022-07-22
CN101354511B (zh) 2013-01-02
KR101568121B1 (ko) 2015-11-11
JP2016048387A (ja) 2016-04-07
JP6158898B2 (ja) 2017-07-05
JP2017199007A (ja) 2017-11-02
JP2014168084A (ja) 2014-09-11
JP2024153898A (ja) 2024-10-29
JP6469169B2 (ja) 2019-02-13

Similar Documents

Publication Publication Date Title
JP7105341B2 (ja) 表示装置
TWI437339B (zh) 液晶顯示裝置和具有該液晶顯示裝置的電子裝置
JP6117884B2 (ja) 液晶表示装置
JP2026015345A (ja) 半導体装置
JP5285817B2 (ja) 表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees